一种大范围线性可调延时电路及调阻方法
【专利说明】一种大范围线性可调延时电路及调阻方法
[0001]
技术领域
[0002]本发明涉及一种大范围线性可调延时电路及调阻方法。
【背景技术】
[0003]延时电路一般由振荡电路和计数器组成。用电阻、电容及CMOS门电路构成的多谐振荡器电路，是延时电路的基本单元，这种延时电路有着较为广泛的应用。现代电子产品的模块化趋势使得延时电路的振荡部分和计数器部分集成在一起，仅需要两个引出端来外接延时电阻，通过改变外接延时电阻值达到了延时可调的目的。在电路内部，运用T型电阻网络替代初始的延时电阻，解决了延时电路大范围延时的非线性问题，得到了一种大范围线性可调延时电路。
[0004]这种大范围线性可调延时电路，对延时电容的精度、T型电阻网络的精度及CMOS门电路的阀值电压的一致性有着较为苛刻的要求。这首先导致器件选型、采购等比较困难。其次是采购来的器件需要重新筛选分档，使得所购器件的利用率很低。这些缺点使得大范围线性可调延时电路的工艺实现、特别是批量生产较为困难。
【发明内容】
[0005]本发明的目的就是为了解决现有的大范围线性可调延时电路在工艺加工方面存在的问题，提供一种激光调阻的方法，降低延时电路对电容精度及CMOS门电路阀值电压的一致性要求，使得大范围线性可调延时电路较容易实现。
[0006]实现本发明目的的技术解决方案为:本发明运用无源激光调阻与有源激光调阻相结合，通过对T型电阻网络电阻值的调整，来补偿延时电容容值的误差和CMOS门电路阀值电压差异对振荡周期的影响。
[0007]—种大范围线性可调延时电路，其特征是，包括振荡电路、分频电路和延时电阻； 振荡电路的输出端同时接分频电路的输入端并引出作为测试端；振荡电路输出的振荡信号周期乘以分频电路二分之一的分频系数为延时时间；
分频电路的输出端既是输出信号，又是高电平有效的反馈控制信号；
振荡电路包含CMOS门电路和与CMOS门电路相连的延时电容；
延时电阻为一个与振荡电路相连的T型电阻网络；
通过激光调阻对T型电阻网络阻值的调整，补偿延时电容容值的误差和CMOS门电路阀值电压差异对振荡周期的影响。
[0008]CMOS门电路包含串联的第一 CMOS非门和第二 CMOS非门；
T型电阻网络包括一端共连的第一电阻器、第二电阻器和可调电阻器Rext ;第一电阻器的另一端与两个CMOS非门的共接点连接，第二电阻器的另一端与可调电阻器Rext的另一端之间跨接延时电容，第一 CMOS非门的输入端与可调电阻器Rext的另一端之间跨接限流电阻，第二 CMOS非门的输出端与第二电阻器的另一端共接作为振荡电路的输出端；
其中，可调电阻器Rext包含位于电路内部的可调电阻和外接电阻；
第二电阻器阻值分解为R2A+R2B，可调电阻器Rext位于电路内部的可调电阻阻值分解为 RextA+RextB ；
通过激光调节增大上述分解的阻值使延迟时间逐渐减小或增大直至规定值。
[0009]阻值RextA+RextB的变化对延迟时间的影响大于阻值R2A+R2B的变化对延迟时间的影响。
[0010]阻值R2A>R2B，阻值 RextA>RextB ；
激光调阻时，调节R2A和RextA对延迟时间的影响大于调节R2B和RextB对延迟时间的影响。
[0011 ] 通过调节阻值R2A和RextA进行延迟时间的粗略调整；通过调节阻值R2B和RextB进行延迟时间的精确调整。
[0012]T型电阻网络中的R2A、R2B及RextA、RextB均为可激光调节增大阻值的厚膜电阻。
[0013]大范围线性可调延时电路的调阻方法，其特征是，包括以下步骤:
在基板制作进行无源激光调阻时，对阻值R2A和RextA直接调至规定值，阻值R2B和RextB保持印刷时的状态而不调阻；
电路组装完成后，将电路装入测试装置，测试装置搭载的电路的外接电阻Rt调为最大值，此时若测得电路等效的延迟时间大于最大延时时间rh，则:
通过激光对阻值R2B进行有源调阻增大阻值，使延迟时间小于最大延时时间Th但在参数规定范围内；
调节测试装置搭载的电路的外接电阻Rt为0Ω，此时测得电路等效的延迟时间如果恰好在最小延时时间4参数规定的范围内，则不再需要对阻值RextB进行激光调阻；
如果测得电路等效的延迟时间小于规定的最小延时时间T,，则对阻值RextB进行激光调阻增大阻值，使得最小延时时间^参数调节到规定的范围内。
[0014]本发明的优点是不需要对延时电容的精度及CMOS门电路阀值电压一致性有过高的要求，就能较容易实现延时电路大范围线性可调，降低了电路批量生产的难度和提高电路的成品率。
【附图说明】
[0015]图1是本发明一种大范围线性可调延时电路的电路框图。
[0016]图2是本发明一种大范围线性可调延时电路的等效电路图。
[0017]图3是本发明一种大范围线性可调延时电路的电阻分解电路图。
[0018]图4是本发明一种大范围线性可调延时电路外接电阻与延迟时间关系图。
【具体实施方式】
[0019]以下结合附图，详细说明本方案的实施方式。
[0020]由图1所示，本发明一种大范围线性可调延时电路的电路结构框图，包括振荡电路、分频电路、延时电阻Rx。延时电阻可以放在振荡电路的内部(固定延时)，也可以放在振荡电路的外部进行外接。
[0021]由图2结合图3所示，振荡电路包含串联的两个CMOS非门，一个限流电阻Rs、及一个延时电容Ct。串联的两个CMOS非门分别为第一 CMOS非门和第二 CMOS非门。
[0022]延时电阻Rx为一个T型电阻网络。T型电阻网络包括一端共连的第一电阻器R1、第二电阻器R2和可调电阻器Rext。可调电阻器Rext包含电路内部的可调电阻和外接电阻Rt0
[0023]第一电阻器Rl的另一端与两个CMOS非门的共接点连接，第二电阻器R2的另一端与可调电阻器Rext的另一端之间跨接延时电容Ct，第一 CMOS非门的输入端与可调电阻器Rext的另一端之间跨接限流电阻Rs，第二 CMOS非门的输出端与第二电阻器R2的另一端共接作为振汤电路的输出端。
[0024]由图3所示，为使大范围线性可调延时电路的工艺易实现，将T型电阻网络的电阻器R2的阻值分解为R2A+R2B，可调电阻器Rext包含的电路内部的可调电阻的阻值分解为RextA+RextB。
[0025]由图4所示，当T型电阻网络、延时电容Ct精度及CMOS非门电路阀值电压相互匹配时，延迟时间与外接电阻Rt是一条直线。外接电阻Rt为O时，电路为最小延时Ti，外接电阻Rt为900k Ω时，电路为最大延时Th。
[0026]振荡电路的输出端接分频电路的输入端，同时引出作为本发明的测试端。由于测试端的