输出n =7/8 的生成矩阵第T -60块行、第a+1~t块列中所有循环矩阵的首行。
[0023] 本发明提供了 一种可变码率QC-LDPC码的串行编码方法，结合WPAN系统中多码率 QC-LDPC码的串行编码器（如图2所示），其编码步骤描述如下：
[0024] 第1步，清零寄存器Ra+1~Rt，为索引编码器配置信息向量s对应的码率n ;
[0025] 第2步，输入信息比特ek，寄存器札~R 3串行左移1次缓冲e k，向查找表的块行号 控制端输入块行号P = [k/b]+l，查找表根据索引T选择输出，b位二输入异或HA1将查 找表的第1个b位输出端与寄存器Ra+1串行循环左移1次的结果相加，和存回寄存器Ra+1， 其中，0 < k〈aXb，P c，符号[k/b]表不不大于k/b的最大整数；
[0026] 第3步，以1为步长递增改变k的取值，重复第2步aXb - 1次，直到整个信息向 量s输入完毕，此时，寄存器札~R a存储的是信息向量s = (s i，S2，…，sa)，寄存器Ra+1~R t 存储的是校验向量P= (PuP2,…，P。）；
[0027] 第4步，并行输出码字V = (s, p)。
[0028] 从以上步骤不难看出，整个编码过程共需ab+t个时钟周期，这与传统的串行SRAA 法完全相同。
[0029] 图4比较了传统的串行SRM法与本发明的资源消耗。注意，这里将查找表的基 本查找单元视为一个二输入与门。从图4可清楚看到，本发明使用的异或门和与门数量与 串行SRAA法完全相同，本发明的优势是无需存储器，使用了较少的寄存器，耗费量是串行 SRAA法的67 %。综上可见，与传统的串行SRAA法相比，本发明保持了编码速度，具有控制 简单、资源消耗少、功耗小、成本低等优点。
[0030] 以上所述的实施例，只是本发明较优选的【具体实施方式】，本领域的技术人员在本 发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。
【主权项】
1. 一种适合于WPAN系统采用的四种不同码率QC-LDPC码的串行编码器，WPAN是无线 个人区域网的英文简称，英文全称是Wireless Personal Area Network，QC-LDPC码的生 成矩阵G是由aXt个bXb阶循环矩阵Gi;j构成的阵列，其中，a、t和b皆为正整数，t = a+c，1彡i彡a，1彡j彡t，四种不同码率n分别是1/2、5/8、3/4、7/8,对于这四种不同码 率QC-LDPC码，均有t = 32和b = 21，四种不同码率对应的参数a分别是16、20、24、28， 四种不同码率对应的参数c分别是16、12、8、4,生成矩阵G对应码字V = (s，p)，G的前a 块列对应的是信息向量s = Gtl, ei，…，en)，后c块列对应的是校验向量p，以b比特为 一段，信息向量s被等分为a段，即s = (S1, S2,…，sa)，校验向量p被等分为c段，即p = (Pl，P2，…，P。），其特征在于，所述编码器包括以下部件： 寄存器札~R t，寄存器札~R a用于缓存信息向量s = (s i，S2，…，sa)，寄存器Ra+1~R t 用于计算和存储校验向量P= (PuP2,…，P。）； 索引编码器，形成查找表的索引T，以简化查找表的使用，其中，〇< T <88; 查找表，根据索引T输出某一码率对应的QC-LDPC码生成矩阵的第P块行、第a+1~ t块列中所有循环矩阵的首行，其中，I < P <a; b位二输入异或门Ai~A。，将查找表的第1~c个b位输出值分别累加到寄存器Ra+1~ Rt中。2. 如权利要求1所述的串行编码器，其特征在于，所述索引编码器的输出T取决于信 息比特、码率n和生成矩阵G的块行号P三个输入：如果当前输入的信息比特是0,那么 T =0;否则，根据码率n和块行号P计算T，当n = 1/2、5/8、3/4和7/8时，T分别等 于 P、16+ P、36+ P 和 60+ P。3. 如权利要求1所述的串行编码器，其特征在于，所述查找表根据索引T进行输出： 如果T = 〇,那么查找表输出全零；如果1 < T < 16,那么查找表输出n = 1/2的生成 矩阵第T块行、第a+l~t块列中所有循环矩阵的首行；如果17< T <36,那么查找表 输出n =5/8的生成矩阵第T-16块行、第a+1~t块列中所有循环矩阵的首行；如果 37< T <60,那么查找表输出n =3/4的生成矩阵第T-36块行、第a+1~t块列中所 有循环矩阵的首行；否则，查找表输出n =7/8的生成矩阵第T-60块行、第a+1~t块列 中所有循环矩阵的首行。4. 一种适合于WPAN系统采用的四种不同码率QC-LDPC码的串行编码方法，WPAN是无 线个人区域网的英文简称，英文全称是Wireless Personal Area Network，QC-LDPC码的 生成矩阵G是由aXt个bXb阶循环矩阵Gi;j构成的阵列，其中，a、t和b皆为正整数，t =a+c，l彡i彡a，l彡j彡t，四种不同码率n分别是1/2、5/8、3/4、7/8,对于这四种不 同码率QC-LDPC码，均有t = 32和b = 21，四种不同码率对应的参数a分别是16、20、24、 28,四种不同码率对应的参数c分别是16、12、8、4,生成矩阵G对应码字V = (s，p)，G的前 a块列对应的是信息向量s = Gtl, ei，…，e^)，后c块列对应的是校验向量p，以b比特为 一段，信息向量s被等分为a段，即s = (S1, S2,…，sa)，校验向量p被等分为c段，即p = (Pl，P2，…，Pc)，其特征在于，所述编码方法包括以下步骤： 第1步，清零寄存器Ra+1~Rt，为索引编码器配置信息向量s对应的码率n ; 第2步，输入信息比特ek，寄存器札~R 3串行左移1次缓冲e k，向查找表的块行号控制 端输入块行号P = [k/b]+l，查找表根据索引T选择输出，b位二输入异或门&将查找表 的第1个b位输出端与寄存器Ra+1串行循环左移1次的结果相加，和存回寄存器R a+1，其中， O < k〈aXb，P c，符号[k/b]表不不大于k/b的最大整数； 第3步，以1为步长递增改变k的取值，重复第2步aXb - 1次，直到整个信息向量s 输入完毕，此时，寄存器札~R a存储的是信息向量s = (s i，S2，…，sa)，寄存器Ra+1~R t存 储的是校验向量P= (P1, P2,…，P。）； 第4步，并行输出码字V = (s, p)。
【专利摘要】本发明涉及一种解决WPAN系统中四种不同码率QC-LDPC码串行编码的方案，其特征在于，所述系统的QC-LDPC码的串行编码器主要由寄存器、索引编码器、查找表和b位二输入异或门四部分组成。本发明提供的QC-LDPC串行编码器兼容多码率，能在保持编码速度不变的条件下有效减少资源需求，具有控制简单、资源消耗少、功耗小、成本低等优点。
【IPC分类】H03M13/11
【公开号】CN104993836
【申请号】CN201510357586
【发明人】张鹏
【申请人】荣成市鼎通电子信息科技有限公司
【公开日】2015年10月21日
【申请日】2015年6月20日