信号的叠加。令k = mM+i，X(η)通过分解可以表为以下形式
[0053]
[0054]
[0055]
[0056] 由X1(Ii)的表达式可见，X1 (η)可以看作采样周期为MTs、时间偏移为1的信号， X1(H)可以看做x1+1 (η)的延迟。因此，公式（2)可以看作是信号χ(η)的多相分解。此外， 与信号X(H)相比，X1 (η)的采样速率降低了 M倍，即fs/M。
[0057] 步骤202,将所述混频本振信号Lo (η)等延迟分解为M项：
[0058]
[0059] 同理，假设本振信号Lo (η)的频率为f。，初始相位为离,本振信号也可以多相分解 表示为
[0060]
[0061]
[0062]
[0063]
[0064] 公式（4)表不本振信号Lo (η)经多相分解为M组子序列本振信号的叠加。Loq (η) 可以看作采样周期为MTs、初始相位偏移为2 π ^!^的信号，Lo >)的数据采样频率降低 了 M倍。因此，Loq(n)，q = 0, 2, L M-I之间可以看作采样周期（或频率），初始相位差为 2 π f〇Ts〇
[0065] 步骤203,将X1 (η)和Loq (η) -一对应进行正交混频，得到M个输出信号(η);
[0066] 步骤204,将该M个输出信号yi (η)等效为y (η):
[0067] 数字正交混频处理可以看作输入信号与本振信号相乘处理，则正交混频后的输出 信号y (η)可以表示为：
[0071] 由公式（7)可见，正交混频后的输出信号可以看作M组子序列yi (η)的叠加，而公 式⑶表示7?是由子序列X1(H)和Lo1 (η)正交混频得到。而X1 (η)和Lo1 (η)的数据速 率与χ(η)和Lo (η)相比，降低了 M倍。因此，公式（8)表明高速采样信号的正交混频可以 通过多相分解在低数据速率上实现。
[0072]
[0073] 实施例二
[0074] 图3是本实施例一种千兆赫高速采样信号的多相数字下变频电路的结构图，其 中，DDS为直接数字式频率合成器，如图3所示，以I. 6GHz高速采样信号为例，包括：
[0075] M组数字下变频电路，用于分别对M组中频输入信号X1 (η)与M组混频本振信号 Loq (η)--对应进行正交混频；M为正整数，i e (〇，M-l)，q e (〇，Μ-1);
[0076] M组多相滤波器，用于分别对M组正交混频后的信号进行抽取和滤波；
[0077] 其中，每相邻两组中频输入信号X1 (η)之间，以及每相邻两组混频本振信号Loq(η) 之间，间隔相同的时钟周期。
[0078] 优选的，还包括多相滤波器配置模块，用于根据用户指令调整所述M组多相滤波 器的宽度。
[0079] 其中，在抽取和滤波阶段，本发明采用多组多相滤波器并行处理技术，在200MHz 时钟上实现I. 6GHz采样信号的2倍抽取。如图4所示，为宽带高速采样信号并行多组多相 滤波实现框图。
[0080] 在本发明中，数字正交混频之后的I. 6GHz采样信号分成8路，直接作为第一个多 相滤波器的输入，对高速采样信号进行8倍抽取，输出200MHz采样率的信号；第二个多相滤 波器的输入是第一个多相滤波器输入信号延迟2个时钟周期后的信号，输出也是200MHz采 样的信号；以此类推，第4个多相滤波器的输入是第一个多相滤波器输入信号延迟6个时钟 周期后的信号。输出的4路信号等效为2倍抽取后的800MHz采样信号。为使多相滤波带 宽根据需要调整，增加多相滤波器带宽设置的灵活性，本项目增加多相滤波器配置功能，使 用户在控制界面上可以根据实际情况调整滤波器宽度。
[0081] 本发明能够达到以下有益效果：
[0082] 本发明利用多相分解思想，将GHz及其以上高速采样信号多相分解为多个低采样 率的子信号序列，并对每个子序列分别进行正交混频和多相滤波处理，最后在低工作频率 上通过数值计算实现了高速采样信号的正交数字下变频处理，显著降低了高速采样信号正 交数字下变频处理的复杂度；另外，本发明通过结构扩展和参数灵活设置，可以实现任意带 宽、任意中频信号的数字下变频处理。
[0083] 本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块 (illustrative logical block)，单元，和步骤可以通过电子硬件、电脑软件，或两者的结 合进行实现。为清楚展示硬件和软件的可替换性（interchangeability)，上述的各种说明 性部件（illustrative components)，单元和步骤已经通用地描述了它们的功能。这样的功 能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员 可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为 超出本发明实施例保护的范围。
[0084] 以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步 详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明 的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含 在本发明的保护范围之内。
【主权项】
1. 一种千兆赫高速采样信号的多相数字下变频方法，其特征在于，包括： 将数字混频器的中频输入信号x(n)等延迟分解为M项：2. 根据权利要求1所述的方法，其特征在于，所述将数字混频器的中频输入信号x(n) 进行多项分解，等延迟分解为M项具体包括： 获取所述中频输入信号x(n)和混频本振信号Lo(n)的采样周期Ts，以及采样频率fs; 将所述中频输入信号x(n)根据以下计算过程分解：3. 根据权利要求2所述的方法，其特征在于，所述将所述混频本振信号Lo(n)进行多项 分解，等延迟分解为M项具体包括： 获取所述混频本振信号Lo(n)的频率f。，以及初始相位; 将所述混频本振信号Lo(n)根据以下计算过程分解：5. -种千兆赫高速采样信号的多相数字下变频电路，其特征在于，包括： M组数字下变频电路，用于分别对M组中频输入信号X1 (n)与M组混频本振信号Loq (n) --对应进行正交混频；M为正整数，iG(〇，M_l)，qG(〇，M_l); M组多相滤波器，用于分别对M组正交混频后的信号进行抽取和滤波； 其中，每相邻两组中频输入信号X1Oi)之间，以及每相邻两组混频本振信号Loq(n)之 间，间隔相同的时钟周期。6. 根据权利要求5所述的电路，其特征在于，还包括多相滤波器配置模块，用于根据用 户指令调整所述M组多相滤波器的宽度。
【专利摘要】本发明涉及信号处理技术领域，具体涉及一种千兆赫高速采样信号的多相数字下变频方法，利用多相分解思想，将GHz及其以上高速采样信号多相分解为多个低采样率的子信号序列，并对每个子序列分别进行正交混频和多相滤波处理，最后在低工作频率上通过数值计算实现了高速采样信号的正交数字下变频处理，显著降低了高速采样信号正交数字下变频处理的复杂度；另外，本发明通过结构扩展和参数灵活设置，可以实现任意带宽、任意中频信号的数字下变频处理。
【IPC分类】H03D7/16
【公开号】CN105048966
【申请号】CN201510324924
【发明人】赵孔瑞, 张超
【申请人】中国电子科技集团公司第四十一研究所
【公开日】2015年11月11日
【申请日】2015年6月12日