一种用于无线电综合测量仪的射频本振电路的制作方法

文档序号:9473907阅读:686来源:国知局
一种用于无线电综合测量仪的射频本振电路的制作方法
【技术领域】
[0001]本发明涉及无线电通信的接收与发送,特别涉及一种用于无线电综合测量仪的射频本振电路。
【背景技术】
[0002]目前在通信装置现场测试仪器采用单一测试,一件仪器只对少数功能进行测量,不能实现多种功能的测量,因此其采用的射频本振电路也大多只能实现一种频率的输出。

【发明内容】

[0003]本发明的目的是为一种手持无线电综合测试仪提供多种内部本振信号的射频电路,从而使得综合测试仪可以同时实现多种功能的测量。
[0004]为了实现上述发明目的,本发明提供了以下技术方案:
一种用于无线电综合测量仪的射频本振电路,包括电源处理模块、控制模块、晶振分频模块、点频合成模块及宽频生成模块;所述晶振分频模块分别与所述电源处理模块、控制模块、点频合成模块、宽频生成模块连接;所述电源处理模块用于为射频本振电路提供电源;所述控制模块用于控制射频本振电路产生合适的本振信号;所述晶振分频模块用于产生基准参考信号;所述点频合成模块用于合成点频信号并输出;所述宽频生成模块用于生成宽频信号并输出。
[0005]进一步的,所述晶振分频模块包括依次连接的DAC调谐电压模块、晶体振荡器及并接的两个时钟缓冲电路。
[0006]进一步的,所述晶体振荡器产生80MHz基准参考信号。
[0007]进一步的,所述点频合成模块包括1520MHz点频本振输出电路及1600MHz点频本振输出电路。
[0008]进一步的,所述1520MHz点频本振输出电路包括第一频率合成芯片、第一无源环路滤波电路、第一压控振荡器、第一功分器、第一低通滤波器、第二低通滤波器、第一放大器;其中,第一频率合成芯片与所述晶振分频模块连接并接收基准参考信号,所述第一频率合成芯片还与所述第一无源环路滤波电路、第一压控振荡器、第一功分器首尾相接组成锁相环路;所述第一功分器还依次与所述第一低通滤波器、第二低通滤波器、第一放大器连接组成输出电路。
[0009]进一步的,所述1600MHz点频本振输出电路包括第二频率合成芯片、第二无源环路滤波电路、第二压控振荡器、第二功分器、第三低通滤波器、第二放大器;其中,第二频率合成芯片与所述晶振分频模块连接并接收基准参考信号,所述第二频率合成芯片还与所述第二无源环路滤波电路、第二压控振荡器、第二功分器首尾相接组成锁相环路;所述第二功分器还依次与所述第三低通滤波器、第二放大器连接组成输出电路。
[0010]进一步的,所述宽频生成模块包括169 lMHz-299 IMHz宽频本振输出电路及1690.7MHz-2990.7MHz宽频本振输出电路。
[0011]进一步的,所述169lMHz-299IMHz宽频本振输出电路包括第三频率合成芯片、第三无源环路滤波电路、第四低通滤波器、第三放大器以及第一 η型衰减网络和高通滤波电路;其中,所述第三频率合成芯片与所述晶振分频模块连接并接收基准参考信号,所述第三频率合成芯片还与所述第三无源滤波电路构成锁相环电路;同时,所述第三频率合成芯片还依次与所述第四低通滤波器、所述第三放大器以及所述第一 η型衰减网络和高通滤波电路连接并输出169lMHz-299IMHz宽频本振信号。
[0012]进一步的,所述1690.7MHz-2990.7MHz宽频本振输出电路包括第四频率合成芯片、第四无源环路滤波电路、第五低通滤波器、第四放大器以及第二 η型衰减网络和高通滤波电路;其中,所述第四频率合成芯片与所述晶振分频模块连接并接收基准参考信号,所述第四频率合成芯片还与所述第四无源滤波电路构成锁相环电路;同时,所述第四频率合成芯片还依次与所述第五低通滤波器、所述第四放大器以及所述第二型衰减网络和高通滤波电路连接并输出1690.7MHz-2990.7MHz宽频本振信号。
[0013]与现有技术相比,本发明的有益效果:为手持无线电综合测试仪提供多种内部本振信号,从而使得综合测试仪可以同时实现多种功能的测量。
[0014]【附图说明】:
图1为本发明提供的射频本振电路结构框图。
[0015]图2为本发明中晶振分频模块结构示意图。
[0016]图3为本发明中1520MHz点频本振输出电路结构框图。
[0017]图4为本发明中1600MHz点频本振输出电路结构框图。
[0018]图5为本发明169 lMHz-299 IMHz宽频本振输出电路及1690.7MHz_2990.7MHz宽频本振输出电路结构框图。
[0019]图6为本发明中晶振分频模块中DAC调谐电压模块电路图。
[0020]图7为本发明中第一、第二无源环路滤波电路电路图。
[0021]图8为本发明中第三、第四无源环路滤波电路电路图。
[0022]图9为本发明中Ji型衰减网络和高通滤波电路电路图。
[0023]图10为晶体振荡器及时钟缓冲电路电路图。
[0024]图11为晶振分频模块中低通滤波电路电路图。
【具体实施方式】
[0025]下面结合试验例及【具体实施方式】对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例,凡基于本
【发明内容】
所实现的技术均属于本发明的范围。
[0026]实施例1:如图1所示,本实施例提供一种用于无线电综合测量仪的射频本振电路,包括电源处理模块2、控制模块3 (具体采用一片CPLD芯片XC95144XL-10TQ100C)、晶振分频模块1、点频合成模块4及宽频生成模块5 ;所述晶振分频模块I分别与所述电源处理模块2、控制模块3、点频合成模块4、宽频生成模块5连接;所述电源处理模块2用于为射频本振电路提供电源;所述控制模块3用于控制射频本振电路产生合适的本振信号;所述晶振分频模块I用于产生基准参考信号;所述点频合成模块4用于合成点频信号并输出;所述宽频生成模块5用于生成宽频信号并输出;其中,如图10所示,所示时钟缓冲电路的输出端口 al、输出端口 a2、输出端口 a3、输出端口 a4为4路本振产生电路输出鉴相参考信号(4路本振产生电路指1520MHz点频本振输出电路、1600MHz点频本振输出电路、169lMHz-299IMHz宽频本振输出电路及1690.7MHz_2990.7MHz宽频本振输出电路);输出端口 c为综合测量仪射频模块混频器输出本振信号;输出端口 b为综合测量仪信号处理模块提供基准参考信号。
[0027]进一步的,所述时钟缓冲电路每路输出均设置有一如图11所示的低通滤波电路。
[0028]进一步的,如图2所示,所述晶振分频模块I包括依次连接的DAC调谐电压模块11、晶体振荡器12及并接的两个PC1-X时钟缓冲电路;所述DAC调谐电压模块11电路图如图6所示,其中V为电压输出端口 ;所述晶振振荡器12产生80MHz频率基准,通过一个反向门电路进入并接的两个PC1-X时钟缓冲电路的时钟输入端,所述两个PC1-X时钟缓冲电路输出八路80MHz基准信号,经过80MHz的低通滤波器滤波,其中四路信号提供给4个本振产生电路(指1520MHz点频本振输出电路41、1600MHz点频本振输出电路42、169lMHz-299IMHz宽频本振输出电路51及1690.7MHz-2990.7MHz宽频本振输出电路52)作为鉴相参考信号,两路合在一起作为本振信号送到射频板的混频器中,一路提供给信号处理板作为基准参考信号。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1