用于锁相回路的组合锁定/解锁检测器的制造方法
【技术领域】
[0001]本公开涉及无线电频率(RF)收发器电路领域。
[0002]发明背景
[0003]无线电频率(RF)收发器可以见于许多应用中，特别地在无线通信和雷达传感器领域中。在汽车行业中，存在对在所谓的“自适应巡航控制”(ACC)或“雷达巡航控制”系统中使用的雷达传感器的需求增加。这种系统可以用于自动地调整汽车的速度，以便与前面的其他汽车保持安全距离。
[0004]现代雷达系统使用高度集成的RF电路，其可以在一个单个封装(单芯片收发器)中并入雷达收发器的RF前端的所有核心功能。这种RF前端可以包括尤其是电压控制振荡器(VCO)、功率放大器(PA)、混合器和模数转换器(ADC)。然而，不是所有这些部件必须必定在一个单芯片封装中。例如，ADC可以集成在单独的芯片中。特别地，在调频连续波(FMCW)雷达系统中，通常在锁相回路(PLL)中操作VC0。然而，PLL可以在许多其他应用中使用。
[0005]汽车中使用的雷达应用受制于关于道路交通安全的各种各样的标准，例如题为“Road vehicles - Funct1nal safety”的功能安全标准ISO 26262。为了确保雷达传感器的功能安全，重要的是，知道雷达传感器的当前状态是否允许可靠的距离和速度测量。特别地，低估到前面车辆的真实距离和其速度可以造成危险的交通状况。
[0006]在雷达系统中，雷达收发器中使用的PLL的操作状态是关键参数。对于可靠的测量，PLL应该是在锁定状态中。也就是说，PLL输出信号与基准信号同相(即锁定到基准信号)。如果PLL在“解锁”状态中，任何测量结果都是不可靠的，并且因此可能重要的是，知道PLL是在锁定状态中还是在解锁状态中。为了改善功能安全，锁定/解锁检测器应当提供对解锁状态的快速检测以及对锁定状态的精确检测，这对电路设计者强加了目标的冲突。
【发明内容】
[0007]公开了用于检测锁相回路(PLL)的锁定状态和解锁状态的检测器。依照本文所描述的实施例，检测器包括接收由PLL使用的基准信号和表示PLL振荡器信号的输入信号的解锁检测器电路。解锁检测器被配置为检测PLL的解锁状态，并且生成指示是否检测到解锁状态的解锁信号。检测器进一步包括锁定检测器电路，锁定检测器电路接收基准信号和输入信号，被配置为检测PLL的锁定状态，并且生成指示是否检测到锁定状态的锁定信号。逻辑电路接收解锁信号和锁定信号两者，并且被配置为组合两个信号以获得指示PLL是在锁定状态还是在解锁状态的输出信号。
[0008]此外，描述了用于监控锁相回路的方法，其中锁相回路包括用于基于振荡器信号来提供输入信号的分频器。依照本公开的一个示例，方法包括确定输入信号的脉冲和基准信号的对应脉冲是否在给定的容差范围内重合。当对应脉冲不重合时，用信号通知锁相回路的解锁状态。方法进一步包括在时间窗口期间对输入信号的脉冲计数。当脉冲的计数数目在预定义的间隔内时，用信号通知锁相回路的锁定状态。
【附图说明】
[0009]参照以下附图和描述可以更好地理解本公开。图中的部件不必要按比例；代之将重点放置在图示本公开的原理上。此外，在图中，同样的附图标记指定对应的部分。在附图中:
[0010]图1是锁相回路(PLL)的一个示例性实施方式的框图；
[0011]图2是图示解锁检测器的一个示例的框图；
[0012]图3包括图示图2的解锁检测器的操作的一组定时图；
[0013]图4是图示锁定检测器的一个示例的框图；
[0014]图5包括图示图4的锁定检测器的操作的一组定时图；
[0015]图6图示了如何组合图2中的解锁检测器和图4中的锁定检测器以获得组合锁定/解锁检测器；
[0016]图7包括图示图6的组合锁定/解锁检测器的操作的一组定时图。
【具体实施方式】
[0017]作为说明性示例，图1图示如常用于例如FMCW雷达系统的RF收发器中的锁相回路(PLL)。然而，本文所描述的PLL和其他电路还可以在其他RF应用中采用。PLL包括电压控制振荡器VCO (或在数字实施方式中，数控振荡器，简写:NC0)，VCO生成具有频率的振荡输出信号Sve。，该频率用fve。表示并且依照向振荡器VCO的控制输入供应的控制信号Sm进行设置。振荡器输出信号Sve。被供应到具有可选择的分割比N的分频器MMD (所谓的多模分频器)。也就是说，分频器MMD被配置用于分割供应到其输入的频率fve。并且生成具有表示为fDIV的频率的分频器输出信号Sdiv，其中fve。= N.fDIVO分割比可根据向分频器MMD的选择输入供应的选择信号来选择。依赖于应用，可以使用小数分频器。在这种情况下，分割比N可以是分数。
[0018]分频器输出信号Sdiv以及基准信号S REF(其具有频率fREF)被供应到相位检测器PD(还称为相位比较器)。依赖于实施方式，代之可以采用相位频率检测器PFD。相位检测器以及相位频率检测器常用在PLL领域中。基准信号Sref可以由基准振荡器提供，基准振荡器通常是(但不一定必须是)晶体振荡器，本文中表示为XTAL。也就是说，频率fREF可以由石英晶体振荡器的共振频率所确定。
[0019]相位(频率)检测器P(F)D通常包括在其输出处的电荷栗，其生成(作为输出信号)误差信号，误差信号表示为Serr并且通过回路滤波器LF滤波，LF确定控制回路的带宽。回路滤波器的输出被用作控制信号Sm，以调整振荡器输出信号Svro的频率f να]和相位，从而使控制回路闭合。闭合回路确保频率fve。被调谐为如下值，使得分频器输出信号S DIV和基准信号Sref的相位匹配(即，相互成限定和固定的关系)ο也就是说，分频器输出信号Sdiv (并且因此还有振荡器信号SvJ被“锁定”至基准信号Sref，并且PLL在“锁定状态”中。振荡器信号Svra还是PLL的输出信号。包括电荷栗的相位(频率)检测器P (F)D的各种各样的实施方式因此是本领域已知的，并且因此本文中没有进一步更详细地讨论。
[0020]如上所述，由于诸如例如噪音、抖动和其他干扰之类的各种原因，操作在锁定状态的PLL可以变成“解锁”(即，进入未锁定状态)。如上所述，PLL的操作状态是许多应用中的关键参数，诸如例如在用于测量距离和速度的雷达收发器中。对于可靠测量，PLL应该在锁定状态中。也就是说，PLL输出信号Sve。与基准信号Sref同相(即锁定到基准信号)。如果PLL是在“解锁”状态，任何测量结果是不可靠的并且很可能不得不被丢弃。为改善整体系统的功能安全，可能重要的是，知道PLL是在锁定状态还是在解锁状态。为了这个目的，PLL可以包括锁定/解锁检测器，其指示(通过生成合适的输出信号)PLL是否在锁定状态中。通常，这样的锁定/解锁检测器可以被看作相位检测器H)的一部分。依照本文描述的实施例，锁定检测器和解锁检测器被分开，以允许快速的解锁检测和精确的锁定检测。分开的锁定和解锁检测器的输出然后可以被组合以形成指示PLL的操作状态(锁定或解锁)的一个信号。
[0021]图2图示了解锁检测器2的一个示例，其允许非常快速的检测解锁状态。在PLL变成解锁时，这允许非常快速的反应。如上所述，解锁检测器可以被看作相位检测器ro的一部分。然而，它也可以与相位检测器分开实现。解锁检测器电路2接收来自晶体振荡器XTAL的基准信号Sref和分频器输出信号S DIV作为输入信号。解锁检测器电路2被配置用于生成信号SeMp，其可以是两个输入信号Sref和Sdiv的逻辑接合。备选地，信号SeMp可以是输入信号Sref和S DIV的电平比较的结果。在当前的示例中，输入信号S RE