片上系统中adc内建自测试电路及测试方法
【技术领域】
[0001] 本发明涉及模拟/混合信号集成电路测试领域，具体涉及一种片上系统中ADC内建 自测试电路及测试方法。
【背景技术】
[0002] 集成电路技术已经发展到了 SoC(片上系统)阶段，测试是SoC的关键技术之一。SoC 测试结构和测试方法成为近期可测性设计的主要研究领域。SoC中除了集成大量的数字电 路IP(知识产权)核，也集成了模拟混合信号IP核。对于模拟混合电路，由于没有像数字集成 电路那样被广泛接受的故障模型和成熟的可测性设计工具支持，大部分模拟混合电路的测 试都是基于功能和参数的测试。研究SoC中模拟混合电路的测试结构以及自测试方法，是 SoC可测性设计中急需考虑和解决的问题。
[0003] BIST(内建自测试）因为测试激励生成与响应分析都在片内完成，可以减少测试时 对高性能测试设备的依赖性，最终将有效降低IP核的测试成本和上市时间。BI ST电路一般 包括测试生成电路(TPG)、测试响应分析电路(0RA)、比较分析电路、存储电路和测试控制电 路。一般结构如图1所示。其中，测试生成电路生成测试图形施加给被测电路的输入端，被测 电路输出对测试图形的响应，该响应由测试响应分析电路自动压缩成特征符号。比较分析 电路分析特征符号与存储电路中存储的理想特征符号是否一致，并发出测试通过/失败信 息。测试控制电路对上述几个单元进行控制。
[0004] BIST在数字集成电路中已得到广泛应用，并逐渐成熟，而在模拟混合信号集成电 路中，由于测试的是连续信号，变化范围大，而且多具有非线性特征，电路是否合格的判断 比数字电路复杂，因此，模拟混合信号集成电路BIST技术仍是人们研究的热点。
[0005] ADC(模数转换器)是SoC中常见的混合信号IP核，将连续的输入模拟信号转换成离 散的数字量。输入模拟量可以是〇到FS(满量程)之间的任意值，输出的数字量可以有很多编 码形式，如二进制码、温度计码及格雷码等。ADC性能通常用两种参数来描述，即静态参数和 动态参数，其中，静态参数包括：INL(积分非线性误差）、DNL(微分非线性误差）、增益误差、 失调误差。动态参数包括:SNR (信噪比）、SFDR (无杂散动态范围）、THD (总谐波失真比）、SNDR (信号噪声失真比）、ΕΝ0Β(有效位数）。
[0006] 对于ADC IP核，如图2所示，传统的BIST方法是将模拟激励产生单元集成于芯片 内，产生激励信号输入待测ADC，采样并使用DSP(数字信号处理器)分析ADC的输出信号，进 而完成片内ADC的测试。这种基于DSP的BIST主要存在以下缺点：对DSP存在依赖性，即只有 在片上存在DSP的条件下，才能完成性能分析。
【发明内容】
[0007] 本发明提供一种片上系统中ADC内建自测试电路及测试方法，以解决现有技术只 有在片上存在DSP的条件下，才能完成性能分析的问题。
[0008] 为此，本发明提供如下技术方案：
[0009] 一种片上系统中ADC内建自测试电路，包括:控制模块、信号处理模块、测试模块；
[0010] 所述控制模块，用于在待测ADC施加激励信号后输出的响应信号达到稳定后，触发 所述信号处理模块和所述测试模块开始工作；
[0011]所述信号处理模块，用于对所述响应信号进行采样，对采样得到的采样值实序列 进行FFT变换，得到所述响应信号的频谱信号数据；
[0012] 所述测试模块，用于根据所述响应信号的频谱信号数据计算所述响应信号的动态 参数。
[0013] 优选地，所述信号处理模块包括：
[0014] 采样单元，用于对所述响应信号进行采样，并将采样值逆序存储到外部RAM;
[0015] 地址产生单元，用于记录所述采样值存储的读写地址；
[0016] FFT单元，用于根据所述地址产生单元记录的读写地址，从所述外部RAM中提取采 样值实序列，对所述采样值实序列进行FFT变换，得到所述响应信号的频谱信号数据，并将 所述频谱信号数据存储到外部RAM中；
[0017] 第一控制单元，用于控制所述采样单元、地址产生单元、以及FFT单元的工作。
[0018] 优选地，所述FFT单元包括：
[0019] 角度产生器，用于根据所述地址产生单元记录的采样值存储的读写地址产生旋转 因子角度；
[0020] 正余弦值计算器，用于利用所述旋转因子角度计算旋转因子正余弦值；
[0021] 蝶形运算器，用于依次提取外部RAM中存储的采样值实序列中的值，对提取的当前 值及所述旋转因子正余弦值进行蝶形运算，得到所述响应信号的频谱信号数据，并将所述 频谱信号数据存储到外部RAM中。
[0022] 优选地，所述蝶形运算器进行蝶形运算时，采用32位定点运算，并且动态调整定点 小数位的精度。
[0023]优选地，所述测试模块包括：
[0024]频谱功率计算单元，用于从外部RAM中获取所述频谱信号数据，计算频谱功率；
[0025] 位置记录单元，用于记录所述频谱信号数据的读取地址；
[0026] 频率搜索单元，用于根据所述频谱功率及各频谱信号数据的读取地址，确定所述 响应信号的频谱信号的基频及各次谐波频率的位置；
[0027] 动态参数计算单元，用于根据所述频谱信号的基频及各次谐波计算所述响应信号 的动态参数；
[0028] 第二控制单元，用于控制所述频谱功率计算单元、位置搜索单元、以及动态参数计 算单元的工作。
[0029] 优选地，所述动态参数计算单元，具体用于计算信噪比、无杂散动态范围、总谐波 失真比、信号噪声失真比、有效位数。
[0030] 优选地，所述电路还包括：
[0031] 与所述控制模块相连的延时模块，由所述激励信号或所述待测ADC输出的响应信 号触发，向所述控制模块输出开始信号。
[0032] 所述控制模块在接收到所述开始信号后，触发所述信号处理模块和所述测试模块 开始工作。
[0033] 优选地，所述电路还包括：
[0034] 激励产生电路，用于产生所述激励信号；所述激励产生电路设置在所述片上系统 中，或者独立于所述片上系统之外。
[0035] 一种片上系统中ADC测试方法，包括：
[0036] 在待测ADC施加激励信号后输出的响应信号达到稳定后，对所述响应信号进行采 样并对采样值进行地址逆序存储；
[0037] 对存储的采样值实序列进行FFT变换，得到所述响应信号的频谱信号数据；
[0038] 根据所述响应信号的频谱信号数据计算所述响应信号的动态参数。
[0039] 优选地，对所述响应信号进行采样的采样点数Sample_Number> = 3i2n，n为待测ADC 的输出位数。
[0040] 优选地，所述对存储的采样值实序列进行FFT变换，得到所述响应信号的频谱信号 数据包括：
[0041] 依次提取存储的采样值实序列中的值，得到当前值；
[0042] 产生对应所述当前值的旋转因子角度；
[0043]利用所述旋转因子角度计算旋转因子正余弦值；
[0044] 对所述当前值及其对应的旋转因子正余弦值进行蝶形运算，得到所述响应信号的 频谱信号数据。
[0045] 优选地，进行蝶形运算时，采用32位定点运算，并且动态调整定点小数位的精度。
[0046] 优选地，所述根据所述响应信号的频谱信号数据计算所述响应信号的动态参数包 括：
[0047] 根据所述频谱信号数据计算频谱功率；
[0048] 根据所述频谱功率确定所述响应信号的基频及各次谐波频率位置；
[0049] 根据所述频谱信号的基频及各次谐波计算所述响应信号的动态参数。
[0050] 优选地，所述激励信号为正弦信号。
[0051]本发明提供的片上系统中ADC内建自测试电路及测试方法，可以不依赖于片上 DSP，实现对片上ADC的BIST。而且，该电路还进一步具有以下优点：
[0052] (1)可以根据ADC精度的要求，动态地调整算法流程以及相应的存储即可满足要 求，而不需要对电路进行修改。比如，当要测试的ADC精度是12bit时，动态采样的ADC输出为 2~ 12*4= 16384个数值，存储在2*16384位宽大小的RAM中，算法流程与需要计算的采样点个 数是相关的，但算法流程可以通过电路的外部输入对内部的状态寄存器进行配置，因而内 部电路不用修改。
[0053] (2)采用RFFT算法，降低了对存储资源的消耗。
[0054] (3)利用⑶RDIC算法生成旋转因子角度，相比查表方式，可以进一步节省存储资 源。
[0055] (4)在进行蝶形运算时，采用32位定点运算，并且动态调整小数位的精度，有效地 降低了运算复杂度，并在定点计算的基础上，提高了运算精度。
【附图说明】
[0056] 为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附 图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于 本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
[