一种ldpc卷积码构造方法
【专利摘要】本发明涉及一种LDPC卷积码构造方法，其包括步骤：生成有限域GF(q)上所有元素其中q为素数或素数的幂，α为GF(q)上基本元；由所述有限域GF(q)上元素α0＝1,α,...,αq?2构成m×n基矩阵基矩阵W；由所述基矩阵W获得时不变LDPC卷积码多项式矩阵H(D)。相对于现有技能，本发明的LDPC卷积码构造方法，具有快速编码特性，获得的码具有最大可达编码记忆，并且在小的约束长度下就具有较低的误码平台和良好的译码性能。
【专利说明】
-种LDPC卷积码构造方法
技术领域
[0001] 本发明属于通信编码领域，尤其是设及一种高性能时不变LDPC卷积码构造算法。
【背景技术】
[0002] 卷积码主要用于实时通信系统，然而，由于Viterbi译码算法的高复杂性，一般情 况下仅使用具有较小约束长度的卷积码。近年来，LDPC(低密度奇偶校验码)卷积码引起了 研究人员的注意。LDPC码是通过校验矩阵定义的一类线性码，为使译码可行，在码长较长时 需要校验矩阵满足"稀疏性"，即校验矩阵中1的密度比较低，也就是要求校验矩阵中1的个 数远小于0的个数，并且码长越长，密度就要越低。
[0003] 任何一个(n，k)分组码，如果其信息元与监督元之间的关系是线性的，即能用一个 线性方程来描述的，就称为线性分组码。LDPC码本质上是一种线性分组码，它通过一个生成 矩阵G将信息序列映射成发送序列，也就是码字序列。对于生成矩阵G，完全等效地存在一个 奇偶校验矩阵H，所有的码字序列V构成了Η的零空间(null space),即vHT=0。
[0004] LDPC码的奇偶校验矩阵Η是一个稀疏矩阵，相对于行与列的长度，校验矩阵每行、 列中非零元素的数目（我们习惯称作行重、列重)非常小，运也是LDPC码之所W称为低密度 码的原因。由于校验矩阵Η的稀疏性W及构造时所使用的不同规则，使得不同LDPC码的编码 二分图（Tanner图）具有不同的闭合环路分布。而二分图中闭合环路是影响LDPC码性能的重 要因素，它使得LDPC码在类似置信传播(Belief Propagation)算法的一类迭代译码算法 下，表现出完全不同的译码性能。
[0005] 与LDPC分组码一样，LDPC卷积码也由稀疏奇偶校验矩阵定义;但与LDPC分组码不 同的是，它们可对输入码流进行连续编译码，并具有比LDPC分组码更好的接近香农限的译 码性能。在发送端，可用基于移位寄存器的编码器对输入信息流进行连续编码;在接收端， 可用基于置信传播译码算法的滑动窗口译码器对从信道接收的码流进行连续译码。在同样 仿真条件下，比LDPC分组码更好的译码性能；比Viterbi译码算法更简单的BP译码算法；W 及能对输入码流进行连续编译码的特性，使得LDPC卷积码具有更好的应用价值，比如，更适 用于W太网。
[0006] LDPC卷积码主要有两种结构：具有随机结构的码和具有固定结构的码。后者又称 为时不变LDPC卷积码，因具有规则结构并能减少系统实现复杂度而受到学者的广泛关注， 其奇偶校验矩阵可由单项式或多项式构成。目前为止，几乎所有时不变LDPC卷积码的构造 算法主要考虑其译码性能上的优异性，而忽视了其实现上的便利性，更没有考虑LDPC卷积 码本身的一个特有优势:快速编码特性。有研究指出，由单项式构成的奇偶校验矩阵Η具有 更好的环特性，但是运种结构由随机捜索算法获得，算法比较复杂，编码效率不高。
【发明内容】
[0007] 本发明的目的在于克服现有技术中的缺点与不足，提供一种LDPC卷积码构造方 法。
[0008] 本发明是通过W下技术方案实现的：
[0009] 一种LDPC卷积码构造方法，对码率为R= (n-m)/n，码长为η的LDPC卷积码直接进行 编码获得m个校验位，包括步骤：
[0010] S1:生成有限域GF(q)上所有元素 α ' =0，α" = 1,(/α" ^其中q为素数或素数的 暴，日为GF(q)上基本兀；
[00川 S2:由所述有限域GF(q)上元素 aD=l，a，. . .，α。-2构成mXn基矩阵基矩阵W，所述基 矩阵W应满足α乘-行约束条件；
[0012] S3:由所述基矩阵W获得时不变LDPC卷积码多项式矩阵H(D)。
[0013] 相对于现有技术，本发明的LDPC卷积码构造方法，具有快速编码特性，获得的码具 有最大可达编码记忆，并且在小的约束长度下就具有较低的误码平台和良好的译码性能， 该构造 LDPC卷积码的方法可用基于移位寄存器实现的编码器完成，译码算法可用基于滑动 窗口的译码器完成，更适合于硬件实现。
[0014] 进一步的，所述基矩阵W为：
[0015]
[0016] 进一步的，设置e邸％)，.vi,j为α的幕，0 < vi,j<q-l，其特征在于:所述α乘-行 约束条件具体为：
[0017] (DaVi和aV连少在η-1 个位置上不同，0 y <m,0 辛 1;
[001 引（2)c[kwi和aVj至少在n-1 个位置不同，0 < i , j<m, i 辛 j ,0 < k, l<q-l。
[0019]进一步的，基矩阵W具体的构造算法为：用有限域元素生成m个互不相同的类： W0, Wr '·'，Wml,.用运m个类的代表w〇,wi,... ,Wm-i作为行，构成mXn(m<n)基矩阵：
[0020]
[0021] 其中，所述m个互不相同的类:你0, Wl，···，悚址具有下列特性：
[0022] (1)每类有q-1个码字；
[0023] (2)如果码字Wi=(Wi,〇，Wi,i，. . .，wi,n-i)在类W中，那么
[0024] (3)类 Wi 中的码字 Wi=(. . . ,wi,i,wi,i+i, . . . ,wi,j, . . . ,wi,n-i)中 Wi,j = a。，j = n-m+ i，、t'，^ a胃运里皿x(vi,i)指在第j二n-m+i个元素为的所有码字中第i个元素的指数最 大，最终可得：
[0025]
[0026] (4)若有多个相同的码字wi，则任选一个；
[0027] (5)来自两个不同类中的任意两个码字至少有n-1个位置不同；
[0028] (6)所有码字重量(码字中非零码元个数)为η。
[0029] 8.进一步的，所述步骤S3具体为:所述基矩阵W对应的时不变LDPC卷积码多项式矩 阵H(D)可表示为：
[0030]
[0031 ] 进一步的，用截短的MDS码构造时不变LDPC卷积码多项式矩阵H(D)。
[0032] 进一步的，所述用截短的MDS码构造时不变LDPC卷积码多项式矩阵H(D)具体为：
[0033] 在有限域GF(q)上，码率为R=l/v的MDS卷积码的多项式生成矩阵可表示为：
[0034] Gv= {gig2. . .gv}
[0035] 其中g堤有限域GF(q)上的生成多项式，表示为
[0038] 其中，d满足约束条件：
[0039] L = vd，L = v[l+max(deg ree(gj))]，
[0040] sj=[( j-l)(q-l)/v], j = 2, . . . ,v〇
[0041] 令Gv的每个子矩阵gj表示为gj = [gj,i，gj,2, . . .，gj,v]，gi,jEGF(q)。
[00创删除Gv的前(v-1巧U，获得巧，，然后对码进行截短仅保留其前n列，可获得2 Xn矩阵 G'v，令n = v+l，则
[0043]
[0044] 用二输入信息序列对G'v编码，可获得q2个码长为η的MDS码字，由所述MDS码字获得 时不变LDPC卷积码的基矩阵W，进而获得H(D)。
[0045] 为了能更清晰的理解本发明，W下将结合【附图说明】阐述本发明的【具体实施方式】。
【附图说明】
[0046] 图1本发明的LDPC卷积码构造方法的步骤流程图。
[0047] 图2有限域GF(24)，GF(25)，GF(26)和GF(27)上LDPC卷积码性能。
[004引图3 QC-LDPC分组码与LDPC卷积码邸R性能。
【具体实施方式】
[0049] -个码率R=(n-m)/n的LDPC卷积码可定义为满足方程vHT = 0的序列集合，其中，V =(...，V0，VI，. . .，Vt. . . )，V' € jC 2 > t E Z，
[(Κ)加]
[0051]公式（1)中，符号Τ是矩阵的转置，护称为LDPC卷积码的校验模型，Η称为LDPC卷积 码的奇偶校验矩阵。子矩阵出(t)，i = 0，l，. . .，ms，是mXn二元矩阵，满足如下特性：
[0化2] 1 化 i(t)=0,i<0,i>ms，任意 t;
[0化3] 2)存在某一时刻t，使得巧《。的# 0。
[0054] 称ms为LDPC卷积码的校验模型记忆，称Vs = (ms+1) . η为LDPC卷积码的约束长度。 方程vHT=0可重写为
[0055]
樹
[0化6] 如果nXm二元子矩阵巧[(0是满秩的，且最后mXm矩阵为单位阵，可用方程
[0化7]
[0058] 对码长为η的LDPC卷积码直接进行编码获得m个校验位，其它(n-m)位是输入信息 位，可直接输出。
[0059] 时不变LDPC卷积码的子矩阵出(t)，i = 0，l，. . .，ms，在任意时刻t都是相同的，即出 (t)=出。此时，时不变LDPC卷积码的二元奇偶校验矩阵Η可用延迟算子D构成的多项式矩阵
[0060]
表示。
[OOW] 例如，校验模型记忆ms = 2的时不变LDPC卷积码，其奇偶校验子矩阵化=(11 )，出= (10)，此=(11)，对应的多项式形式的奇偶校验矩阵可表示为:H(D) = [1+D+02 1+D2]。根据 二元码与多元码之间的关系可知，只要令矩阵H(D)最后m列对角线上元素为沪，即可令其具 有快速编码特性，其中D为延迟算子。
[0062] 请参阅图1，其为本发明的一种LDPC卷积码构造方法的步骤流程图。本发明的LDPC 卷积码构造方法包括W下步骤：
[0063] S1:生成有限域GF(q)上所有元素 CT。^〇，α" =1.G，...心-2其中q为素数或素数的 ， 幕，α为GF(q)上基本元；
[0064] 有限域是仅含有限多个元素的域，当q为素数时，F={0，1，2,......p-l}在mod(p) 下关于模运算的加法和乘法构成一个有限域，记为GF(q)。
[0065] 令GF(q)是一个有限域，q是素数或素数的幕，q>2，a-*三〇，0?=1，议，....，如-2形成GF (q)上所有元素，日9-1 = 1。
[0066] S2:由所述有限域6。^)上所有元素日<^=1，日，...，αq-2构成mXn基矩阵基矩阵W，所 述基矩阵W应满足α乘-行约束条件；
[0067] 由GF(q)上的元素构成的mXn基矩阵可表示为
[006引 (3>
[0069] 其中。'' yVi,j是α的幕，0 < vi,j<q-l。基矩阵W应满足α乘-行约束条件；
[0070] DaVi.和aV连少在η-1个位置上不同，0 y <m,0非,l<q-l,k辛1;
[0071 ] 2)c[kwi和aVj至少在n-1 个位置上不同，0 < i , j<m, i 辛 j ,0 < k, l<q-l。
[0072] 条件1)和2)可确保由基矩阵W获得的QC-LDPC分组码及其对应的时不变LDPC卷积 码没有4环。
[0073] S3:由所述基矩阵W获得时不变LDPC卷积码多项式矩阵H(D)。
[0074] 基矩阵W对应的QC-LDPC(准循环LDPC)分组码矩阵可表示为，
[0075] 鮮)
[0076] 其中Λ,,,.是行循环向右移位vij的(q-l)X(q-l)单位阵。
[0077] 根据环同构，由方程(4)可获得时不变LDPC卷积码多项式矩阵
[007引
[0079] 由此可推断，只要构造一个在有限域GF(q)上满足α乘-行约束条件的基矩阵W，把 方程(3)的基数α用延迟算子D表示，就可直接获得时不变LDPC卷积码的多项式矩阵H(D)。本 方法考虑用有限域上的元素作为基矩阵元素，获得满足α乘-行约束条件的基矩阵，进而构 造时不变LDPC卷积码。
[0080] 如果mXn二元子矩阵化(t)是满秩的且其中任意mXm矩阵为单位阵，可用方程(2) 对一个码率为R=(n-m)/n的LDPC卷积码进行直接编码获得m个校验位，此时，码长为η的 LDPC卷积码的其它(n-m)位是输入信息位。假设化(t)的最后m列是单位阵，方程(2)就定义 了一个系统编码器，其编码方程如下：
[0081]
[0082] 校验符号皆" J = n-?+l，·…"，可由移位寄存器编码获得。此时，称矩阵Η具有快速 编码特性，运是LDPC卷积码的特有优势之一。
[0083] 根据二元矩阵与多项式矩阵之间的关系，由方程(6)可知令矩阵H(D)最后m列对角线 上元素为〇<^，可确保快速编码特性;令矩阵化0)前111列对角线上元素为〇"1''"'''1./ = 〇丄...，~-1> 可确保每个编码时刻都有最大编码记忆max(VM)(具体取值见4.2)，此时，校验模型记忆ms =max{max(vi,i)}。此时，多项式矩阵H(D)可表示为
[0084]
[0085] 该矩阵可确保时不变LDPC卷积码具有快速编码特性和每个编码时刻上的最大可 达编码记忆。
[0086] W下对构造方法进一步详细介绍：
[0087] 首先，用有限域元素生成m个互不相同的类:带0，W1，'·'，巧的1，该类具有下列特 性：
[0088] 1)每类有q-1个码字；
[0089] 2)如果码字Wi=(Wi,〇，Wi,i,. . .，Wi,n-i)在类Wi中，那么'Wi=:、v,，wv,.，....,ag'-2w^
[0090] 3)类Wi中的码字Wi=( . . .，Wi,i，Wi,i+l, . . .，Wi,j, . . .，Wi,n-l)称为类的代表，其中
[0091] wi J = α<\ j = n-m+i，^确保快速编码特性，W,, = ?maww ^确保最大编码记忆，运里 max(vi,i)指在第j=n-m+i个元素为〇^勺所有码字中第i个元素的指数最大，最终可得，
[0092]
[0093] 4)若有多个相同的码字wi，则任选一个；
[0094] 5)来自两个不同类中的任意两个码字至少有n-1个位置不同；
[00M] 6)所有码字重量(码字中非零码元个数)为η。
[0096] 然后，用运m个类的代表wo,wi, . . . ,wm-i作为行，构成mXn(m<n)基矩阵：
[0098] 该矩阵具有下列特性：[0099] 1)行重为n，列重为m;
[0097] (8)
[0100] 2)每个码字Wi中，
[0101 ]在一种优选的实施例中，用码率为1/v的截短MDS卷积码的部分码字作为LDPC卷积 码基矩阵的行元素，给出一个具体的构造例子。
[0102]在有限域GF(q)上，码率为R=l/v的MDS卷积码的多项式生成矩阵可表示为：
[010；3] Gv= {gig2. . .gv} (9)
[0104] 其中g堤有限域GF(q)上的生成多项式，写为
[0105]
[0106]
[0107]并且，d满足约束条件：
[010引 L = vd，L = v[l+max(deg ree(gj))]，
[0109] sj满足约束条件:sj = [(j-l)(q-l)/v]，j = 2, . . .，v。
[0110] 假设Gv的每个子矩阵g康示为gf [扣,1，扣,2,...，扣,ν]，gijEGF(q)。
[0111] 删除Gv的前(v-1)列，获得G!..然后对进行截短并仅保留其前η列，可获得2Xn矩 阵G'v，令 n = v+l，则
[0112]
(H))
[0113] 由该式可看出，G'v是一个输入信息位数为2,码长为n，最小距离为(n-1)的(n，2, n-1)的MDS码生成矩阵。用二输入信息序列对方程（10)编码，可获得q2个码长为η的MDS码 字，由产生的MDS码字获得时不变LDPC卷积码的基矩阵W，进而获得H(D)。
[0114] 下面提供一个有限域6。(16)上，构造码率为1/^2的（3,6化0?(：卷积码多项式形式奇 偶校验矩阵H(D)的具体实施例：
[0115]根据给定矩阵大小（3,6)，可知m = 3，n = 6,由于v = n-l，我们首先获得GF(16)上， 码率3=1八=1/^3的105卷积码的无限长生成矩阵，根据矩阵截短方法，得到(2,6)的截短生 成矩阵G7。
[0116] 用2输入信息序列与矩阵G7相乘，得到162个码字。按照前述基矩阵W改进的具体构 造算法，获得准循环码基矩阵Wqc。
[0117] Wqc：
[011 引
[0119] 把基数α用延迟算子D表示，获得LDPC卷积码多项式矩阵H(D):
[0120]
[0121] W下对本发明的LDPC卷积码构造方法构造的LDPC卷积码的性能进行描述：
[0122] 本部分用4.3的方法构造生成LDPC卷积码及其对应的QC-LDPC分组码并进行性能 仿真。用符号(ms，m，n)表示码率为(n-m)/n的LDPC卷积码，ms-校验模型巧区，m-多项式矩阵 行数，η-多项式矩阵列数。用符号(N，M)表示QC-LDPC分组码，N-变量节点数，M-校验节点数。 为了进行性能比较，本文假设LDPC卷积码和QC-LDPC分组码的译码算法具有相同的处理器 复杂度，即，分组码的分组长度N和卷积码的约束长度Vs相同：N=vs=(ms+l)n。仿真在AWGN 信道下进行，最大迭代次数为50,采用文献[1]介绍的BP译码算法对LDPC卷积码及其相应的 QC-LDPC分组码进行仿真。
[0123] 图2给出在有限域GF(24)，GF(25)，GF(26)和GF()上LDPC卷积码的性能结果。本图 2中所有用于比较的LDPC卷积码的性能(虚线表示)都是从相关文献中复制而成。由图2可W 看出，本发明的方法构造的码率R = 3/6，记忆ms = 126，约束长度Vs = 378的（62，3，6)LDPC卷 积码的误比特(肥R，bit errorrate)性能比R = 2/5，Vs = 2105的（389，3，5)时不变LDPC卷积 码好约0.3dB，本发明的方法构造的码率R = 3/6，约束长度Vs = 762的（126，3，6化DPC卷积码 的BER性能比R = 2/5，Vs=1050的具有快速编码特性的（209,3,5)时不变LDPC卷积码好约 0.2dB，本发明的方法法构造的码率R = 3/6，约束长度Vs = 90的（14，3，6)LDPC卷积码的肥R 性能比R = 2/5，Vs = 145的（28，3，5)时不变LDPC卷积码好约0.8地。由此可知，与其它时不变 LDPC卷积码相比，在更高的码率，更小的约束长度下，本发明所构造的码译码性能却更好， 图2也可看出其错误平台更低。
[0124] 图3给出了有限域GF(49)和GF(241)上，基矩阵均为3行6列的时不变LDPC卷积码及 其对应的QC-LDPC分组码的性能。该图3表明LDPC卷积码比相应的QC-LDPC分组码具有更好 的译码增益，原因之一是在同样码率和约束长度下，LDPC卷积码具有更好的gbth(最小环 长)特性，如表1所示，为相应码的gbth及其计数结果。在图3中，QC-LDPC分组码在邸R为IX 10-6时仍无误码平台，性能良好。大量仿真结果表明，本文算法在中等码率下具有较好的性 能。
[01巧]表1码率3/6LDPC卷积码及其对应的QC-LDPC码环数
[0126]
[0127] 相对于现有技术，本发明的LDPC卷积码构造方法，具有快速编码特性，获得的码具 有最大可达编码记忆，并且在小的约束长度下就具有较低的误码平台和良好的译码性能， 该构造 LDPC卷积码的方法可用基于移位寄存器实现的编码器完成，译码算法可用基于滑动 窗口的译码器完成，更适合于硬件实现。
[0128] 本发明并不局限于上述实施方式，如果对本发明的各种改动或变形不脱离本发明 的精神和范围，倘若运些改动和变形属于本发明的权利要求和等同技术范围之内，则本发 明也意图包含运些改动和变形。
【主权项】
1. 一种LDPC卷积码构造方法，对码率为R= (n-m)/n，码长为η的LDPC卷积码直接进行编 码获得m个校验位，其特征在于:包括步骤： S1:生成有限域GF(q)上所有元秦^ Jo』11 =丨,％....^ :，其中q为素数或素数的幂，α 为GF(q)上基本元； S2:由所述有限域GF(q)上所有元素(^=1，α, . . .，(^2构成mXn基矩阵基矩阵W，所述基 矩阵W应满足α乘-行约束条件； S3:由所述基矩阵W获得时不变LDPC卷积码多项式矩阵H(D)。2. 根据权利要求1所述的LDPC卷积码构造方法，其特征在于:所述基矩阵W为：3. 根据权利要求2所述的LDPC卷积码构造方法，设置eGF(汾，Vi,j为α的幂，〇 < Vi,j <q_l，其特征在于:所述α乘-行约束条件具体为： (1) akwi和aV至少在η-1个位置上不同，0 < i<m，0 < k, l<q_l，k关1; (2) akwi和aVi至少在n-1 个位置不同，0 < i，j<m, i 关 j，0 < k, l<q_l。4. 根据权利要求2和3所述的LDPC卷积码构造方法，其特征在于:基矩阵W具体的构造算 法为：用有限域元素生成m个互不相同的类：WO' WI，…，miil，用这m个类的代表w〇， wi,. . .，wm-i作为行，构成mXn(m<n)基矩阵：其中，所述m个互不相同的类:W〇, W1，…，Wall具有下列特性： (1)每类有q_l个码字； (2) 如果码字Wi = (Wi,Ο，Wi, 1，…，Wi,n-1)在类W中，那么 rj:，5r;.; (3) 类TM 中的码字Wi =(…，Wi，i，Wi，i+i，…，Wi, j，…，Wi，n-1)中，Wi，j = a0，j = n-m+i， 这里max(Vii)指在第j = n-m+i个元素为a〇的所有码字中第i个元素的指数最 大，最终可得：(4) 若有多个满足条件(3)的码字Wi，则任选一个； (5) 来自两个不同类中的任意两个码字至少有n-1个位置不同； (6) 所有码字重量(码字中非零码元个数)为η。5. 根据权利要求4所述的LDPC卷积码构造方法，其特征在于:所述步骤S3具体为： 所述基矩阵W对应的时不变LDPC卷积码多项式矩阵H(D)可表示为：6. 根据权利要求5所述的LDPC卷积码构造方法，其特征在于：用截短的MDS码构造时不 变LDPC卷积码多项式矩阵H(D)。7. 根据权利要求6所述的LDPC卷积码构造方法，其特征在于:所述用截短的MDS码构造 时不变LDPC卷积码多项式矩阵H(D)具体为： 在有限域GF(q)上，码率为R=l/v的MDS卷积码的多项式生成矩阵可表示为： Gv={glg2-'-gv} 其中是有限域GF(q)上的生成多项式，表示为 其中，d满足约束条件：L = vd，L = v[l+max(degree(gj))]， Sj = [(j-l)(q-l)/v], j = 2, . . . ,v〇 令6￥的每个子矩阵8」表示为8」=|^,1也2，"_旧^]也卢6?(9)。 删除Gv的前(v-1)列，获得Gt,然后对G,1进行截短仅保留其前n列，可获得2Xn矩阵G' v， 令n = v+l，则用二输入信息序列对G ' v编码，可获得q2个码长为η的MDS码字，由所述MDS码字获得时不 变LDPC卷积码的基矩阵W，进而获得H(D)。
【文档编号】H03M13/11GK105871385SQ201610171348
【公开日】2016年8月17日
【申请日】2016年3月24日
【发明人】穆丽伟
【申请人】华南师范大学