一种高速高线性全差分跟随器的制造方法
【专利摘要】本发明公开了一种高速高线性全差分跟随器，包括源极跟随器，所述源极跟随器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、采样开关KP、采样开关KN和两个采样电容CL，该全差分跟随器还包括输入管衬底电压偏置电路，所述输入管衬底电压偏置电路包括第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管。在本发明中，输入管M1和M2的衬底电压会随着输入电压VIP和VIN的变化而变化，这会大大缓解传统输入NMOS管的衬底偏置效应，使得源极跟随器的输出阻抗趋于稳定，从而明显提高源极跟随器的线性度。
【专利说明】
一种高速高线性全差分跟随器
技术领域
[0001] 本发明属于模拟或数模混合集成电路技术领域，涉及一种高速高线性全差分跟随 器。
【背景技术】
[0002] 近年来，随着集成电路工艺水平的不断发展，M0S管的特征尺寸不断降低，集成电 路的工作电压不断降低，使得集成电路的功耗大幅度减小，速度进一步提高。另一方面，M0S 的输出阻抗也不断降低，由于工作电压的降低，已经很难采用多个M0S管串联的结构来实现 高的输出阻抗，因为这种结构会消耗较大的电压裕度。
[0003] 上述问题给高输出阻抗的应用场合提出了挑战，由于模数转换器的速度不断提 高，在设计电路时，必须在采样前端加入跟随器，这个跟随器的作用是将芯片内部的采样网 络和测试版上的电路进行隔离，同时对芯片内部的采样网络进行驱动。对芯片内部的采样 网络而言，当输入信号频率较低时，高线性度的主导因素是跟随器中的恒流源需要提供一 个很大的输出阻抗，当输入信号频率较高时，高线性度的主导因素是跟随器中的恒流源需 要提供一个很大的输出电流，而这两者通常是互相矛盾的，因为对于M0S管结构的恒流源而 言，大的输出阻抗意味著很小的电流，而大电流通常会导致很小的输出阻抗。传统的源极跟 随器通常由两个NM0S管串联构成，这种结构的优点是结构非常简单，作为输入管的匪0S管 能够提高很大的跨导，作为恒流源的NM0S管能够提供很大的输出阻抗，但是缺点在于作为 输入管的NM0S管衬底接地，当输入信号幅度变化较大时，输入管会出现很严重的衬底偏置 效应，使得输入管的阈值电压发生变化，从而影响整个跟随器的线性度。为了缓解上述问 题，衬底偏置电路被引入跟随器，此时，源极跟随器输入管的衬底不再直接接地，而是和另 一个结构相同的源极跟随器的输入管源极相连，这种连接方式会使得输入管的衬底电压随 输入管的源极电压变化而变化，大大缓解了之前描述的输入管衬底偏置效应，使得输入管 的阈值电压变化明显减小，和传统结构相比，明显改善了线性度。但是，作为恒流源的NM0S 管的漏极电压随着输入电压的变化而不断变化，由于NM0S管沟道长度调制效应的存在，作 为恒流源的匪0S管的电流会不断变化，这会减小作为恒流源的匪0S管的输出阻抗，同样会 影响整个跟随器的线性度。
【发明内容】
[0004] 鉴于此，本发明提供一种高速高线性全差分跟随器。
[0005] 为达到上述目的，本发明提供如下技术方案:一种高速高线性全差分跟随器，包括 源极跟随器，所述源极跟随器包括第一 NM0S管、第二NM0S管、第三NM0S管、第四NM0S管、采样 开关KP、米样开关KN和两个米样电容Cl，该全差分跟随器还包括输入管衬底电压偏置电路， 所述输入管衬底电压偏置电路包括第五NM0S管、第六NM0S管、第七NM0S管和第八NM0S管，所 述第五NM0S管的漏极、第七W0S管的漏极分别与电源VDD连接，所述第五匪0S管的衬底与源 极连接，第五匪0S管的源极分别与第六NM0S管的漏极、第一匪0S管的衬底连接，第六NM0S管 的源极接地;所述第七NMOS管的衬底与源极连接，第七匪OS管的源极分别与第八NMOS管的 漏极、第二NM0S管的衬底连接，第八匪0S管的源极接地;所述第一 NM0S管的栅极与第五NM0S 管的栅极接同样的输入信号VIP;所述第二NM0S管的栅极与第七匪0S管的栅极接同样的输 入信号VIN，所述第三NM0S管的栅极、第四匪0S管的栅极、第六NM0S管的栅极和第八匪0S管 的栅极接同样的偏置电压VB。
[0006] -种高速高线性全差分跟随器，包括源极跟随器，所述源极跟随器包括第一 NM0S 管、第二匪0S管、第三NM0S管、第四匪0S管、采样开关KP、采样开关KN和两个采样电容CL，该 全差分跟随器还包括输入管衬底电压偏置电路，所述输入管衬底电压偏置电路包括第五 匪0S管、第六匪0S管、第七匪0S管和第八NM0S管，所述第五匪0S管的漏极、第七匪0S管的漏 极分别与电源VDD连接，所述第五NM0S管的衬底与源极连接，第五NM0S管的源极分别与第六 NM0S管的漏极、第一 NM0S管的衬底连接，第六NM0S管的源极接地;所述第七NM0S管的衬底与 源极连接，第七NM0S管的源极分别与第八NM0S管的漏极、第二NM0S管的衬底连接，第八NM0S 管的源极接地;所述第一 NM0S管的栅极与第五NM0S管的栅极接同样的输入信号VIP;所述第 二NM0S管的栅极与第七NM0S管的栅极接同样的输入信号VIN，
[0007] 所述输入管衬底电压偏置电路还包括栅极电压控制电路，所述栅极电压控制电路 包括第一栅极电压控制单元和第二栅极电压控制单元，所述第一栅极电压控制单元包括电 阻R3和电容C P1，所述电阻R3的一端接偏置电压VB，电阻R3的另一端与第三匪0S管的栅极连 接，第六W0S管的栅极分别与第三匪0S管的栅极、电容C P1的一端连接，电容CP1的另一端接 输入信号VIN;所述第二栅极电压控制单元包括电阻R4和电容C P2,所述电阻R4的一端接偏置 电压VB，电阻R4的另一端与第四W0S管的栅极连接，第八NM0S管的栅极分别与第四匪0S管 的栅极、电容C P2的一端连接，电容CP2的另一端接输入信号VIP。
[0008] 进一步，所述偏置电压VB由偏置电压提供电路生成，所述偏置电压提供电路包括 电阻R1、电阻R2和电容CD，所述电阻R1的一端与电源VDD连接，电阻R1的另一端经电阻R2接 地，所述电容C D的一端连接电阻R1与电阻R2的公共端，电容CD的另一端接地。
[0009] 由于采用了以上技术方案，本发明具有以下有益技术效果：
[0010] 1、在本发明中，输入管Ml和M2的衬底电压会随着输入电压VIP和VIN的变化而变 化，这会大大缓解结构1中输入NM0S管的衬底偏置效应，使得源极跟随器的输出阻抗R趋于 稳定，从而明显提高源极跟随器的线性度。
[0011] 2、该发明中，电阻R和电容CP构成恒流源M3和M4管的栅极电压控制结构，使得匪0S 管M3/M4的栅极电压和漏极电压反相变化，从而，流过NM0S管M3/M4的电流保持一个相对稳 定的值，实现NM0S管M3/M4保持较大的输出阻抗的目的，提高了整个跟随器的线性度。
[0012] 3、该发明中，由匪0S管M5/M6/M7/M8构成全差分跟随器的输入管衬底电压偏置电 路，使得输入管M1/M2的衬底电压跟随其源极电压变化而变化，从而，大大减小了输入管Ml/ M2的阈值电压波动，提高了整个跟随器的线性度。
[0013] 4、该发明中，偏置电压VB的产生电路非常简单，不需要太强的驱动能力，能够有效 降低电路的设计难度，并且不影响电路的性能。
【附图说明】
[0014]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进 一步的详细描述，其中：
[0015] 图1为传统全差分结构源极跟随器原理图；
[0016] 图2为传统全差分结构源极跟随器等效电路原理图；
[0017]图3为基于输入管衬底电压偏置结构的源极跟随器原理图；
[0018]图4为一种高速高线性全差分跟随器原理图；
[0019] 图5为一种高速高线性全差分跟随器单端简化电路；
[0020] 图6为三种跟随器结构的无杂散动态范围（SFDR)仿真结果对比图；
[0021 ]图7为本发明第二种【具体实施方式】的原理图。
【具体实施方式】
[0022] 以下将结合附图，对本发明的优选实施例进行详细的描述;应当理解，优选实施例 仅为了说明本发明，而不是为了限制本发明的保护范围。
[0023] 为了更详细的描述上述问题，先来仔细分析如图1所示的源极跟随器的工作原理 和优缺点。
[0024] 图1给出了一种传统全差分结构源极跟随器的原理图，如图1所示，其中，两个差分 输入管由匪0S管Ml和M2构成，两个恒流源匪0S管由NM0S管M3和M4构成，采样开关为KP/KN， 采样电容为Cl。从图1可以看出，这种结构由四个NM0S管构成，实现非常简单。但是这种结构 存在的问题也同样明显，我们对它进行单端单路的分析来说明问题，其单端小信号等效电 路如图2所示。虚线框内的部分为整个源极跟随器的输出阻抗，假设采样开关ΚΡ导通时的导 通电阻Rkp为一个恒定值，那么，源极跟随器的输出阻抗的变化由输入NM0S管Ml的跨导g ml和 恒流源管M3的输出阻抗rci3决定。由晶体管原理知识可知，输入NM0S管的跨导可表示为：
W
[0026] 其中μη表示电子迀移率，CQX表示匪0S管栅极电容，γ表示匪0S管宽长比，VTH表示 L 匪0S管阈值电压，λ表示沟道调制系数，VDS表示NM0S管源漏电压差。当输入信号VIP变化时， 由于输入NM0S管的衬底直接接地，输入NM0S管的衬底和源极之间的电压差是变化的，由晶 体管原理知识可知，NM0S管的阈值电压可表示为：
[0028] 由前文描述可知，式（2)中的VSB是变化的。因此，由式（1)和式（2)可知，影响输入 NM0S管跨导g ml的主要因素是NM0S管随输入信号变化而变化的阈值电压。由图2可知，源极跟 随器的输出电阻R随输入信号的变化而变化，由三要素法可知：
[0029] {//J(0 = POP + - VOP)e 1 (3)
[0030] 其中：
[0031] t = RCl (4)
[0032] 由式(3)和(4)可知，源极跟随器输出电阻R的变化会影响采样网络的建立时间，从 而影响整个源极跟随器的线性度。
[0033]基于上述问题，图3提出了一种高速高线性全差分跟随器，其原理图如图3所示。和 图1所示的传统结构源极跟随器相比，图3所示的源极跟随器加入了分别由匪OS管M5/M6和 M7/M8构成的输入管衬底电压偏置电路，该结构中，M5和M7的栅极接输入信号VIP/VIN，它们 的衬底和源极相连，它们的源极分别和输入管M1/M2的衬底相连，NM0S管M6和M8分别作为M5 和M7的恒流源。和传统结构相比，图3的优点是输入管Ml和M2的衬底电压会随着输入电压 VIP和VIN的变化而变化，这会大大缓解结构1中输入NM0S管的衬底偏置效应，使得源极跟随 器的输出阻抗R趋于稳定，从而明显提高源极跟随器的线性度。
[0034]进一步，本发明还提出了一种高速高线性全差分跟随器，如图4所示，其中，匪0S管 M1/M2/M3/M4构成全差分跟随器的差分输入级，NM0S管M5/M6/M7/M8构成全差分跟随器的输 入管衬底电压偏置电路，电阻R1和电阻R2以及电容C D构成偏置电压提供电路，提供偏置电 压VB，电阻R3和电容Cpl构成匪0S管M3的栅极电压控制结构，电阻R4和电容Cp2构成匪0S管 M4的栅极电压控制结构，开关KP和KN为采样开关，电容C L为采样电容。现在将单端电路描述 如下，
[0035]匪0S管Ml和M5的栅极接输入信号VIP，它们的漏极接电源电压vdd，它们的衬底同 时接M5的源极，Ml的源极接M3的漏极，同时接采样开关KP的一端，采样开关KP的另一端接采 样电容CL，M5的源极接M6的漏极，M3的栅极接电阻R3的一端，同时接电容Cp 1的一端和M6的 栅极，电阻R3的另一端接偏置电压VB，电容Cp 1的另一端接输入信号VIN，M3和M6的源极接 地。
[0036]匪0S管M2和M7的栅极接输入信号VIN，它们的漏极接电源电压vdd，它们的衬底同 时接M7的源极，M2的源极接M4的漏极，同时接采样开关KN的一端，采样开关KN的另一端接采 样电容Cl，M7的源极接M8的漏极，M4的栅极接电阻R4的一端，同时接电容Cp2的一端和M8的 栅极，电阻R4的另一端接偏置电压VB，电容Cp2的另一端接输入信号VIP，M4和M8的源极接 地。
[0037] 图4所示结构的单端简化电路如图5所示，本发明中，由匪0S管Μ1 /M3和M2/M4构成 的源极跟随器结构作为差分输入级的，输入端VIP/VIN和输出端V0P/V0N之间存在一个稳定 的电压差Vcs，当输入端电压VIP/VIN发生变化时，NM0S管Μ1/Μ2仍然工作在饱和区，所以它们 的栅源电压Vgs可以近似认为是恒定的。作为恒流源管的匪0S管M3/M4,同样工作在饱和区， 为跟随器提供稳定的电流，但是，当输入端电压VIP/VIN发生变化时，输出端V0P/V0N跟随输 入端电压变化而变化，造成M3/M4的漏极电压发生较大的变化。电阻R和电容Cp以及恒流源 M3/M4管构成的栅极电压控制结构的存在，能够补偿M3/M4漏极电压的变化造成的电流变 化。现以单端为例，将这种补偿技术的工作原理描述如下，由于VIP和V0P同相变化，VIP和 VIN反相变化，所以VIN和V0P反相变化，电容Cp和电阻R构成的结构，使得VIN的变化被耦合 到M3管的栅极，从而，M3的栅极电压和漏极电压反相变化，根据电路的具体情况，通过上述 补偿思路，如果合理的设置耦合电路中电阻R和电容Cp的值，就可以使得在输入端VIP电压 变化的情况下，流过M3的电流保持不变，从而提高M3管的输出阻抗，当输入信号发生变化 时，使得源极跟随器的输出阻抗趋于稳定，提高本发明所提出的源极跟随器的线性度。另一 方面，由匪0S管M5/M6/M7/M8构成全差分跟随器的输入管衬底电压偏置电路，使得输入管 M1/M2的衬底电压跟随其源极电压变化而变化，从而，大大减小了输入管M1/M2的阈值电压 波动，同样提高了本发明所提出的源极跟随器的线性度。
[0038] 为了进一步验证本发明的上述优点，在0.18ymCM0S工艺下，对上述各种结构进行 了仔细的设计，对于上述三种结构采用相同的输入/输出管和负载管尺寸，本发明中，补偿 网络中的电容Cpl/Cp2取0.2pF，电阻R3/R4取10K Ω，采样电容Cl取lpF，电源电压vdd取 1.8V，输入偏置电压为1. IV，单端输入电压摆幅为0.7V。
[0039] 采样频率800MHz，采样时间1ns，随着输入信号频率的变化，三种跟随器结构无杂 散动态范围（SroR)的仿真结果如图6所示，图6中横坐标为输入信号频率，纵坐标为无杂散 动态范围（sroR)。从图6中可以看出，本发明和结构1相比，当输入频率较低时，无杂散动态 范围大约提高39%，当输入频率较高时，无杂散动态范围大约提高60%，本发明和结构2相 比，当输入频率较低时，无杂散动态范围大约提高17%，当输入频率较高时，无杂散动态范 围大约提尚8% .
[0040] 另外，本实施例还提供另一种高速高线性全差分跟随器，如图7所示。和前述的实 施方式相比，该实施方式的不同点在于，电容Cp的另一端由接VIP/VIN变为接V0P/V0N。由于 VIP和V0P以及VIN和V0N的变化分别是同相的，其工作原理与仿真结果和之前分析的具体实 施方式基本相同。
[0041] 以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人 员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的 这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些 改动和变型在内。
【主权项】
1. 一种高速高线性全差分跟随器，包括源极跟随器，所述源极跟随器包括第一 NMOS管、 第二NM0S管、第三NM0S管、第四匪0S管、采样开关KP、采样开关KN和两个采样电容CL，其特征 在于:该全差分跟随器还包括输入管衬底电压偏置电路，所述输入管衬底电压偏置电路包 括第五匪0S管、第六匪0S管、第七匪0S管和第八匪0S管，所述第五匪0S管的漏极、第七匪0S 管的漏极分别与电源VDD连接，所述第五NM0S管的衬底与源极连接，第五匪0S管的源极分别 与第六NM0S管的漏极、第一匪0S管的衬底连接，第六NM0S管的源极接地;所述第七NM0S管的 衬底与源极连接，第七NM0S管的源极分别与第八NM0S管的漏极、第二NM0S管的衬底连接，第 八NM0S管的源极接地;所述第一 NM0S管的栅极与第五NM0S管的栅极接同样的输入信号VIP; 所述第二NM0S管的栅极与第七NM0S管的栅极接同样的输入信号VIN，所述第三匪0S管的栅 极、第四NM0S管的栅极、第六NM0S管的栅极和第八NM0S管的栅极接同样的偏置电压VB。2. 根据权利要求1所述的高速高线性全差分跟随器，包括源极跟随器，所述源极跟随器 包括第一 NM0S管、第二NM0S管、第三NM0S管、第四NM0S管、采样开关KP、采样开关KN和两个采 样电容Cl，其特征在于:该全差分跟随器还包括输入管衬底电压偏置电路，所述输入管衬底 电压偏置电路包括第五NM0S管、第六NM0S管、第七NM0S管和第八NM0S管，所述第五NM0S管的 漏极、第七匪0S管的漏极分别与电源VDD连接，所述第五匪0S管的衬底与源极连接，第五 NM0S管的源极分别与第六NM0S管的漏极、第一 NM0S管的衬底连接，第六NM0S管的源极接地； 所述第七匪0S管的衬底与源极连接，第七匪0S管的源极分别与第八匪0S管的漏极、第二 W0S管的衬底连接，第八匪0S管的源极接地;所述第一匪0S管的栅极与第五NM0S管的栅极 接同样的输入信号VIP;所述第二匪0S管的栅极与第七匪0S管的栅极接同样的输入信号 VIN， 所述输入管衬底电压偏置电路还包括栅极电压控制电路，所述栅极电压控制电路包括 第一栅极电压控制单元和第二栅极电压控制单元， 所述第一栅极电压控制单元包括电阻R3和电容Cpl，所述电阻R3的一端接偏置电压VB， 电阻R3的另一端与第三W0S管的栅极连接，第六匪0S管的栅极分别与第三匪0S管的栅极、 电容Cp 1的一端连接，电容Cp 1的另一端接输入信号VIN; 所述第二栅极电压控制单元包括电阻R4和电容Cp2,所述电阻R4的一端接偏置电压VB， 电阻R4的另一端与第四匪0S管的栅极连接，第八匪0S管的栅极分别与第四匪0S管的栅极、 电容Cp2的一端连接，电容Cp2的另一端接输入信号VIP。3. 根据权利要求2所述的高速高线性全差分跟随器，其特征在于:所述偏置电压VB由偏 置电压提供电路生成，所述偏置电压提供电路包括电阻R1、电阻R2和电容C D，所述电阻R1的 一端与电源VDD连接，电阻R1的另一端经电阻R2接地，所述电容CD的一端连接电阻R1与电阻 R2的公共端，电容CD的另一端接地。
【文档编号】H03K19/094GK106027030SQ201610335138
【公开日】2016年10月12日
【申请日】2016年5月19日
【发明人】徐代果, 刘涛, 刘璐, 邓民明, 石寒夫, 王旭
【申请人】中国电子科技集团公司第二十四研究所