功率调节装置的制造方法
【技术领域】
[0001]本实用新型涉及功率电路技术，尤其涉及到功率调节装置。
【背景技术】
[0002]在音频输出电路中，当控制音频没有输出时，需要关断输出，通过控制输出管是否开启来达到目的；另外还需要对音量进行调节，也即是输出功率调节。
【发明内容】
[0003]本实用新型旨在提供一种功率调节装置能够调节功率输出并在在关断时没有静态功耗。
[0004]功率调节装置，包括第一 PMOS管、第一电阻、第二电阻、第一 NPN管、第三电阻、第二 PMOS管、第四电阻、第五电阻、第六电阻、第一 NMOS管、喇叭、第一电容、第二 NPN管和第二电容:
[0005]所述第一 PMOS管的栅极和所述第二 PMOS管的栅极和所述第一 NMOS管的栅极都和开关K的第三端接一起，源极接电源电压VCC，漏极接所述第一电阻的一端；
[0006]所述第一电阻的一端接所述第一 PMOS管的漏极，另一端接所述第一 NPN管的基极和所述第二电阻的一端；
[0007]所述第二电阻的一端接所述第一电阻的一端和所述第一 NPN管的基极，另一端接地，还有一调节端，所述第二电阻为可调电阻，通过调节所述第二电阻的电阻值来调节所述第一电阻和所述第二电阻组成的分压电路的所述第二电阻上的分压值，进而控制所述第一NPN管的基极来调节流过所述第一 NPN管的集电极电流14 ；
[0008]所述第一 NPN管的基极接所述第一电阻的一端和所述第二电阻的一端，集电极接所述第四电阻的一端和所述第五电阻的一端，发射极接所述第三电阻的一端；
[0009]所述第三电阻的一端接所述第一 NPN管的发射极，另一端接地；
[0010]所述第一电阻、所述第二电阻、所述第一 NPN管和所述第三电阻组成了功率调节电路，通过调节所述第二电阻的电阻值来调节流到所述第一 NPN管的集电极电流14，所述第二电阻的电阻值调的越大，所述第一 NPN管的基极电压就越高，流到集电极的电流14就越大，这样流到建立所述第二 NPN管的基极电压的电流就越小，这样输出功率就越小，反之，输出功率就越大；
[0011]所述第二 PMOS管的栅极和所述第一 PMOS管的栅极和所述第一 NMOS管的栅极都和开关K的第三端接一起，源极接电源电压VCC，漏极接所述第四电阻；
[0012]所述第四电阻的一端接所述第二 PMOS管的漏极，另一端接所述第一 NPN管的集电极和所述第五电阻的一端；
[0013]所述第五电阻的一端接所述第四电阻的一端和所述第一 NPN管的集电极，另一端接所述第六电阻的一端和所述第二 NPN管的基极和所述第一电容的一端和所述第一 NMOS管的漏极和所述第二电容的一端；
[0014]所述第六电阻的一端接所述第五电阻的一端和所述第二 NPN管的基极和所述第一电容的一端和所述第一 NMOS管的漏极和所述第二电容的一端，另一端接地；
[0015]所述第四电阻、所述第五电阻和所述第六电阻构成了所述第二 NPN管的基本偏置电路，也就设置了所述第二 NPN管的静态工作点，这三个电阻值比例的变化直接影响到所述第二 NPN管的基极电压，也就影响到最大输出功率；
[0016]所述第一 NMOS管的栅极和所述第二 PMOS管的栅极和所述第一 PMOS管的栅极都和开关K的第三端接一起，漏极接所述第六电阻的一端和所述第五电阻的一端和所述第二NPN管的基极和所述第一电容的一端和所述第二电容的一端，源极接地；
[0017]所述第一 NMOS管是用作切断功率输出的，当所述第一 NMOS管的栅极接的开关接到电源时，使得所述第一 NMOS管导通，这样流过所述第五电阻的电流13就都流到所述第一NMOS管的源漏极，所述第六电阻上就没有电流也就没有电压，这样就所述第二 NPN管的基极电压就很小以至于不能导通，就没有功率输出；
[0018]所述喇叭的一端接电源电压VCC，另一端接所述第一电容的一端和所述第二 NPN管的集电极；
[0019]所述第一电容的一端接所述喇叭的一端和所述第二 NPN管的集电极；另一端接所述第二 NPN管的基极和所述第一 NMOS管的漏极和所述第五电阻的一端和所述第六电阻的一端；所述第一电容是为了减小所述第二 NPN管的噪声以及频率特性补偿；
[0020]所述第二 NPN管的基极接所述第五电阻的一端和所述第六电阻的一端和所述第一 NMOS管的漏极和所述第一电容的一端，集电极接所述第一电容的一端和所述喇B八的一端，发射极接地；
[0021]所述第二电容的一端接音频输入端，另一端接所述第二 NPN管的基极和所述第五电阻的一端和所述第六电阻的一端和所述第一 NMOS管的漏极。
[0022]当开关接到地时，所述第一 PMOS管和所述第二 PMOS管导通，而所述第一 NMOS管关闭，这样所述第一 PMOS管和所述第二 PMOS管所在通路就导通，所述第一 NMOS管所在的通路都不影响，整个装置正常工作；当开关接到电源电压VCC时，所述第一 PMOS管和所述第二 PMOS管不导通，而所述第一 NMOS管导通，这样所述第一 PMOS管和所述第二 PMOS管所在通路就关闭，所述第一 NMOS管的漏极接的结点拉到地，这就使得所述第二 NPN管的基极电压为零，整个装置就不能输出功率；由于所述第一 PMOS管和所述第二PMOS管所在的通路都不导通，形成不了回路，也就没有电流产生，也就是说当开关接到电源电压时，整个功耗为零。
【附图说明】
[0023]图1为本实用新型的功率调节装置的电路图。
【具体实施方式】
[0024]以下结合附图对本【实用新型内容】进一步说明。
[0025]功率调节装置，如图1所示，包括第一 PMOS管601、第一电阻101、第二电阻102、第一NPN管104、第三电阻105、第二 PMOS管602、第四电阻201、第五电阻202、第六电阻203、第一 NMOS管301、喇叭401、第一电容402、第二 NPN管403和第二电容501:
[0026]所述第一 PMOS管601的栅极和所述第二 PMOS管602的栅极和所述第一 NMOS管301的栅极都和开关K的第三端接一起，源极接电源电压VCC，漏极接所述第一电阻101的一端;
[0027]所述第一电阻101的一端接所述第一 PMOS管601的漏极，另一端接所述第一 NPN管104的基极和所述第二电阻102的一端；
[0028]所述第二电阻102的一端接所述第一电阻101的一端和所述第一 NPN管104的基极，另一端接地，还有一调节端103，所述第二电阻102为可调电阻，通过调节所述第二电阻102的电阻值来调节所述第一电阻101和所述第二电阻102组成的分压电路的所述第二电阻102上的分压值，进而控制所述第一 NPN管104的基极来调节流过所述第一 NPN管104的集电极电流14 ；
[0029]所述第一 NPN管104的基极接所述第一电阻101的一端和所述第二电阻102的一端，集电极接所述第四电阻201的一端和所述第五电阻202的一端，发射极接所述第三电阻105的一端；
[0030]所述第三电阻105的一端接所述第一 NPN管104的发射极，另一端接地；
[0031]所述第一电阻101、所述第二电阻102、所述第一 NPN管104和所述第三电阻105组成了功率调节电路，通过调节所述第二电阻102的电阻值来调节流到所述第一NPN管1