一种单位增益带宽可调的全差分运算放大器的制造方法
【技术领域】
[0001] 本实用新型涉及运算放大器设计技术领域，具体涉及一种单位增益带宽可调的全 差分运算放大器。
【背景技术】
[0002] 随着无线通信的快速发展，衍生出应用于不同领域的通信协议。为了满足多标准 通信协议的要求，系统中的ADC需要工作在不同的采样速率，同时提供足够高的精度和效 率。为了解决这些问题，许多功耗可缩减的ADC结构被提了出来。一般当ADC的采样频率 比较高时，运放必须具有较大的单位增益带宽以满足建立时间的要求，这就需要消耗较大 的电流；而当采样频率降低时，对建立时间的要求降低，有较大单位增益带宽的运放将浪费 很多功耗，降低了ADC工作在低采样速率下的效率。 【实用新型内容】
[0003] 为解决上述技术问题，本实用新型提供了一种单位增益带宽可调的全差分运算放 大器，该运算放大器的单位增益带宽受ADC采样速率的控制而自动调节，优化了流水线ADC 在不同采样速率下消耗的功耗，提高了ADC的效率。
[0004] 本实用新型通过以下技术方案得以实现。
[0005] 本实用新型提供的一种单位增益带宽可调的全差分运算放大器，包括两相非交叠 时钟产生器、开关电容电流源、偏置电路和运放主电路；所述两相非交叠时钟产生器提供非 交叠时钟信号给开关电容电流源和运放主电路；开关电容电流源产生与采样频率相关的参 考电流源给偏置电路；偏置电路向主运放模块提供所需的偏置电压。
[0006] 所述两相非交叠时钟产生器由两条支路并联而成，所述两条支路分别由多个反相 器和与门串联而成的；所述两条支路之间还交叉连接，所述两条支路均通过放大器输出时 钟信号。
[0007] 所述开关电容电流源包括开关管MP1~MP2、开关管丽1~MN4、放大器A3、电容 C0~C3和电阻R0,所述开关管MN1~MN4的栅极分别与两相非交叠时钟产生器对应的输 出端连接，所述开关管MN1的源极与开关管MN3的漏极连接，所述开关管MN2的源极与开关 管MN4的漏极连接，所述开关管MN3、MN4的源极分别接地，所述开关管MN3的源极和漏极之 间串联有电容C1，所述开关管MN4的源极和漏极之间串联有电容C2。
[0008] 所述开关管MN1、MN2的漏极相连后通过电容C3接地，所述开关管MN1的漏极还分 别与开关管MP1的漏极、放大器A3的同相输入端连接。
[0009] 所述放大器A3的反相输入端与参考电压V,ef端连接，输出端与开关管MP1的栅极 连接；所述开关管MP1的栅极通过电阻R0与开关管MP2的栅极连接，所述开关管MP2的栅 极还通过电容C0与电源连接，所述开关管MP1、MP2的源极均与电源连接，所述开关管MP2 的漏极输出电流到偏置电路。
[0010] 所述偏置电路包括开关管MP3~MP7、开关管丽5~丽15和输入电流Irefl~ Iref3,所述开关管MN6、丽7和MN9的漏极分别通过输入电流Iref1、Iref2和Iref3与电源 连接，所述开关管MN6的源极与开关管MN7的源极相连后与开关管MN5的漏极连接，所述开 关管丽5、MN6的栅极均与开关管MN6的漏极连接。
[0011] 所述开关管丽7的栅极与漏极相连后与开关管MN9的栅极连接，所述开关管MN9 的漏极还分别与开关管MN8、MN10、MN12和MN14的栅极连接后再与Vbnl端连接；所述开关管 MN8的漏极与开关管MN9的源极连接。
[0012] 所述开关管MN9的栅极还分别与开关管丽11、丽13和丽15的栅极连接后再与Vbn2 端连接；所述开关管丽11、丽13和丽15的源极分别与开关管丽10、丽12和丽14的漏极对 应连接，漏极分别与开关管MP4、MP5和MP6的漏极对应连接；所述开关管丽5、MN8、丽10、 丽12和丽14的源极均接地。
[0013] 所述开关管MP4、MP5的源极相连后与开关管MP3的漏极连接，所述开关管MP3的 栅极分别与MP4的栅极和漏极连接，所述开关管MP5的栅极和漏极分别与Vbp2端连接相连 后再与开关管MP6的栅极连接，所述开关管MP6的源极与开关管MP7的漏极连接，所述开关 管MP7的栅极和开关管MP6的漏极还分别与Vbpl端连接；所述开关管MP3和MP7的源极分 别与电源连接。
[0014] 所述输入电流Irefl~Iref3满足关系式：4Irefl=Iref2 =Iref3。
[0015] 所述运放主电路由主运放模块、辅助运放模块A1~A2、开关共模反馈模块串并联 而成，所述主运放模块包括开关管MP8~MP15、开关管MN16~MN19,所述开关管MPKKMP14 和MP15的源极均与电源连接，所述开关管MP10的漏极与开关管MP11的源极连接，所述开 关管MP11的漏极分别与开关管MP8和MP9的源极连接，所述开关管MP8、MP9、MP10和MP11 的栅极分别与Vip端、Vin端、Vpbl端和Vpb2端对应连接。
[0016] 所述MP8的漏极分别与开关管MN18的漏极、开关管MN16的源极连接后与辅助运 放模块A2的输入端连接；所述MP9的漏极分别与开关管丽19的漏极、开关管丽17的源极 连接后与辅助运放模块A2的输入端连接；所述开关管MN18和MN19的栅极相连后与￥。_端 连接，源极接地；所述开关管MN16和MN17的栅极与辅助运放模块A2的输出端对应连接。
[0017] 所述开关管丽16的漏极和开关管MP12的漏极相连后与Vm端连接，所述开关管 MN17的漏极和开关管MP13的漏极相连后与连接；所述开关管MP12、MP13的栅极分别 与辅助运放模块A1对应的输出端连接，所述开关管MP12的源极与开关管MP14的漏极连接 后与辅助运放模块A1的输入端连接，所述开关管MP13的源极与开关管MP15的漏极连接后 与辅助运放模块A1的输入端连接，所述开关管MP14和MP15的栅极相连后与Vbpl端连接。
[0018] 所述开关共模反馈模块包括电容C1-1~C1-4、电容C2-1~C2-2,开关CLK1-1~ CLK1-6和开关CLK2-1~CLK2-6,所述开关CLK1-1~CLK1-6由时钟信号CLK1控制，所述 开关CLK2-1~CLK2-6由时钟信号CLK2控制；所述电容C1-1的一端分别通过开关CLK2-1、 CLK1-1与V"端、V"端对应连接，另一端分别与Vbnl端、VMfb端和电容C1-2连接，所述电容 C1-1与Vbnl端连接的支路上还串联有开关CLK2-3,所述电容C1-1与VMfb端连接的支路上 还串联有开关CLK1-3,所述电容C1-2的另一端通过开关CLK2-5、CLK1-5分别与Vem端、V 端对应连接。
[0019] 所述乂。"端和V端之间还串联有电容C2-1，所述Vcmfb端和V。5端之间还串联有 电容C2-2。
[0020] 所述电容C1-3的一端分别通过开关CLK1-2、CLK2-2与V"端、V"端对应连接，另 一端分别与vbnl端、VMfb端和电容C1-4连接，所述电容C1-3与Vbnl端连接的支路上还串联 有开关CLK1-4,所述电容C1-3与Vemfb端连接的支路上还串联有开关CLK2-4,所述电容C1-4 的另一端通过开关CLK1-6、CLK2-6分别与V"端、V端对应连接。
[0021] 所述辅助运放模块A1包括开关管MN20~MN30、开关管MP16~MP24,所述开关管 MP16、MP18、MP20和MP23的源极均与电源连接，所述开关管MP16、MP18的栅极相连后与Vbpi 端连接，所述开关管MP16的漏极分别与开关管MN20的漏极、MP17的源极连接，所述MP18的 漏极分别与开关管丽21的漏极、MP19的源极连接；所述开关管丽20、丽21共源，且开关管 丽20的栅极与Vip端连接，开关管丽21的栅极与Vin端连接；所述开关管丽22的漏极与开 关管丽20的源极连接，源极与