适用于西格玛德尔塔调制器的增益增强型运算放大器的制造方法
【技术领域】
[0001]本发明涉及大规模集成电路，低压低功耗，sigma_delta调制器，运算放大器，具体讲，涉及适用于西格玛德尔塔调制器的增益增强型运算放大器。
【背景技术】
[0002]低压低功耗高增益运算放大器始终是低功耗模拟电路很活跃的研究领域。许多高增益运算放大器(例如多级运算放大器)依靠横向增加增益级数目来提高放大器的增益，这样虽然提高低频增益，但是降低了放大器的稳定性，还需要增加额外的电容来提高稳定性，于是这就增加了芯片的面积，所以这些不利于低功耗放大器的高集成度方向发展。同时更多的大电容会导致放大器的单位增益带宽积降低，这就降低了放大器的速度，更不利于放大器的高速方向发展。所以单级运算放大器就广泛应用于高速处理领域(例如:sigma_delta调制器、积分器、无线通信等设备中)。
【发明内容】
[0003]本发明意在弥补现有技术的不足，提高放大器的直流增益。同时增加放大器的增益带宽积。最终实现在同等芯片面积的条件下，提高放大器的直流增益和带宽。为此，本发明采取的技术方案是，适用于西格玛德尔塔调制器的增益增强型运算放大器，由Recyclingfolded cascode放大级、输出电阻增强环路、跨导增强环路和共模反馈级组成；输入差模信号Vin-和Vin+经过Recycling folded cascode放大级后，再经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用到输出端Vout-和Vout+ ;同时经过共模反馈电压Vcmfb的负反馈作用维持放大器的稳定性。
[0004]Recycling folded cascode放大级包括输入跨导增强级gml和cascode电流镜；输出电阻增强环路包括晶体管Mal-Ma8 ;跨导增强环路包括晶体管Mbl_Mb8 ;共模反馈级包括晶体管M5-M6。
[0005]Recycling folded cascode 放大级由 PM0S 晶体管 Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 和 NM0S 晶体管 Mll、M12、M3a、M3b、M4a、M4b 组成。输入跨导增强级 gml 由 PM0S晶体管 Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7 和 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8 组成。cascode 电流镜由 NM0S 晶体管 Mll、M12、M3a、M3b、M4a、M4b组成。
[0006]具体的实施电路为:所述的放大器由第一至第二^^一 PM0S晶体管M0a、M0b、MOc,Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10 以及第一至第十四 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Mil、M12、M3a、M3b、M4a、M4b共35个M0S晶体管构成；其中:
[0007]第一至第三、第十六、第十七PM0S晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电源 VDD ;所有 PM0S 晶体管 MOa、MOb、MOc、Mla、Mlb、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD ;除了第九至第十NMOS晶体管 Ml 1、Ml2 外，所有 NMOS 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源极共同接地 GND ;所有 NMOS 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Mil、M12、M3a、M3b、M4a、M4b的衬底共同接地GND ；
[0008]第一至第三PM0S晶体管MOa、MOb、MOc的栅极接第一偏置电压Vbl ;第一 PM0S晶体管MOa的漏极接第四至第七PM0S晶体管Mla、Mlb、M2a、M2b的源极；
[0009]第四至第五PM0S晶体管Mla、Mlb的栅极接输入端Vp ;第六至第七PM0S晶体管M2a、M2b的栅极接输入端Vn ;
[0010]第四、第二十PM0S晶体管Mla、M9的漏极共同接第i^一 NM0S晶体管M3a的漏极；第六、第二i^一 PM0S晶体管M2a、M10的漏极共同接第十三NM0S晶体管M4a的漏极；第七PM0S晶体管M2b、第^^一至第十二 NM0S晶体管M3a、M3b的栅极共同接第九NM0S晶体管Mil的漏极；第五PM0S晶体管Mlb、第十三至第十四NM0S晶体管M4a、M4b的栅极共同接第十NM0S晶体管M12的漏极；第九NM0S晶体管Mil的源极接第十二NM0S晶体管M3b的漏极；第十NM0S晶体管M12的漏极接第十四NM0S晶体管M4b的漏极；第九、第十NM0S晶体管M11、M12和第二十、第二^^一 PM0S晶体管M9、M10的栅极共同接第三偏置电压Vb3 ;
[0011]第二十PM0S晶体管M9的源极和第十八PM0S晶体管M7的漏极共同接输出端Vout-;第二^^一 PM0S晶体管M10的源极和第十九PM0S晶体管M8的漏极共同接输出端Vout+ ;第十八、第十九PM0S晶体管M7、M8的栅极共同接第二偏置电压Vb2 ;第十八PM0S晶体管M7的源极接第十六PM0S晶体管M5的漏极；第十九PM0S晶体管M8的源极接第十七PM0S晶体管M6的漏极；第十六、第十七PM0S晶体管M5、M6的栅极共同接第一共模反馈电压 Vcmfb ；
[0012]第八至第^^一 PM0S晶体管Mal、Ma3、Ma5、Ma7的源极共同接第二 PM0S晶体管MOb的漏极；第八PM0S晶体管Mai的栅极和漏极，第一 NM0S晶体管Ma2的栅极和漏极共同接第四PM0S晶体管Mla的源极；第^^一 PM0S晶体管Ma7的栅极和漏极，第四NM0S晶体管Ma8的栅极和漏极共同接第六PM0S晶体管M2a的源极；第九PM0S晶体管Ma3和第二 NM0S晶体管Ma4的栅极，第十PM0S晶体管Ma5和第三NM0S晶体管Ma6的漏极共同接第i^一 PM0S晶体管Ma7的栅极；第九PM0S晶体管Ma3和第二 NM0S晶体管Ma4的漏极，第十PM0S晶体管Ma5和第三NM0S晶体管Ma6的栅极共同接第八PM0S晶体管Mai的栅极；第一至第四NM0S晶体管Ma2、Ma4、Ma6、Ma8的源极共同接地GND ；
[0013]第十二至第十五PM0S晶体管Mbl、Mb3、Mb5、Mb7的源极共同接第三PM0S晶体管MOc的漏极；第十二 PM0S晶体管Mbl的栅极和漏极，第五NM0S晶体管Mb2的栅极和漏极共同接第九NM0S晶体管Mil的漏极；第十五PM0S晶体管Mb7的栅极和漏极，第八NM0S晶体管Mb8的栅极和漏极共同接第十NM0S晶体管M12的漏极；第十三PM0S晶体管Mb3和第六NM0S晶体管Mb4的栅极，第十四PM0S晶体管Mb5和第七NM0S晶体管Mb6的漏极共同接第十五PM0S晶体管Mb7的栅极；第十三PM0S晶体管Mb3和第六NM0S晶体管Mb4的漏极，第十四PM0S晶体管Mb5和第七NM0S晶体管Mb6的栅极共同接第十二 PM0S晶体管Mbl的栅极；第五至第八NM0S晶体管Mb2、Mb4、Mb6、Mb8的源极共同接地GND ；
[0014]第五PM0S晶体管Mlb的漏极接第十NM0S晶体管M12的漏极；第六PM0S晶体管M2b的漏极接第九NM0S晶体管Mil的漏极。
[0015]本发明的技术特点及效果:
[0016]采用正反馈的环路来分别提高放大器的输入跨导和输出电阻，进而提高放大器的直流增益。同时增加放大器的增益带宽积。最终实现在同等芯片面积的条件下，提高放大器的直流增益和带宽，并具有更低的功耗。
【附图说明】
[0017]本发明上述的优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:
[0018]图1运算放大器的电路图。
【具体实施方式】
[0019]为了克服上述现有技术的不足之处，本发明提出了一种用于sigma_delta调制器的跨导增强和输出电阻增强的低功耗跨导运算放大器，基于原有的Recycling Foldedcascode放大器，本文采用正反馈的环路来分别提高放大器的输入跨导和输出电阻，进而提高放大器的直流增益。同时增加放大器的增益带宽积。最终实现在同等芯片面积的条件下，提高放大器的直流增益和带宽。
[0020]本发明提出了一种适用于sigma_delta调制器的低功耗增益增强型运算放大器，所述的放大器由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和共模反馈级组成。Recycling folded cascode放大级包括输入跨导增强级gml和cascode电流镜。输出电阻增强环路包括晶体管Mal-Ma8 ;跨导增强环路包括晶体管Mbl_Mb8 ;共模反馈级包括晶体管M5-M6。
[0021]Recycling folded cascode 放大级由 PM0S 晶体管 Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 和 NM0S 晶体管 Mll、M12、M3a、M3b、M4a、M4b 组成。输入跨导增强级 gml 由 PM0S晶体管机&、]?113、]\123、]\1213、]\&11、]\&13、]\&15、]\&17、]\&1、]\&3、]\&5、]\&7 和 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8 组成。cascode 电流镜由 NM0S 晶体管 Mll、M12、M3a、M3b、M4a、M4b组成。
[0022]具体的实施电路原理如附图:所述的放大器由第一至第二十一 PM0S晶体管M0a、M0b、M0c、Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十四 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Ml 1、Ml2、M3a、M3b、M4a、M4b共35个M0S晶体管构成；其中:
[0023]第一至第三、第十六、第十七PM0S晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电源 VDD ;所有 PM0S 晶体管 M0a、M0b、M0c、Mia、Mlb、M2a、M2b、Ma1、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD ;除了第九至第十NM0S晶体管 Ml 1、Ml2 外，所有 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b的源极共同接地 GND ;所有 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Mil、M12、M3a、M3b、M4a、M4b的衬底共同接地GND ；
[0024]第一至第三PM0S晶体管M0a、M0b、MOc的栅极接第一偏置电压Vbl ;第一 PM0S晶体管M0a的漏极接第四至第七PM0S晶体管Mla、Mlb、M2a、M2b的源极；
[0025]第四至第五