端，U809的引脚34连接LCM_RIN1+信号端，U809的引脚33连接LCM_RINl-信号端，U809的引脚32连接LCM_RIN2+信号端，U809的引脚31连接LCM_RIN2_信号端，U809的引脚28连接LCM_RIN3+信号端，U809的引脚27连接LCM_RIN3_信号端，U809的引脚30连接LCM_CLKIN+信号端，U809的引脚29连接LCM_CLKIN_信号端；同时，U809的引脚14连接阻抗R846 —端，R846另一端连接MIPI_TDP0信号端，U809的引脚15连接阻抗R847 —端，R847另一端连接MIPI_TDN0信号端，U809的引脚16连接阻抗R848 —端，R848另一端连接MIPI_TDP1信号端，U809的引脚17连接阻抗R849 —端，R849另一端连接MIPI_TDN1信号端，U809的引脚20连接阻抗R850 —端，R850另一端连接MIPI_TDP2信号端，U809的引脚21连接阻抗R852 —端，R852另一端连接MIPI_TDN2信号端，U809的引脚22连接阻抗R853 —端，R853另一端连接MIPI_TDP3信号端，U809的引脚23连接阻抗R854一端，R854另一端连接MIPI_TDN3信号端，U809的引脚18连接阻抗R855 —端，R855另一端连接MIPI_TCP信号端，U809的引脚19连接阻抗R856 —端，R856另一端连接MIPI_TCN信号端.需要说明的是，该转换芯片U809的其他引脚的连接可基于现有技术，例如图3所示的连接方式。
[0026]进一步的，在PCB基板上还设有用于贴片阻抗的第三焊盘区30，所述第三焊盘区30的信号输入端连接所述CPU的MIPI信号输出端，所述第三焊盘区30的信号输出端连接所述转换芯片U809的信号输入端，通过设置第三焊盘区30以更好的消除信号拖尾现象。
[0027]优选的，对应于MIPI信号的10路信号，所述第三焊盘区30包括10个阻抗子焊盘，所述10个阻抗子焊盘竖直对齐设置。另外，如图2所示，所述第三焊盘区30整体位于所述第二焊盘区20的左侧。
[0028]基于本实施例的板上结构，下面分别对接入LVDS屏和接入MIPI屏的情况进行说明:
[0029]当接入LVDS屏时:在板上CPU输出MIPI信号端，为了减少BI信号的影响，所以需要将第二焊盘区20靠近MIPI转LVDS的转换芯片U809的输入端，也即是靠近上述第三焊盘区30，此时第三焊盘区30上件，即第三焊盘区30贴片对应的阻抗，同时第一焊盘区10上件(贴片LVDS共模滤波器组件)，第二焊盘区20不上件；在LVDS屏的输入端，为了减少B2信号存在的影响，需要将MIPI共模滤波器组件靠近LVDS共模滤波器组件摆放，所以将第二焊盘区20与第一焊盘区10设置为部分重叠，此时同样需要第一焊盘区10上件(贴片LVDS共模滤波器)，第二焊盘区20不上件。综上，基于本实施例的板上结构，实现了将CPU输出MIPI信号转换为LVDS信号输出给LVDS屏，可有效消除信号转换和传输过程中的分叉和拖尾现象。
[0030]当接入MIPI屏时:在板上CPU的MIPI信号输出端，为了减少Al信号存在的影响，所以需要将MIPI共模滤波器组件靠近芯片焊盘40区域的MIPI转LVDS转换芯片U809的输入端，此时第二焊盘区20上件(贴片MIPI共模滤波器组件)，第三焊盘区30不上件，可减少CPU的MIPI信号输出端的信号分叉。在MIPI屏的MIPI输入端，为了减少A3信号的影响，需要把MIPI共模滤波器组件靠近LVDS共模滤波器组件，基于本实施例的板上结构，即第二焊盘区20上件(贴片MIPI共模滤波器组件)，第一焊盘区10不上件，可减少MIPI屏输入端的MIPI信号分叉。
[0031]优选的，所述第一焊盘区10包括:用于贴片差分数据滤波器的子焊盘U80UU802、U804、U805以及用于贴片差分时钟滤波器的子焊盘U806，所述U801、U802、U804、U806、U805自下而上对齐设置；对应的，所述第二焊盘区20包括:用于贴片差分数据滤波器的子焊盘U807、U808、U810、U812以及用于贴片差分时钟滤波器的子焊盘U813，所述U807、U808、U810、U813、U812自下而上对齐设置。所述U807、U808、U810、U813、U812分别与所述U801、U802、U804、U806、U805部分重叠。具体如:将所述第二焊盘区20设于所述第一焊盘区10的左侧，其中，所述U807右侧、U808右侧、U810右侧、U813右侧、U812右侧分别与所述U801左侧、U802左侧、U804左侧、U806左侧、U805左侧部分重叠，具体可参见图2所示。
[0032]本实用新型的兼容MIPI/LVDS屏的板上结构设置精巧，以简单的方式、较低成本实现了对接入MIPI和LVDS两种屏的兼容。
[0033]以上所揭露的仅为本实用新型较佳实施例而已，当然不能以此来限定本实用新型之权利要求范围，因此，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，仍属本实用新型所涵盖的范围。
【主权项】
1.一种兼容MIPI/LVDS屏的板上结构，包括PCB基板，其特征在于，所述PCB基板设有用于输出MIPI信号的CPU、用于将MIPI信号转换为LVDS信号的转换芯片，所述PCB基板还设有用于贴片LVDS共模滤波器组件的第一焊盘区和用于贴片MIPI共模滤波器组件的第二焊盘区，所述第一焊盘区与所述第二焊盘区部分重叠； 其中，所述CPU的MIPI信号输出端连接所述转换芯片的信号输入端、第二焊盘区的信号输入端，所述转换芯片的信号输出端连接所述第一焊盘区的信号输入端，所述第二焊盘区的信号输出端、第一焊盘区的信号输出端分别连接MIPI屏和LVDS屏。2.如权利要求1所述兼容MIPI/LVDS屏的板上结构，其特征在于，所述第一焊盘区包括:用于贴片差分数据滤波器的子焊盘U801、U802、U804、U805以及用于贴片差分时钟滤波器的子焊盘1]806，所述1]801、1]802、1]804、1]806、1]805自下而上对齐设置； 所述第二焊盘区包括:用于贴片差分数据滤波器的子焊盘U807、U808、U810、U812以及用于贴片差分时钟滤波器的子焊盘U813，所述U807、U808、U810、U813、U812自下而上对齐设置； 所述 U807、U808、U810、U813、U812 分别与所述 U801、U802、U804、U806、U805 部分重叠。3.如权利要求2所述兼容MIPI/LVDS屏的板上结构，其特征在于，所述第二焊盘区位于所述第一焊盘区的左侧，其中，所述U807右侧、U808右侧、U810右侧、U813右侧、U812右侧分别与所述U801左侧、U802左侧、U804左侧、U806左侧、U805左侧部分重叠。4.如权利要求1所述兼容MIPI/LVDS屏的板上结构，其特征在于，所述PCB基板还设有用于贴片阻抗的第三焊盘区，所述第三焊盘区的信号输入端连接所述CPU的MIPI信号输出端，所述第三焊盘区的信号输出端连接所述转换芯片的信号输入端。5.如权利要求4所述兼容MIPI/LVDS屏的板上结构，其特征在于，所述第三焊盘区位于所述第二焊盘区的左侧。6.如权利要求5所述兼容MIPI/LVDS屏的板上结构，其特征在于，所述第三焊盘区包括10个阻抗子焊盘，所述10个阻抗子焊盘竖直对齐设置。
【专利摘要】本实用新型公开了一种兼容MIPI/LVDS屏的板上结构，包括PCB基板，所述PCB基板设有用于输出MIPI信号的CPU、用于将MIPI信号转换为LVDS信号的转换芯片，所述PCB基板还设有用于贴片LVDS共模滤波器组件的第一焊盘区和用于贴片MIPI共模滤波器组件的第二焊盘区，所述第一焊盘区与所述第二焊盘区部分重叠。通过本实用新型的技术方案，能够消除主板CPU信号输出信号过程中MIPI信号、LVDS信号彼此影响，从而防止输入MIPI/LVDS屏的信号的分叉现象。
【IPC分类】H05K10/00
【公开号】CN204859884
【申请号】CN201520434853
【发明人】柴成军, 张秀平, 陈亚峰
【申请人】上海卓易科技股份有限公司
【公开日】2015年12月9日
【申请日】2015年6月23日