一种开关状态锁存电路的制作方法
【技术领域】
[0001]本实用新型涉及电子技术领域，更具体地说，涉及一种开关状态锁存电路。
【背景技术】
[0002]非锁止开关是指按下时电路接通、弹起时电路立马断开的开关。非锁止开关通常与MCU(Micro Control Unit，微控制单元)配合使用来实现对电路开关状态的锁存，具体为:MCU在检测到非锁止开关按下时控制电路接通，并保持该接通状态直至非锁止开关再次按下时为止。
[0003]但是，MCU成本较高。
【实用新型内容】
[0004]有鉴于此，本实用新型提供一种开关状态锁存电路，以在可以有效控制成本的前提下，实现对电路开关状态的锁存。
[0005]—种开关状态锁存电路，包括非锁止开关、可控电源和JK触发器，其中:
[0006]所述JK触发器在时钟脉冲上升沿状态保持、在时钟脉冲下降沿状态翻转；
[0007]所述非锁止开关一端接地，另一端接入高电平以及所述JK触发器的时钟脉冲输入端;
[0008]所述可控电源的控制端接所述JK触发器的状态输出端。
[0009]可选的，所述开关状态锁存电路还包括:连接在所述非锁止开关和所述JK触发器之间的滤波电路。
[0010]其中，所述滤波电路包括施密特触发器，所述施密特触发器的输入端与所述非锁止开关一端相连接，所述施密特触发器的输出端与所述JK触发器的时钟脉冲输入端相连接。
[0011 ] 其中，所述可控电源为三极管开关电路。
[0012]其中，所述三极管开关电路包括直流电源、PNP型三极管和NPN型三极管，具体的:
[0013]所述PNP型三极管的发射极接入所述直流电源，其集电极接入负载，其基极接所述NPN型三极管的集电极；
[0014]所述NPN型三极管的基极接所述JK触发器的输出端，所述NPN型三极管的发射极接地。
[0015]从上述的技术方案可以看出，本实用新型通过将非锁止开关释放时的输出状态钳位在高电平，并将非锁止开关按下时带来的下降沿作为JK触发器状态翻转的触发条件，所述JK触发器保持翻转后的状态直到非锁止开关下一次按下时为止，实现了对电路开关状态的锁存。相较于现有技术，本实用新型实现了全硬件控制，且电路结构简单，使用器件少，大大节约了开发成本。
【附图说明】
[0016]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为本实用新型实施例公开的一种开关状态锁存电路结构示意图；
[0018]图2为本实用新型实施例公开的又一种开关状态锁存电路结构示意图。
【具体实施方式】
[0019]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0020]参见图1，本实用新型实施例公开了一种开关状态锁存电路，以在可以有效控制成本的前提下，实现对电路开关状态的锁存，包括非锁止开关SW、可控电源100和JK触发器200，其中:
[0021]JK触发器200的状态与输入的时钟脉冲的对应关系为，在时钟脉冲上升沿状态保持、在时钟脉冲下降沿状态翻转；
[0022]非锁止开关SW的第一端接地，其第二端接入高电平以及JK触发器200的时钟脉冲输入端；
[0023]可控电源100的控制端接JK触发器200的状态输出端。
[0024]为了更清楚地描述本实用新型实施例中的技术方案，下面首先对各组成部件的工作原理进行逐个说明。
[0025]1)关于非锁止开关SW
[0026]非锁止开关SW按下时，其第一端与第二端之间接通，此时非锁止开关SW的输出状态固定为低电平；非锁止开关SW弹起时，其第一端与第二端之间的连接随之断开，此时非锁止开关SW的输出状态被钳位在高电平。
[0027]2)关于JK触发器200
[0028]JK触发器200以非锁止开关SW的输出作为时钟脉冲输入，并采用JK触发器200的J端、K端均连接高电平的接法，此时只有在输入的时钟脉冲为下降沿时，JK触发器200的状态才更新，而在输入的时钟脉冲为上升沿、输入的时钟脉冲为高电平以及输入的时钟脉冲为低电平时，JK触发器200的状态均保持不变。
[0029]3)关于可控电源100
[0030]可控电源100对负载的供电与否取决于JK触发器200的状态，JK触发器200有两个稳定状态，一个状态是高电平状态、另一是低电平状态，即:JK触发器200的状态为高电平时，可控电源100对负载供电，JK触发器200的状态为低电平时，可控电源100停止对负载供电；或者，JK触发器200的状态为低电平时，可控电源100对负载供电，JK触发器200的状态为高电平时，可控电源100停止对负载供电。
[0031]可控电源100可采用三极管开关电路。图1中仅示出了一种在JK触发器200输出高电平时对负载供电，而在JK触发器200输出低电平时则停止对负载供电的三极管开关电路的拓扑结构，它包括直流电源101、PNP型三极管Q1和NPN型三极管Q2，其中:
[0032]PNP型三极管Q1的发射极接入直流电源101，其集电极接入负载，其基极接NPN型三极管Q2的集电极；
[0033]NPN型三极管Q2的基极接JK触发器200的输出端，NPN型三极管Q2的发射极接地。
[0034]当JK触发器200输出高电平时，NPN型三极管Q2导通，PNP型三极管Q1随NPN型三极管Q2的导通而导通，直流电源101开始为负载供电；当JK触发器200输出低电平时，NPN型三极管Q2关断，PNP型三极管Q1随NPN型三极管Q2的关断而关断，直流电源101停止为负载供电。
[0035]下面，结合各组件部件的工作原理，对本实用新型实施例公开的开关状态锁存电路的工作原理作一个完整的阐述；
[0036]1)初始状态下，非锁止开关SW释放时的输出状态被钳位在高电平，JK触发器200仍保持原态不变，对应的，可控电源100的输出状态也保持不变，负载状态不会发生变化；
[0037]2)当非锁止开关SW首次按下时，非锁止开关SW的输出状态由高电平转为低电平并保持，JK触发器200仅在时钟脉冲的下降沿到来时发生状态翻转，对应的，可控电源100的输出状态也随之改变，使负载状态发生变化；
[0038]3)当非锁止开关SW弹起时，非锁止开关SW的输出状态由低电平转为高电平并保持，JK触发器200的状态保持不变，对应的，可控电源100的输出状态也保持不变，负载状态不会发生变化；
[0039]4)当非锁止开关SW再一次按下时，非锁止开关SW的输出状态由高电平转为低电平并保持，JK触发器200依然是仅在时钟脉冲的下降沿到来时发生状态翻转，对应的，可控电源100的输出状态也随之改变，使负载状态发生变化；
[0040]由此可见，本实施例通过将非锁止开关释放时的状态钳位在高电平，并将非锁止开关按下时带来的下降沿作为JK触发器输出状态翻转的触发条件，所述JK触发器保持翻转后的状态直到非锁止开关下一次按下时为止，实现了对电路开关状态的锁存。相较于现有技术，本实施例实现了全硬件控制，且电路结构简单，使用器件少，大大节约了开发成本。
[0041]本实施例中的JK触发器200可直接采用现有芯片，该现有芯片外围电路的设计为本领域技术人员公知的技术常识，此处不再赘述。图1中示出的上拉电阻R1?R4、电容C1?C3都属于该现有芯片外围电路的组成器件。
[0042]可选地，参见图2，本实施例公开的开关状态锁存电路还包括:一端接非锁止开关SW的第二端、另一端接JK触发器200的时钟脉冲输入端的滤波电路400，用于将按压非锁止开关SW时带来的抖动和延时通过滤波电路400进行滤除，得到边沿陡峭的矩形波，之后再以该矩形波作为JK触发器200的时钟脉冲输入。
[0043]其中，滤波电路400可采用输入端连接非锁止开关SW的第二端、输出端连接JK触发器200的时钟脉冲输入端的施密特触发器，但并不局限。所述施密特触发器同样地可直接采用现有芯片，该现有芯片外围电路的设计为本领域技术人员公知的技术常识。图1中示出的电容C4属于该现有芯片外围电路的组成器件。
[0044]综上所述，本实用新型通过非锁止开关释放时的输出状态钳位在高电平，并将非锁止开关按下时带来的下降沿作为JK触发器状态翻转的触发条件，所述JK触发器保持翻转后的状态直到非锁止开关下一次按下时为止，实现了对电路开关状态的锁存。相较于现有技术，本实用新型实现了全硬件控制，且电路结构简单，使用器件少，大大节约了开发成本。
[0045]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0046]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种开关状态锁存电路，其特征在于，包括非锁止开关、可控电源和JK触发器，其中: 所述JK触发器在时钟脉冲上升沿状态保持、在时钟脉冲下降沿状态翻转； 所述非锁止开关一端接地，另一端接入高电平以及所述JK触发器的时钟脉冲输入端； 所述可控电源的控制端接所述JK触发器的状态输出端。2.根据权利要求1所述的开关状态锁存电路，其特征在于，还包括:连接在所述非锁止开关和所述JK触发器之间的滤波电路。3.根据权利要求2所述的开关状态锁存电路，其特征在于，所述滤波电路包括施密特触发器，所述施密特触发器的输入端与所述非锁止开关一端相连接，所述施密特触发器的输出端与所述JK触发器的时钟脉冲输入端相连接。4.根据权利要求1、2或3所述的开关状态锁存电路，其特征在于，所述可控电源为三极管开关电路。5.根据权利要求4所述的开关状态锁存电路，其特征在于，所述三极管开关电路包括直流电源、PNP型三极管和NPN型三极管，其中: 所述PNP型三极管的发射极接入所述直流电源，其集电极接入负载，其基极接所述NPN型三极管的集电极； 所述NPN型三极管的基极接所述JK触发器的输出端，所述NPN型三极管的发射极接地。
【专利摘要】本申请公开了一种开关状态锁存电路，包括非锁止开关、可控电源和JK触发器，其中：所述JK触发器在时钟脉冲上升沿状态保持、在时钟脉冲下降沿状态翻转；所述非锁止开关一端接地，另一端接入高电平以及所述JK触发器的时钟脉冲输入端；所述可控电源的控制端接所述JK触发器的状态输出端，在有效控制成本的前提下，实现了对电路开关状态的锁存。
【IPC分类】H03K17/94
【公开号】CN205005034
【申请号】CN201520732923
【发明人】赵翔
【申请人】北京经纬恒润科技有限公司
【公开日】2016年1月27日
【申请日】2015年9月21日