基于fpga与数控衰减器的自适应数字增益控制电路的制作方法
【技术领域】
[0001]本实用新型涉及数字增益控制电路，具体涉及一种基于FPGA与数控衰减器的自适应数字增益控制电路。
【背景技术】
[0002]自适应增益电路时现通讯技术中通用的电路。自适应增益电路受到多种因素影响包括如放大器工作状态、饱和程度、衰减器衰减量等以及整体的增益分配。传统的设计方法是主要模拟AGC放大器，模拟AGC放大器内部为一种反馈电路，通过模拟衰减器的储能实现输出恒定的特性，但是该种方法有一明显的缺陷，由于其原理是通过电容储能从而实现压控的方法，所以其反应速度相当慢，对于一些需要快速反应的产品上，这种方法就收到了制约。采用信号饱和和温度补偿的方式来改善高低温下微波设备的性能。
【实用新型内容】
[0003]针对现有技术的不足，本实用新型公开了一种基于FPGA与数控衰减器的自适应数字增益控制电路。
[0004]本实用新型的技术方案如下:
[0005]一种基于FPGA与数控衰减器的自适应数字增益控制电路，包括主电路和反馈回路。所述主电路包括一级放大器、二级放大器、三级放大器、一级数控衰减器和二级数控衰减器；所述一级放大器的输入端为所述增益控制电路的输入端；一级放大器的输出端连接一级数控衰减器的输入端；所述一级数控衰减器的输出端连接所述二级放大器的输入端；所述二级放大器的输出端连接二级数控衰减器的输入端；所述二级数控衰减器的输出端连接三级放大器的输入端；所述三级放大器的输出端为所述增益控制电路的的输出端；
[0006]所述反馈回路包括FPGA芯片、第一比较器、第二比较器和检波电路；所述检波电路的输入端连接三级放大器的输出端；所述检波电路包括两个输出端，分别连接第一比较器的输入端和第二比较器的输入端；所述第一比较器和第二比较器的输出端连接FPGA芯片；所述FPGA芯片的输出端与所述一级数控衰减器的控制端和二级数控衰减器的控制端相连接。
[0007]其进一步的技术方案为:所述一级放大器的型号为HMC392LC4 ;所述二级放大器的型号为HMC594LC3 ;所述三级放大器的型号为HMC313E ;所述一级数控衰减器和所述二级数控衰减器的型号为HMC424LP3 ;所述FPGA芯片的型号为EP3C10E144I7 ;所述第一比较器和第二比较器的型号为AD8510 ;所述检波电路包括型号为AD8317的检波器。
[0008]本实用新型的有益技术效果是:
[0009]1)采用FPGA芯片与数控衰减器结合的方法，响应速度非常快。可以控制在10us以内，而普通的模拟AGC速度一般在1ms左右，大大提高了速度从而提升了整机的性能。
[0010]2)现在系统中的很多功能均采用FPGA芯片控制实现，通常情况下其使用资源是由很充足的余量的，基于FPGA芯片的电路有利于整合硬件资源，避免资源浪费
[0011]3) FPGA芯片可在线编程，测试、调试方式灵活方便。配合小步进的数控衰减器可以实现很高的精度。
【附图说明】
[0012]图1是本实用新型的电路图。
【具体实施方式】
[0013]图1是本实用新型的电路图。如图1所示，本实用新型包括包括主电路和将主电路的输出端信号反馈回主电路的反馈回路。
[0014]主电路包括一级放大器1、二级放大器2、三级放大器3、一级数控衰减器4和二级数控衰减器5。一级放大器1的输入端为增益控制电路的输入端，一级放大器1的输出端连接一级数控衰减器4的输入端；一级数控衰减器4的输出端连接二级放大器2的输入端；二级放大器2的输出端连接二级数控衰减器5的输入端；二级数控衰减器5的输出端连接三级放大器3的输入端；三级放大器3的输出端为增益控制电路的输出端。
[0015]反馈回路包括FPGA芯片6、第一比较器7、第二比较器8，检波电路9。
[0016]检波电路9的输入端连接三级放大器3的输出端，检波电路9包括两个输出端，分别连接第一比较器7和第二比较器8的输入端；第一比较器7和第二比较器8的输出端连接FPGA芯片6 ;FPGA芯片6的输出端与一级数控衰减器4和二级数控衰减器5的控制端相连接。
[0017]在反馈回路中，第一比较器7和第二比较器8分别设定检波电平值的上限与下限。检波电路9的输入端与增益控制电路的输出端相连接，读取输出功率的检波电平值，并将此信号传输给第一比较器7和第二比较器8，之后得到的值传输给FPGA芯片，FPGA芯片根据给入的输入信号控制一级数控衰减器4和二级数控衰减器5的衰减值增大或减小，改变主电路的输出值，并实时反馈继续进行控制调整，直到主电路的输出值满足要求为止。
[0018]在本实施例中，使用了如下具体型号的市售部件搭建电路:一级放大器1的型号为HMC392LC4; 二级放大器2的型号为HMC594LC3 ;三级放大器3的型号为HMC313E;一级数控衰减器4和所述二级数控衰减器5的型号为HMC424LP3 ;FPGA芯片6的型号为EP3C10E144I7 ;第一比较器7和第二比较器8的型号为AD8510 ;检波电路9基于型号为AD8317的检波器搭建。也可以根据实际需要使用其他型号有类似功能的相关部件搭建电路。
[0019]可用如下实施例说明本实用新型的工作原理。
[0020]在某频段内，要求输出功率要在12±ldBm的范围内，即理想的输出功率的最小值应该为lldBm，输出功率的最大值应为13dBm。
[0021]检波电路9的输入值为主电路的输出功率，输出值为电平。与检波电路9的输入值lldBm和13dBm相对应，检波电路9的输出值分别为2.1V和2.5V。
[0022]当检波电路9的输出的值大于2.1V时，第一比较器7输出1，小于2.1V时，第一比较器7输出0。当检波电路9的输出的值小于2.5V时，第二比较器8输出1，大于2.5V时，第二比较器8输出0。将第一比较器7和第二比较器8两个比较器的输出电平输出给FPGA芯片6，FPGA芯片6根据输入值对一级数控衰减器4和二级数控衰减器5的衰减量进行控制。
[0023]当输入为“01” (即第一比较器7输出0，第二比较器8输出1)时，说明输出功率小于理想的输出功率的下限，FPGA芯片6控制一级数控衰减器4和二级数控衰减器5以最小步进不断减小衰减量，这样主电路的输出功率就会增加，检波电路9的输出值也将逐渐增加，直到第一比较器7和第二比较器8的输出为“11” (即第一比较器7输出1，第二比较器8输出1)时，FPGA芯片6停止对一级数控衰减器4和二级数控衰减器5输出减小信号。同理，当输入为“10”(即第一比较器7输出1，第二比较器8输出0)时，说明输出功率大于理想的输出功率的上限，FPGA芯片6控制一级数控衰减器4和二级数控衰减器5以最小步进不断增加衰减量，这样输出功率就会减小，检波电路9的输出值将逐渐减小，直到比较电平为“11”，FPGA芯片6停止对一级数控衰减器4和二级数控衰减器5输出增加信号。
[0024]由于其采用的是数控衰减器的模式，衰减值的更新周期即为FPGA芯片的时钟周期，如果选用50M时钟，衰减范围从Odb衰减到50dB，步进ldB，那么总的稳定时间约为lus，而如果选用模拟AGC则需要约1ms，可见本实用新型大大提升了系统性能。
[0025]以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。
【主权项】
1.一种基于FPGA与数控衰减器的自适应数字增益控制电路，其特征在于:包括主电路和反馈回路；所述主电路包括一级放大器(1)、二级放大器(2)、三级放大器(3)、一级数控衰减器(4)和二级数控衰减器(5);所述一级放大器(1)的输入端为所述增益控制电路的输入端；一级放大器(1)的输出端连接一级数控衰减器(4)的输入端；所述一级数控衰减器⑷的输出端连接所述二级放大器⑵的输入端；所述二级放大器⑵的输出端连接二级数控衰减器(5)的输入端；所述二级数控衰减器(5)的输出端连接三级放大器(3)的输入端；所述三级放大器(3)的输出端为所述增益控制电路的的输出端； 所述反馈回路包括FPGA芯片(6)、第一比较器(7)、第二比较器⑶和检波电路(9);所述检波电路(9)的输入端连接三级放大器(3)的输出端；所述检波电路(9)包括两个输出端，分别连接第一比较器(7)的输入端和第二比较器⑶的输入端；所述第一比较器(7)和第二比较器⑶的输出端连接FPGA芯片(6);所述FPGA芯片(6)的输出端与所述一级数控衰减器(4)的控制端和二级数控衰减器(5)的控制端相连接。2.如权利要求1所述的基于FPGA与数控衰减器的自适应数字增益控制电路，其特征在于:所述一级放大器(1)的型号为HMC392LC4 ;所述二级放大器(2)的型号为HMC594LC3 ;所述三级放大器(3)的型号为HMC313E ;所述一级数控衰减器(4)和所述二级数控衰减器(5)的型号为HMC424LP3 ;所述FPGA芯片(6)的型号为EP3C10E144I7 ;所述第一比较器(7)和第二比较器(8)的型号为AD8510 ;所述检波电路(9)包括型号为AD8317的检波器。
【专利摘要】本实用新型公开了一种基于FPGA与数控衰减器的自适应数字增益控制电路，包括主电路和反馈回路。所述主电路包括一级放大器、二级放大器、三级放大器、一级数控衰减器和二级数控衰减器；所述反馈回路包括FPGA芯片、第一比较器、第二比较器和检波电路；所述反馈回路将主电路的输出信号反馈给数控衰减器，稳定调整主电路的输出信号。本实用新型采用FPGA芯片与数控衰减器结合的方法，响应速度非常快，且测试、调试方式灵活方便。配合小步进的数控衰减器可以实现很高的精度。
【IPC分类】H03G3/20
【公开号】CN205017276
【申请号】CN201520794485
【发明人】顾敏
【申请人】无锡华测电子系统有限公司
【公开日】2016年2月3日
【申请日】2015年10月14日