一种模数转换电路及模数转换芯片的制作方法
【专利摘要】本实用新型属于电路技术领域，提供了一种模数转换电路及模数转换芯片。在本实用新型中，模数转换电路包括比较单元、逻辑控制单元、第一采样开关、第二采样开关、第一电容、第二电容、第一电容阵列、第二电容阵列、第一选择开关阵列及第二选择开关阵列，在最高位模数转换过程中，第一电容阵列的下极板选择端和第二电容阵列的下极板选择端始终接地，比较单元对第一差分输入电压和第二差分输入电压进行比较并输出最高位模数转换结果，在最高位模数转换过程中无需用到最高位转换电容，减少了电容阵列中单位电容的数量，缩小了电路面积，降低了模数转换过程中的功耗。
【专利说明】
一种模数转换电路及模数转换芯片
技术领域
[0001]本实用新型属于电路技术领域，尤其涉及一种模数转换电路及模数转换芯片。
【背景技术】
[0002]逐次逼近(SAR,Successive Approximat1n Register)模数转换电路(ADC,Analog to Digital Converter)是常用的ADC结构类型之一，具有结构简单、易集成等优点，SAR ADC的具体实现结构有多种，其中电荷再分配型SAR ADC应用较为广泛。传统的电荷再分配型SAR ADC的转换过程包括:采样、保持及转换三个步骤，如图1所示(以3位SAR ADC的最高位转换过程为例)，在采样阶段，所有电容上极板连接至共模电压Vcm，与比较器正输入端相连接的所有电容下极板连接至差分输入电SVINP，与比较器负输入端相连接的所有电容下极板连接至差分输入电压Vinn;在保持阶段，所有电容上极板与共模电压Vcm断开连接，所有电容下极板接地;在转换阶段，与比较器正输入端相连接的电容阵列中的最高位转换电容的下极板接Vref，其他电容的下极板接地，与比较器负输入端相连接的电容阵列中的最高位转换电容的下极板接地，其他电容的下极板接Vref，比较器对正负输入端的电压值进行比较并输出转换结果，进而完成最高位的模数转换。从上述转换过程可见，由于采用电容下极板采样，在进行最高位模数转换时需要用到转换电容，且最高位转换电容的个数为2吣个单位电容(N为转换位数)，转换位数越多则电容数量越多，较多数量的电容使得电路面积大以及在模数转换过程中功耗较高。因此，现有的电荷再分配型SAR ADC存在因电容数量多而造成电路面积大和功耗高的问题。
【实用新型内容】
[0003]本实用新型的目的在于提供一种模数转换电路，旨在解决现有的电荷再分配型SAR ADC所存在的因电容数量多而的造成电路面积大和功耗高的问题。
[0004]本实用新型是这样实现的，一种模数转换电路，包括比较单元、与所述比较单元的输出端相连接的逻辑控制单元、第一采样开关及第二采样开关，所述模数转换电路还包括第一电容、第二电容、第一电容阵列、第二电容阵列、第一选择开关阵列及第二选择开关阵列。
[0005]所述第一采样开关的第一端连接第一差分输入电压，所述第一采样开关的第二端、所述第一电容的上极板以及所述第一电容阵列的上极板共接集合端共接于所述比较单元的正输入端，所述第一电容的下极板接地，所述第一电容阵列的下极板选择端与所述第一选择开关阵列的固定端相连接，所述第一选择开关阵列的第一选择端和第二选择端分别与参考电压和地相连接;所述第二采样开关的第一端连接第二差分输入电压，所述第二采样开关的第二端、所述第二电容的上极板以及所述第二电容阵列的上极板共接集合端共接于所述比较单元的负输入端，所述第二电容的下极板接地，所述第二电容阵列的下极板选择端与所述第二选择开关阵列的固定端相连接，所述第二选择开关阵列的第一选择端和第二选择端分别与所述参考电压和地相连接;所述逻辑控制单元的第一控制端和第二控制端分别与所述第一选择开关阵列的控制端和第二选择开关阵列的控制端相连接。
[0006]最高位模数转换过程包括采样阶段、保持阶段及转换阶段，在最高位模数转换过程中，所述逻辑控制单元的第一控制端输出第一控制信号使所述第一选择开关阵列的固定端和第二选择端连通，所述逻辑控制单元的第二控制端输出第二控制信号使所述第二选择开关阵列的固定端和第二选择端连通;在所述采样阶段，所述第一采样开关和所述第二采样开关均闭合;在所述保持阶段，所述第一采样开关和所述第二采样开关均断开;在所述转换阶段，所述比较单元对所述第一差分输入电压和所述第二差分输入电压进行比较并输出相应的比较结果，所述比较结果由所述逻辑控制单元的输出端输出。
[0007]所述第一电容阵列与所述第二电容阵列的结构相同，所述第一选择开关阵列与所述第二选择开关阵列的结构相同；所述第一电容阵列包括N-1个电容组，所述第一选择开关阵列包括N-1个选择开关，所述第二电容阵列包括N-1个电容组，所述第二选择开关阵列包括N-1个选择开关，N为所述模数转换电路的转换位数，且N>1。
[0008]所述第一电容阵列中每个所述电容组的上极板共接端共接形成所述第一电容阵列的上极板共接集合端，每个所述电容组的下极板共接端为所述第一电容阵列的下极板选择端;所述第一选择开关阵列中每个所述选择开关的固定端、第一选择端及第二选择端分别为所述第一选择开关阵列的固定端、第一选择端及第二选择端;每个所述电容组的下极板共接端与每个所述选择开关的固定端对应连接，每个所述选择开关的第一选择端和第二选择端分别与所述参考电压和地相连接，每个所述选择开关的控制端均与所述逻辑控制单元的第一控制端相连接。
[0009]所述第二电容阵列中每个所述电容组的上极板共接端共接形成所述第二电容阵列的上极板共接集合端，每个所述电容组的下极板共接端为所述第二电容阵列的下极板选择端;所述第二选择开关阵列中每个所述选择开关的固定端、第一选择端及第二选择端分别为所述第二选择开关阵列的固定端、第一选择端及第二选择端;每个所述电容组的下极板共接端与每个所述选择开关的固定端对应连接，每个所述选择开关的第一选择端和第二选择端分别与所述参考电压和地相连接，每个所述选择开关的控制端均与所述逻辑控制单元的第二控制端相连接。
[0010]N-1个所述电容组中的第i电容组由21—1个单位电容并联组成，其中，l〈i SN-1，第I电容组由一个单位电容组成。
[0011]所述比较单元为比较器。
[0012]所述逻辑控制单元是由多个D触发器连接组成的逻辑电路。
[0013]所述第一采样开关和所述第二采样开关均为栅压自举采样开关。
[0014]本实用新型的另一目的还在于提供一种包括上述模数转换电路的模数转换芯片。
[0015]在本实用新型中，模数转换电路包括比较单元、逻辑控制单元、第一采样开关、第二采样开关、第一电容、第二电容、第一电容阵列、第二电容阵列、第一选择开关阵列及第二选择开关阵列，在最高位模数转换过程中，第一电容阵列的下极板选择端和第二电容阵列的下极板选择端始终接地，比较单元对第一差分输入电压和第二差分输入电压进行比较并输出最高位模数转换结果，在最高位模数转换过程中无需用到最高位转换电容，减少了电容阵列中单位电容的数量，缩小了电路面积，降低了模数转换过程中的功耗。
【附图说明】
[0016]图1是本实用新型【背景技术】提供的3位模数转换电路的最高位转换过程示意图；
[0017]图2是本实用新型实施例提供的模数转换电路的结构示意图；
[0018]图3是本实用新型另一实施例提供的模数转换电路的结构示意图；
[0019]图4是本实用新型实施例提供的3位模数转换电路的结构示意图；
[0020]图5是本实用新型实施例提供的3位模数转换的流程图。
【具体实施方式】
[0021]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0022]图2示出了本实用新型实施例提供的模数转换电路的结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下:
[0023 ]模数转换电路包括比较单元100、与比较单元100的输出端相连接的逻辑控制单元200、第一采样开关S1、第二采样开关S2、第一电容Cl、第二电容C2、第一电容阵列300、第二电容阵列400、第一选择开关阵列500及第二选择开关阵列600。
[0024]第一米样开关SI的第一端连接第一差分输入电压Vinp，第一米样开关SI的第二端、第一电容Cl的上极板以及第一电容阵列300的上极板共接集合端共接于比较单元100的正输入端，第一电容Cl的下极板接地GND，第一电容阵列300的下极板选择端与第一选择开关阵列500的固定端相连接，第一选择开关阵列500的第一选择端和第二选择端分别与参考电压Vref和地GND相连接;第二米样开关S2的第一端连接第二差分输入电压Vinn，第二米样开关S2的第二端、第二电容C2的上极板以及第二电容阵列400的上极板共接集合端共接于比较单元100的负输入端，第二电容C2的下极板接地GND，第二电容阵列400的下极板选择端与第二选择开关阵列600的固定端相连接，第二选择开关阵列600的第一选择端和第二选择端分别与参考电压Vref和地GND相连接;逻辑控制单元200的第一控制端和第二控制端分别与第一选择开关阵列500的控制端和第二选择开关阵列600的控制端相连接。
[0025]最高位模数转换过程包括采样阶段、保持阶段及转换阶段，在最高位模数转换过程中，逻辑控制单元200的第一控制端输出第一控制信号使第一选择开关阵列500的固定端和第二选择端连通，逻辑控制单元200的第二控制端输出第二控制信号使第二选择开关阵列600的固定端和第二选择端连通;在采样阶段，第一采样开关SI和第二采样开关S2均闭合;在保持阶段，第一采样开关SI和第二采样开关S2均断开;在转换阶段，比较单元100对第一差分输入电压Vinp和第二差分输入电压Vinn进行比较并输出相应的比较结果，比较结果由逻辑控制单元200的输出端输出。
[0026]具体的，比较单元100为比较器，逻辑控制单元200是由多个D触发器连接组成的逻辑电路，第一采样开关SI和第二采样开关S2均为栅压自举采样开关，第一电容Cl和第二电容C2均为单位电容。
[0027]具体的，在最高位模数转换过程中的转换阶段，比较单元100对第一差分输入电压Vinp和第二差分输入电压Vinn进行比较，当第一差分输入电压Vinp大于第二差分输入电压Vinn时，比较单元100输出I，即最高位模数转换结果为I，当第一差分输入电压ViNP小于第二差分输入电压Vinn时，比较单元100输出0，即最高位模数转换结果为O。
[0028]具体的，在最高位模数转换完成后，进行次高位模数转换，逻辑控制单元200根据最高位模数转换结果相应控制第一选择开关阵列500的固定端和第二选择开关阵列600的固定端的连接方式，比较单元100对其正输入端电压Vp和负输入端电压Vn进行比较并输出相应的比较结果，该比较结果即为次高位模数转换结果。其他位的模数转换过程与次高位的模数转换过程相同，依次进行其他位模数转换，直至最低位模数转换完成。在所有位的模数转换过程中，第一电容Cl和第二电容C2始终接地GND，这也降低了模数转换的功耗。
[0029]作为本实用新型一实施例，如图3所示，第一电容阵列300与第二电容阵列400的结构相同，第一选择开关阵列500与第二选择开关阵列600的结构相同；第一电容阵列300包括N-1个电容组(Cli?CIn-ι)，第一选择开关阵列500包括N-1个选择开关(Sli?SIn-1)，第二电容阵列400包括N-1个电容组(CSi'CSH)，第二选择开关阵列600包括N-1个选择开关(S2i?S2n-1 )，N为模数转换电路的转换位数，且N〉I。
[0030]第一电容阵列300中每个电容组的上极板共接端共接形成第一电容阵列300的上极板共接集合端，每个电容组的下极板共接端为第一电容阵列300的下极板选择端;第一选择开关阵列500中每个选择开关的固定端、第一选择端及第二选择端分别为第一选择开关阵列500的固定端、第一选择端及第二选择端;每个电容组的下极板共接端与每个选择开关的固定端对应连接，每个选择开关的第一选择端和第二选择端分别与参考电压Vref和地GND相连接，每个选择开关的控制端均与逻辑控制单元200的第一控制端相连接。
[0031]具体的，第一电容阵列300中的N-1个电容组(Ch'Cln)中的第i电容组由21—1个单位电容并联组成，其中，l〈i SN-1，第I电容组Cl1由一个单位电容组成，第N-1电容组Cln由2N—2个单位电容并联组成。
[0032]具体的，第一电容阵列300中，每个电容组中各并联单位电容的上极板共接形成每个电容组的上极板共接端，每个电容组中各并联单位电容的下极板共接形成每个电容组的下极板共接端。
[0033]第二电容阵列400中每个电容组的上极板共接端共接形成第二电容阵列400的上极板共接集合端，每个电容组的下极板共接端为第二电容阵列400的下极板选择端;第二选择开关阵列600中每个选择开关的固定端、第一选择端及第二选择端分别为第二选择开关阵列600的固定端、第一选择端及第二选择端;每个电容组的下极板共接端与每个选择开关的固定端对应连接，每个选择开关的第一选择端和第二选择端分别与参考电压Vref和地GND相连接，每个选择开关的控制端均与逻辑控制单元200的第二控制端相连接。
[0034]具体的，第二电容阵列400中的N-1个电容组(CSi'CSn)中的第i电容组由21—1个单位电容并联组成，其中，l〈i SN-1，第I电容组C2i由一个单位电容组成，第N-1电容组C2h由2n—2个单位电容并联组成。
[0035]具体的，第二电容阵列400中，每个电容组中各并联单位电容的上极板共接形成每个电容组的上极板共接端，每个电容组中各并联单位电容的下极板共接形成每个电容组的下极板共接端。
[0036]具体的，在最高位模数转换过程中，逻辑控制单元200的第一控制端输出控制信号使第一选择开关阵列500中各选择开关的固定端与其第二选择端连通，即控制第一选择开关阵列500中各选择开关的固定端与地GND相连接，同时，逻辑控制单元200的第二控制端输出控制信号使第二选择开关阵列600中各选择开关的固定端与其第二选择端连通，即控制第二选择开关阵列600中各选择开关的固定端接地GND。因此，第一电容阵列300中各电容组(Cl^Cln)的下极板共接端均接地GND，第二电容阵列400中各电容组(02^02^)的下极板共接端均接地GND。在采样阶段，第一采样开关SI和第二采样开关S2均闭合，以对第一差分输入电压Vinp和第二差分输入电压Vinn进行米样;在保持阶段，第一米样开关SI和第二米样开关S2均断开，此时，比较单兀100的正输入端电压Vp为第一差分输入电压Vinp，比较单兀100的负输入端电压Vn为第二差分输入电压VINN;在转换阶段，比较单元100对第一差分输入电压Vinp和第二差分输入电压Vinn进行比较，当第一差分输入电压Vinp大于第二差分输入电SVinn时，比较单元100输出I，反之则输出0，比较单元100所输出的结果即为最高位模数转换结果，该结果输入至逻辑控制单元200，并由逻辑控制单元200输出。在次高位模数转换时，逻辑控制单元200根据最高位模数转换结果控制第一选择开关阵列500中各选择开关(Sl1-Sln)和第二选择开关阵列600中各选择开关的连接方式，比较单元100对正输入端电压Vp和负输入端电压Vn进行比较并输出相应的比较结果，该比较结果为次高位模数转换结果，且由逻辑控制单元200输出。其他位模数转换过程与次高位模数转换过程相同，依次进行其他位模数转换直至最低位模数转换完成。
[0037]其中，逻辑控制单元200控制第一选择开关阵列500中各选择开关(511?51〃-1)和第二选择开关阵列600中各选择开关(SSi'SSH)的连接方式具体为:在进行第i位模数转换时，逻辑控制单元200根据第i+Ι位的模数转换结果控制第一选择开关阵列500中各选择开关(Sli?SIn-1)和第二选择开关阵列600中各选择开关(S2i?S2n-1)的连接方式。具体的，若第i + Ι位模数转换结果为0，则逻辑控制单元200控制第一选择开关阵列500中的第i选择开关与参考电压Vref相连接，其他N-2个选择开关的连接方式保持与第i+Ι位模数转换过程中的连接方式一致，相应的第一电容阵列300中第i电容组的下极板共接端与参考电压Vref相连接，其他N-2个电容组的下极板共接端保持第i+Ι位模数转换过程中的连接方式;若第i+ 1位模数转换结果为I，则逻辑控制单元200控制第二选择开关阵列600中第i选择开关与参考电压Vref相连接，其他N-2个选择开关的连接方式保持与第i + Ι位模数转换过程中的连接方式一致，相应的第二电容阵列400中第i电容组的下极板共接端与参考电压Vref相连接，其他N-2个电容组的下极板共接端保持第i+Ι位模数转换过程中的连接方式。上述描述中i〈N，第N位为最高位，第I位为最低位。
[0038]以下以3位模数转换电路为例，详细说明基于上述模数转换电路的模数转换过程，图4示出了 3位模数转换电路的结构，图5示出了 3位模数转换的流程。
[0039]在第3位(最高位)模数转换过程中，逻辑控制单元200控制第一选择开关阵列500中的第I选择开关Sh的固定端和第2选择开关Sl2的固定端均接地GND，相应的第一电容阵列300中第I电容组Cl1的下极板共接端和第2电容组Cl2的下极板共接端均接地GND，同样的，第二电容阵列400中第I电容组C2i的下极板共接端和第2电容组C22的下极板共接端均接地GND。在采样阶段，第一采样开关SI和第二采样开关S2均闭合;在保持阶段，第一采样开关SI和第二米样开关S2均断开;在转换阶段，比较单元100对第一差分输入电压Vinp和第二差分输入电SVinn进行比较并输出相应的比较结果，该比较结果为第3位模数转换结果，且由逻辑控制单元200输出。
[0040]在第2位模数转换过程中，若第3位模数转换结果为I，则逻辑控制单元200控制第二选择开关阵列600中的第2选择开关S22的固定端与参考电压Vref相连接，相应的，第二电容阵列400中的第2电容组C22的下极板共接端与参考电压Vref相连接，第一电容阵列300中第I电容组Cl i的下极板共接端、第2电容组Cl 2的下极板共接端以及第二电容阵列400中第I电容组C2i的下极板共接端保持接地GND (即保持与第3位模数转换过程中的连接状态相同)，比较单元100对正输入端电压Vp和负输入端电压Vn进行比较并输出相应的比较结果，该比较结果为第2位模数转换结果，且由逻辑控制单元200输出；若第3位模数转换结果为0，则逻辑控制单元200控制第一选择开关阵列500中的第2选择开关Sl2的固定端与参考电压Vref相连接，相应的，第一电容阵列300中的第2电容组Cl2的下极板共接端与参考电压Vref相连接，第一电容阵列300中第I电容组Cl1的下极板共接端和第二电容阵列400中第I电容组C2i的下极板共接端、第2电容组C22的下极板共接端保持接地GND(即保持与第3位模数转换过程中的连接状态相同)，比较单元100对正输入端电压Vp和负输入端电压Vn进行比较并输出相应的比较结果，该比较结果为第2位模数转换结果，且由逻辑控制单元200输出。
[0041]在第I位(最低位)模数转换过程中，若第2位模数转换结果为I，则逻辑控制单元200控制第二选择开关阵列600中的第I选择开关S2i的固定端与参考电压Vref相连接，相应的，第二电容阵列400中的第I电容组C2i的下极板共接端与参考电压Vref相连接，第一电容阵列300中第I电容组下极板共接端、第2电容组Cl2的下极板共接端以及第二电容阵列400中第2电容组C22的下极板共接端保持与第2位模数转换过程中的连接状态相同，比较单元100对正输入端电压Vp和负输入端电压Vn进行比较并输出相应的比较结果，该比较结果为第I位模数转换结果，且由逻辑控制单元200输出；若第2位模数转换结果为0，则逻辑控制单元200控制第一选择开关阵列500中的第I选择开关Sl1的固定端与参考电压Vref相连接，相应的，第一电容阵列300中的第I电容组Cli的下极板共接端与参考电压Vref相连接，第一电容阵列300中第2电容组Cl2的下极板共接端和第二电容阵列400中第I电容组C2!的下极板共接端、第2电容组C22的下极板共接端保持与第2位模数转换过程中的连接状态相同，比较单元100对正输入端电压Vp和负输入端电压Vn进行比较并输出相应的比较结果，该比较结果为第I位模数转换结果，且由逻辑控制单元200输出。
[0042]基于上述模数转换电路在模数转换芯片中的应用优势，本实用新型还提供了一种包括上述模数转换电路的模数转换芯片。
[0043]在本实用新型中，模数转换电路包括比较单元、逻辑控制单元、第一采样开关、第二采样开关、第一电容、第二电容、第一电容阵列、第二电容阵列、第一选择开关阵列及第二选择开关阵列，在最高位模数转换过程中，第一电容阵列的下极板选择端和第二电容阵列的下极板选择端始终接地，比较单元对第一差分输入电压和第二差分输入电压进行比较并输出最高位模数转换结果，在最高位模数转换过程中无需用到最高位转换电容，减少了电容阵列中单位电容的数量，缩小了电路面积，降低了模数转换过程中的功耗。此外，在各位的模数转换过程中，第一电容和第二电容始终接地，进一步降低了模数转换的功耗。
[0044]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种模数转换电路，包括比较单元、与所述比较单元的输出端相连接的逻辑控制单元、第一采样开关及第二采样开关，其特征在于，所述模数转换电路还包括第一电容、第二电容、第一电容阵列、第二电容阵列、第一选择开关阵列及第二选择开关阵列； 所述第一采样开关的第一端连接第一差分输入电压，所述第一采样开关的第二端、所述第一电容的上极板以及所述第一电容阵列的上极板共接集合端共接于所述比较单元的正输入端，所述第一电容的下极板接地，所述第一电容阵列的下极板选择端与所述第一选择开关阵列的固定端相连接，所述第一选择开关阵列的第一选择端和第二选择端分别与参考电压和地相连接;所述第二采样开关的第一端连接第二差分输入电压，所述第二采样开关的第二端、所述第二电容的上极板以及所述第二电容阵列的上极板共接集合端共接于所述比较单元的负输入端，所述第二电容的下极板接地，所述第二电容阵列的下极板选择端与所述第二选择开关阵列的固定端相连接，所述第二选择开关阵列的第一选择端和第二选择端分别与所述参考电压和地相连接;所述逻辑控制单元的第一控制端和第二控制端分别与所述第一选择开关阵列的控制端和第二选择开关阵列的控制端相连接； 最高位模数转换过程包括采样阶段、保持阶段及转换阶段，在最高位模数转换过程中，所述逻辑控制单元的第一控制端输出第一控制信号使所述第一选择开关阵列的固定端和第二选择端连通，所述逻辑控制单元的第二控制端输出第二控制信号使所述第二选择开关阵列的固定端和第二选择端连通;在所述采样阶段，所述第一采样开关和所述第二采样开关均闭合;在所述保持阶段，所述第一采样开关和所述第二采样开关均断开;在所述转换阶段，所述比较单元对所述第一差分输入电压和所述第二差分输入电压进行比较并输出相应的比较结果，所述比较结果由所述逻辑控制单元的输出端输出。2.如权利要求1所述的模数转换电路，其特征在于，所述第一电容阵列与所述第二电容阵列的结构相同，所述第一选择开关阵列与所述第二选择开关阵列的结构相同；所述第一电容阵列包括N-1个电容组，所述第一选择开关阵列包括N-1个选择开关，所述第二电容阵列包括N-1个电容组，所述第二选择开关阵列包括N-1个选择开关，N为所述模数转换电路的转换位数，且N〉I。3.如权利要求2所述的模数转换电路，其特征在于，所述第一电容阵列中每个所述电容组的上极板共接端共接形成所述第一电容阵列的上极板共接集合端，每个所述电容组的下极板共接端为所述第一电容阵列的下极板选择端;所述第一选择开关阵列中每个所述选择开关的固定端、第一选择端及第二选择端分别为所述第一选择开关阵列的固定端、第一选择端及第二选择端;每个所述电容组的下极板共接端与每个所述选择开关的固定端对应连接，每个所述选择开关的第一选择端和第二选择端分别与所述参考电压和地相连接，每个所述选择开关的控制端均与所述逻辑控制单元的第一控制端相连接。4.如权利要求2所述的模数转换电路，其特征在于，所述第二电容阵列中每个所述电容组的上极板共接端共接形成所述第二电容阵列的上极板共接集合端，每个所述电容组的下极板共接端为所述第二电容阵列的下极板选择端;所述第二选择开关阵列中每个所述选择开关的固定端、第一选择端及第二选择端分别为所述第二选择开关阵列的固定端、第一选择端及第二选择端;每个所述电容组的下极板共接端与每个所述选择开关的固定端对应连接，每个所述选择开关的第一选择端和第二选择端分别与所述参考电压和地相连接，每个所述选择开关的控制端均与所述逻辑控制单元的第二控制端相连接。5.如权利要求2所述的模数转换电路，其特征在于，N-1个所述电容组中的第i电容组由21—1个单位电容并联组成，其中，l〈idl，第I电容组由一个单位电容组成。6.如权利要求1所述的模数转换电路，其特征在于，所述比较单元为比较器。7.如权利要求1所述的模数转换电路，其特征在于，所述逻辑控制单元是由多个D触发器连接组成的逻辑电路。8.如权利要求1所述的模数转换电路，其特征在于，所述第一采样开关和所述第二采样开关均为栅压自举采样开关。9.一种模数转换芯片，其特征在于，所述模数转换芯片包括权利要求1至8任一项所述的模数转换电路。
【文档编号】H03M1/12GK205596102SQ201620335914
【公开日】2016年9月21日
【申请日】2016年4月20日
【发明人】林章敏
【申请人】深圳市超微系统科技有限公司