专利名称：纠偏缓冲信号的系统和方法
背景I.发明领域本发明涉及无线通信，更具体地说，本发明涉及一种在多速率通信系统中纠偏缓冲信号的新颖而经改进的系统和方法。
II.相关技术的叙述在便携式通信系统中的移动电话接收机在一种使接收信号受到为数众多的退化的环境中工作。从信号源传送的信号易遭遇到多种情况，诸如衰减，干扰，散射和反射，然后才到达接收机。为了成功地建立起通信链路，接收机必须能不顾所有的这些退化而恢复信号。
建筑物诸如大楼，以及周围地形，包括墙和山坡，都使传输的信号发生散射和反射。传输信号的散射和反射导致了从发射机到接收机的多重信号路径。当接收机移动时，这些多重信号路径的始作俑者还会变化。图1示出了一个无线通信系统的方框图。无线电话系统仅作为一个典型实施例而提供。
在典型的实施例中，无线通信系统可以是一种称作是诸如码分多址(CDMA)的系统，该系统符合称作是“cdma 2000标准”的“Telecommunication IndustryAssociation(TIA)/Electronics Industries Association(EIA)/IS-2000STANDARDS FOR CDMA 2000 SPREAD SPECTROM SYSTEMS FOR CDMA 2000 SPREADSPECTROM SYSTEMS”。在替代的实施例中，系统可以是一种符合下文中被称作“IS-95标准”的“TIA/EIA/IS-95MOBILE STAIION-BASE STATION COMPATIBILITYSTANDARD FOR DUAL-MODE WIDEBAND SPREAD SPECTRUM CELLULAR SYSTEM”的系统，或者诸如由“ANSI-J-STD-015 DRAFT STANDATD FOR w-CDMA(WINDEBANDCODE DIVISION MULTIPLE ACCESS)AIR INTERFACE COMPATIBILITY STANDARD FOR1.85 TO 1.99GHz PCS APPLICATIONS”叙述的被称为“W-CDMA”的其他系统，或者一般被称为“高数据速率(HDR)”系统的其他系统。
一个在诸如IS-95系统的无线通信系统中工作的移动电话110用无线电波和基站120进行通信。虽然实际上用天线不能立即确定基站硬件的位置，但基站120是通过天线被鉴别的。基站120的天线可以位于大楼122上或位于天线塔。虽然只是图中只示出了一个基站120，但移动电话110可以同时和多于一个的基站120进行通信。从基站120到移动电话110的传输在理想情况下只经过一条路径，但实际上经过多条路径。
地形或建筑物130可以阻挡从基站120到移动电话110的信号路径，对移动电话110投下阴影的结构130使接收信号的功率发生缓慢变弱的变化。因为传输信号的反射和散射，会使得出现从基站120到移动电话110的多条信号路径。由于距移动电话110足够接近的建筑物142、树144和交通工具146的反射，会产生其他的信号路径。能够发生多重信号路径的物体围绕移动电话110被集中在一个半径之内，该半径和接收信号的波长成比例。
在一个宽带系统，诸如CDMA电话系统中工作的移动电话在对接收的多路径信号解调时，充分利用了信号的带宽。一个相干窗口被定义为能够被辨别的最小时间帧。该相干窗口和信号带宽成反比例。对于一个在利用30KHz宽的信道带宽的“先进移动电话系统”(AMPS)中工作的移动电话，相干窗口在1/(30KHz)＝30μs的数量级。一个在利用1.23MHz信道带宽的CDMA系统中工作的移动电话，有1/(1.23MHz)＝800ns数量级的相干窗口。这样，在AMPS系统中的移动电话能够辨别具有大于30μs的短暂间隔的多路径信号，而在CDMA系统中工作的移动电话能够辨别具有大于800ns的短暂间隔的多路径信号。
在处在时间接近的间隔中的多路径信号之间进行辨别的能力被用来改进信号的质量。一个CDMA接收机将多个解调指针用作RAKE接收机。每一个解调指针都能够独立于其他指针解调一个多路径信号。为了改进信号质量以及减少非相干噪声的影像，对信号进行相干组合。因为每一个指针跟踪不同的多路径信号，因而在任何时刻解调的信号在时间上相互间是偏移的。在对信号进行相干组合之前，必须补偿该时间偏移。
为了使所有的指针输出在时间上对齐，需要某些类型的纠偏缓冲配置。所需要的是一种纠偏缓冲配置，该配置能对信号进行有效率的时间对齐，而只使用最低限度的资源并在所有的工作条件下提供精确的信号缓冲。
概述本实施例揭示了一种新颖的经改进的纠偏缓冲信号的系统和方法，该系统和方法使得数据速率变化边界上的数据损失为最小，或消除了该数据损失。
在一个实施例中，一个解调器指针被连接到一个纠偏缓冲器。该解调器指针接收一个多路径信号并从该信号提取一个码元。该解调器指针有一个用于产生一个纠偏缓冲器地址的PN计数器。通过截去该地址上的低数据位字并用一个预定的数据位序列代替该低数据位而修改该纠偏缓冲器地址。或者可以对低数据位的数字用一个预定的数据位序列进行逻辑“与”或“或”操作。根据经修改的纠偏缓冲器地址，该记录被写入纠偏缓冲器。在一个实施例中，预定的数据位序列为全1，在另一个实施例中，该序列为全0。被截去的低数据位字被涉及一个相应于所接收的一个数据速率的纠偏指数。每一个数据速率使用一个不同的沃尔什长度。
该实施例可以包括多个解调器指针。每一个解调器指针有一个PN计数器并被连接到一个独立的纠偏缓冲器。一个综合器被连接到所有纠偏缓冲器。第一解调器指针被指定到一个最早到达的多路径信号。每一个另外的解调器指针被指定到众多延迟的多路路径信号中的一个中去。每一个解调器指针解调该码元并用其各自的PN计数器产生一个纠偏缓冲器地址。所以的纠偏缓冲器地址都根据同一个纠偏指数和预定的数据位序列修改。每一个解调器指针都把该信号写入其各自的纠偏缓冲器的纠偏缓冲器单元。然后该码元从每一个纠偏缓冲器中读出并在综合器中求和。
在另一个实施例中，多个解调器指针被连接到一个单个的纠偏缓冲器。每一个解调器指针都有一个PN计数器并被指定到众多多路径信号中的一个中去。该多个解调器指针中的一个被指定到一个最早到达的多路径信号。该被指定到最早到达的多路径信号的解调器指针解调该信号以提取码元。该解调器指针用PN计数器产生一个纠偏缓冲器地址。该纠偏缓冲器地址被根据如上所述的纠偏指数和预定的数据位序列而修改。然后该最早到达的码元被写入由经修改的纠偏缓冲器地址确定的纠偏缓冲器单元。
每一个未被指定到最早到达的多路径信号的解调器指针被赋予众多延迟的多路径信号中的一个信号。该多个解调器指针中的每一个都提取延迟的码元并且采用其各自的PN计数器以产生一个纠偏缓冲器地址。用对最早到达的码元所用的一样的方式对纠偏缓冲器地址进行修改。每一解调器指针以延迟的多径信号到达的时间的顺序，读取经修改的纠偏缓冲器地址中的内容，相加延迟的信号，并将最新的数值写回经修改的纠偏缓冲器地址。
结合附图进行下文中的详尽叙述，本发明的特征，目的和优点将变得更为清晰。图中，相同的标号在全文中代表的对象一致。
图1是一个移动电话工作环境的示意图；图2是CDMA系统中前向信道产生的方框图；图3是一个解调器和纠偏缓冲器实施例的方框图；图4是一个解调器和纠偏缓冲器实施例的方框图；图5是纠偏缓冲器内容的示意图；图6是跟随数据速率变化的纠偏缓冲器内容的示意图；和图7是纠偏缓冲方法的流程图。
较佳实施例的详细描述图2是在诸如IS-95中使用的一种在CDMA系统中的前向信道产生的方框图。数字化的数据被输入一个卷积编码器202。该数字化的数据可以代表数字化编码的语音信号，或者可以代表以数字形式提供的或用模/数转换器(ADC)数字化的数据。该数字化的数据可以以一个不变的或可变的数据速率提供给卷积编码器202。
卷积编码器202用来对数据信号进行编码，以便在接收机中进行前向误差纠正(FEC)。取决于编码器极性长度，编码过程的复杂性涉及卷积编码器202处达到的编码增益的数量。较高的编码增益使得用同一个每数据位的能量对噪声的比例的接收机中具有更好的数据位误差率(BER)。当对信号进行卷积编码时，采用较低发射功率，能够在接收机中保持预定的BER。卷积编码器202的编码输出与块交错器204耦合。
块交错器204用来打乱(或称为重组)经卷积编码的数据数据位的次序。该块交错器排列成一个M行和N列的矩阵。M和N由技术参数确定，但其选择要使得在一个块中完成20毫秒帧的交错。交错被用以抵制如由多路径信号产生的突发性误差。在一个无线通信系统中，移动无线接收机接收经历了许多变化路径的信号。多路径信号导致引起突发误差的信号衰落。交错器中发射信号的重组可使在去交错以后接收机中的突发性误差分开。经交错的信号从块交错器204的输出被连接到一个“异或”(XOR)级208的一个输入。
XOR级208从块交错器204和一个长PN代码发生器210接收输入信号。产生的输出是一个经倒频的数据形式。长PN代码产生自一个次序42多项式并且以一个片码速率工作。交错器204的输出不以该片码速率工作，相反以由被认知为码元速率的卷积编码器202速率按比例调节的数据速率工作。为了补偿码元速率和长PN代码的不同的速率，长PN代码210在连接到XOR208之前先被抽取。XOR208的输出是经交错的输出信号的一个经随机化的形式。XOR208的输出被连接到第二XOR级222的输入。
沃尔什代码发生器220被连接到第二XOR222的第二输入。第二XOR222的输出是在经编码、交错和扩展的片码速率下的调制数据。第二XOR222用来采用沃尔什代码对经编码的信号中的每一个数据位进行扩展。举例来说，当代码速率为每秒19200码元并且沃尔什代码为64个数据位长时，产生的调制输出是在每秒1.2288百万个码片(Mcps)下的信号。然后该调制输出用一个短PN序列(未示出)进一步掩蔽，该短PN序列用于鉴别特定的基站或基站的一个扇区。
诸如在IS-95中工作的CDMA通信系统可以在前向信道产生路径中采用其他的信号处理级。这些附加的块可以包括功率控制数据位的缩位和正交调制。为了清楚起见，这些级在图2中未示出。图2说明了在CDMA前向信道信号产生中进行的信号处理的水平，并不要求提供已知的前向信道信号处理级的详尽的叙述。
为了恢复传送的数据，CDMA系统中的接收机必须能解调前向信道。如上所述，CDMA信号的相干窗口为800ns数量级。因此，一个CDMA接收机可以实施许多解调指针并将每一个解调指针赋予一个独立的多径信号。来自该指针解调数据可以被相干相加，以增加信号的功率，而不增加非相干的噪声功率量。在图3的框图中示出了一个具有两个解调指针的CDMA解调器的典型实施例。虽然图3中只示出了两个指针，但可以理解的是，在CDMA接收机中可以实施任何数量的指针，并且指针的数量及其分配是独立于纠偏缓冲来自每一个解调指针的信号的设计的设计任务的。
将第一解调指针标记为解调指针302。每一个指针的主要功能是对输入信号进行正交去扩展、去除前向链路沃尔什覆盖、频率跟踪一个单路径中的信号、时间跟踪一个单路径信号，以及信号水平估计和锁定探测。每一个解调指针有其自己的时间基准、PN边界、码元边界和导频PN发生器。
在每个指针中独立地进行信号解调。指针内的导频PN发生器使解调指针旋转(slew)，将解调指针的导频PN序列的起点调整到符合单个路径的起点。来自基站的导频信号用作时间基准。
第一解调器指针302的输出被连接到第一纠偏缓冲器(deskewbuffer)312。在图3显示的实施例中，每一个解调器都被连接到一个纠偏缓冲器。紧跟在其中信号被正交去扩展和沃尔什被揭示的解调指针，数据在纠编缓冲器中被排队。纠偏缓冲器312使解调数据排齐。纠偏缓冲器312的输入被连接到综合器320，综合器对排齐的解调的信号进行相干求和。
图3的实施例显示了第二解调路径的一个类似配置。第二解调器指针304接收被提供到第一解调器指针302的同一个复合的信号。该复合的信号可由多个多路路信号构成。第二解调器指针304跟踪和解调与在第一解调器指针302中跟踪和解调的不同的信号路径。第二解调器指针304的输出连接到第二纠偏缓冲器314。第二纠偏缓冲器314的输出连接到综合器320。可以发现，在本实施例的相同的结构中能实施任何数量的解调器指针。每一个解调器指针接收由多路径信号构成的相同的复合信号，跟踪各别的信号路径，指定在独立的纠偏缓冲器的解调码元，并将纠偏缓冲器连接到一个共用的综合器。另外的解调器指针可以被用于信号搜索或可以被指定到来自其他源信号路径。来自这些另外的解调器指针的解调码元可不和来自第一信号源的解调码元综合。如一个实例，跟踪来自一个相邻基站的导频信号的解调器指针不是通常地将解调的码元提供到综合器。
图3中显示了在一个具体时刻纠偏缓冲器的内容。在任一时刻第一解调器指针302将解调来自一个具体信号路径的码元。然后该解调的码元被写入纠偏缓冲器312。假设解调器指针302已经解调了一些用X’s表示的码元。用A表示的下一个解调的码元被写入下一个纠偏缓冲器单元。解调器指针用PN计数器确定和PN序列的开始相关的码元的偏置以及确定纠偏缓冲器中的哪一个单元写该码元。解调器指针302继续解调码元并将它们写入下一个更高的缓冲器单元直至达到纠偏缓冲器312的终端。纠偏缓冲器302中单元的数量被预定以符合相干窗口的倍数。能被存储在纠偏缓冲器312中的码元的数量通常都选择得大于最早到达的可探测信号路径和最新到达的可探测信号路径之间的时间阶段。另外，纠偏缓冲器312深度要经过选取，这样，短PN循环时间，也被认知为PN循环，是(码元时间X纠偏缓冲器深度)的整数倍。当PN循环是充满纠偏缓冲器所需时间的整数倍，纠偏缓冲器中每一个单元都描绘一个特定的PN偏置。这样，每一个指针都能用一个PN计数对齐纠偏缓冲器中的解调的码元。图3显示的实施例实施一个8单元的纠偏缓冲器深度。纠偏缓冲器302可以被配置为一个循环缓冲器，使任何时间的内容都描绘一个在由缓冲器单元的数量代表的时间帧期间解调的码元的移动窗口。为了说明的目的，假设在第一解调器指针312中解调的信号路径代表最早到达的信号。
第二解调器指针304跟踪和解调一个较迟到达的信号路径。来自较迟到达的信号路径的解调的码元被存储在第二纠偏缓冲器314中。第二解调器指针304用其PN计数器建立相关于PN序列的开始的信号路径的偏置。然后第二解调器指针304计数将解调的码元在第二纠偏缓冲器314中定位，这样它就和在第一纠偏缓冲器312中的相应码元对齐。可以发现，通过考察第二纠偏缓冲器314中的内容，在第二解调器指针304中解调的码元A’被写入和被写入第一纠偏缓冲器312的相应的码元A相同的在第二纠偏缓冲器314中的相关位置。这样，解调的来自每个解调器指针的码元都用PN记数器在它们各自的纠偏缓冲器中对齐，该PN计数器跟踪了相关于PN序列的开始的PN计数。
对齐的内容被用一个系统时间参照从纠偏缓冲器312和314中读出。系统时间取自引导和同步信道并被保持在整个区段和基站边界。码元被根据系统时间参照从纠偏缓冲器中读出，该时间参照大致为紧跟最早到达的信号路径的6个码元周期。这样，码元A在其被写入纠偏缓冲器312大致6个码元周期后被从第1纠偏缓冲器312中读出。码元A’用同一个系统时间参照被第二纠偏缓冲器314中读出。这样，码元A’在码元A被写入第一纠偏缓冲器312大致6个码元周期后后被读出。绝对系统时间参照的使用使所有来自多路径的码元都能被相干地综合。
图4描绘了被连系到一个单个的纠偏缓冲器410的解调器指针402和404的实施例。每一个解调器指针402和404都解调一个独立的信号路径。为了解释的目的，假设解调器0402被指定去解调最早到达的信号路径。来自解调器指针0402的解调的码元被写入纠偏缓冲器410。解调器指针0402用其独立的PN计数对齐在纠偏缓冲器410中的解调的码元。因为来自解调器指针0402的解调的码元代表来自最早到达的信号路径的码元，解调的码元写在纠偏缓冲器410中先前对齐的码元上面。只要在新的码元写进之前原有码元已比纠偏缓冲器410中读出，这样做不会引起信息的丢失。
第二解调器指针404被指定去跟踪和解调来自较迟到达的信号路径的码元。解调器指针1404和解调较迟到达的信号路径的任何其他解调器指针用其独立产生的PN计数将解调的码元和来自最早到达的码元路径的码元的单元对齐。然后较迟解调的码元被加到最早到达的码元并且其结果被写入最初保存最早到达的的码元的纠偏缓冲器410单元。单个的纠偏缓冲器410的内容保存了来自多个解调器指针的相干求和的码元。系统时间参照被用来从纠偏缓冲器410读出内容。系统时间参照是最早的码元被写入纠偏缓冲器410后大致6个码元周期。但是，纠偏缓冲器包含了作为所有解调器指针的相干总和的码元。这样，当应用单个的纠偏缓冲器410配置时，不需要相继的综合器级。作为替代，当每一个码元被解调和写入纠偏缓冲器410时，综合工作已经进行了。
诸如符合IS-95和CDMA2000的现代无线通信系统在保持相同的信号带宽的同时规定了可变化的数据速率。可变数据速率通过改变用以扩展码元的沃尔什代码长度而在1.2288Mcps的单个的片速率中得到支持。根据较早的IS-95B规范配置的CDMA无线系统利用了每秒19200代码码元的不变的码元速率和64数据位的固定的沃尔什代码长度。通过从4到512改变沃尔什长度，1.2288Mcps的速率能够支持从每秒307200码元下降到每秒2400码元的数据速率。表1显示当使用不变的1.2288Mcps速率时沃尔什长度和码元速率的关系。
表 1
在用可变沃尔什长度的可变数据速率传输的一个实施例中，数据速率仅在20ms帧边界上变化。另外，接收机被提供关于在任何具体帧中的数据速率的信息。速率信息可以在另一个信道上提供，诸如一个预定的控制信道。在另一个实施例中，接收机不被提供速率信息，接收机必须从接收的传输中确定数据速率。如果解调器能精确地确定任何传输码元的数据速率，纠偏缓冲器的工作不会受到解调器确定数据速率的方式的影响。
纠偏缓冲器的深度必须容纳系统实施的最高的数据速率。各种多路径信号的到达时间不随着数据速率而变化，但在多路径时间窗口内解调的码元数量和数据速率成比例。在一个实施例中，8码元的纠偏缓冲器深度足以捕获在应用每秒19200码元的速率和64数据位的沃尔什长度的系统中的所有多路径信号。然而，当片码速率被保持但沃尔什长度被减小到4数据位时，码元速率为每秒307200码元，纠偏缓冲器深度必须增加到128码元才能捕获同样的多路径时间窗口。
在一个可变数据速率实施例中，纠偏缓冲器深度为128码元。用以从纠偏缓冲器读出码元的系统时间参照不随着数据速率变化反而保持在跟随最早到达信号的大致3333384碎片。完全的纠偏缓冲器深度将仅用于最高的数据速率。当使用较低的数据速率时一些纠偏缓冲器单元将不被写入。
如一个实例，在最高数据速率下的解调码元导致所有纠偏缓冲器单元被使用。在上述实施例中，在最高数据速率下将使用所有的128单元。当数据速率变到最高数据速率的一半时，一半的纠偏缓冲器单元足以表现同一时间帧中的码元的数量。因此，用较低的数据速率，只有一半的纠偏缓冲器单元被写入。相似地，当数据速率进一步减小，纠偏缓冲器中甚至更少的单元将被写入。解调器指针可以用很多方法将其内容写入纠偏缓冲器。
在第一个实施例中，在纠偏缓冲器中的第一单元相应于PN循环中一个预定的偏置的数量。然后最早的解调的码元被写入第一纠偏缓冲器单元，相继的解调的码元被写入下一个更高的纠偏缓冲器单元。在有128单元的纠偏缓冲器中，对于以从0-127，OOH-7FH识别的单元，最早的解调的码元被写入单元OOH，跟随的码元被写入单元为H。如前所述，当接收到最高数据速率时，纠偏缓冲器写入了所有的单元。当接收到最高速率的一半的数据速率时，最早到达的码元仍写入单元OOH，后继码元写入下一个更高的单元，但是收偏缓冲器被循环回单元p之前只有一半的单元被写入。当用最低的数据速率时，解调的码元仅被写入单元0。图5显示了被写入纠偏缓冲器的第一组数据502。来自下一个多路径窗口的后继数据504被和纠偏缓冲器中的第一单元对齐，不去考虑数据速率。
在第二实施例中，解调的码元被写入其较低数据位被截止去而代之以0的纠偏缓冲器地址。从纠偏缓冲器地址中截去的数据位的数量根据相应于接收的数据速率的纠偏指数而确定。实际上，相应于纠偏指数的最低数据位被用0进行“写”操作。对于最高数据速率纠偏指数可以被定义到0并对于数据速率的每一个相继减少而增加1。因此，对于来自表1中每秒307200的最高数据速率纠偏指数为0，在将解调的数据写入纠偏缓冲器之前没有数据位从纠偏缓冲器地址中截去。对于每秒9600码元的数据速率纠偏指数为5，这样在将解调的数据写入纠偏缓冲器之前5个数据位将从纠偏缓冲器地址中截去而代之以0。
在第二实施例中，用最大数据速率的第一组码元510使用每一个纠偏缓冲器单元。用相应于纠偏指数为2的较低的数据速率接收的第二组码元512仅使用一半纠偏缓冲器单元。当纠偏指数为2时，截去纠偏缓冲器地址并将截去的数据位代之以0导致只有交替的单元被使用。相似地，在表1中显示的最低数据速率下，纠偏指数为7。在第二实施例中，纠偏缓冲器地址的最低的7数据位被截去并代之以0。这样，解调的码元被写入纠偏缓冲器的单元0。在第二实施例中，在多路径窗口中解调的第一码元总是在第一纠偏缓冲器单元中对齐，不考虑数据速率。
在第三实施例中，解调的码元被写入其较低的数据位被截去而代之以1的纠偏缓冲器地址。和其在第二实施例中一样，被截去的数据位相应于纠偏缓冲器指数。在第三实施例中，相应于纠偏指数的最低数据位被用1进行“或”操作。因为纠偏指数为0，最高数据速率使用所有的纠偏缓冲器单元并且没有纠偏缓冲器地址数据位被截去。当数据速率减到最高数据速率的一半时，相应的纠偏指数为1。在第三实施例中，为1的纠偏指数导致纠偏缓冲器地址的最低数据位被用1进行“或”操作。这样，在纠偏缓冲器中只有交替的单元被使用，但和第二实施例对照，解调的码元被定位在地址单元的高端。在图5中显示了作为522的有纠偏指数为1的一组解调的码元。相似地，在纠偏指数为7的地方，纠偏缓冲器地址的最低的7数据位被代之以1。这样导致了解调的码元被写入纠偏缓冲器524的最高的单元。
图6显示了数据速率改变前后纠偏缓冲器的内容。在PN循环602上显示了一个512碎片的多路径窗口610。在PN循环602的顶部显示了PN翻滚边界604。图中显示了纠偏缓冲器的内容，该纠偏缓冲器应用了数据速率从现有的最低数据速度变化到现有的最高数据速率的第二和第三实施例。如前所述，数据速率的改变可以只发生在帧边界。为了使叙述清楚，假设帧边界发生在和PN翻滚边界604相同的时间。纠偏缓冲器地址由PN计数器确定，该计数器指示在碎片时间中相应码元的最后碎片。该码元用PN计数器和纠偏缓冲器中的相应单元对齐。
在最差的情况下，数据速率从最低数据速率变化到最高数据速率。在最低数据速率中使用的沃尔什长度为512。因此，在所限定的512碎片多路径窗口610中只有1个码元在最低数据速率下解调。在622和624中显示了第用第二实施例的纠偏缓冲器在数据速率变化前后的内容。
在数据速率变化之前数据在最低数据速率下被接收。最低数据速率相应于为7的纠偏指数。在第二实施例中，最低纠偏缓冲器地址数据位被用0进行逻辑“与”操作。纠偏指数描绘了用0进行逻辑“与”操作的数据位。因此，在第二实施例中，在多路径窗口610中最低数据速率解调的码元为写入纠偏缓冲器的单元0。纠偏缓冲器在最低数据速率下的内容622显示了被写入纠偏缓冲器的单元0的解调的码元A以及用X表示的被写入余留单元的先期解调的码元。
跟随变到最高数据速率，纠偏指数改变到0。在最高数据速率下的沃尔什长度为4。因此，在仅有4个碎片以后就解调下一个码元。该码元在一个新多路径窗口的起点被解调，于是解调器指针将解调的码元写入纠偏缓冲器单元0。因为纠偏指数为0，纠偏缓冲器地址中没有数据位被改变。跟随改变到最高数据速率，纠偏缓冲器的内容624显示了被写入单元0的第一解调的码元A’以及被写入单元1的下一个码元B’。余留的单元被显示为X以显示先前的缓冲器内容。一旦相应的码元被解调，缓冲器单入就被覆盖写入。
如上所述，码元被根据系统时间参照从纠偏缓冲器读出、用以读出纠偏缓冲器的内容的系统时间参照跟随最早到达的码元被写入缓冲器的时间大致384碎片，或当沃尔什长度为64时的6个码元。但使用第二实施例，仅4个碎片以后纠偏缓冲器中的单元0就被覆盖写入。这样第二实施例导致在最差情况数据速率改变下码元的丢失。可以发现，当数据速率改变到任何更快的速率时，第二实施例都会导致在最低数据速率下解调的码元的丢失。
用第三实施例的纠偏缓冲器在数据速率改变之前的内容632显示了被写入纠偏缓冲器中的最高单元127的解调的码元。重温这一点，通过用1对相应于纠偏指数数字的最低地址数据位进行逻辑“或”操作而确定纠偏缓冲器单元。最低数据速率有为7的纠偏指数，其导致纠偏缓冲器地址的最低7数据位被用1进行逻辑“或”操作。其结果是，在最低数据速率下解调的一个码元被写入单元127。
跟随变化到最高数据速率，纠偏缓冲器的内容634显示解调的码元被写入从单元0开始的纠偏缓冲器。在最高数据速率下纠偏指数为0，其导致解调的码元被写入从单元0开始的纠偏缓冲器。跟随数据速率变化纠偏缓冲器的内容634显示在高数据速率下解调的码元A’和B’被写入单元0和1。在最低数据速率下先前的多路径窗口中解调的码元A保留在单元127并没有被另一个直到后来的128个解调的码元覆盖写入。第一个被写入纠偏缓冲器以后大致384碎片过后码元被从纠偏缓冲器地址读出，可以发现第三实施例导致在从低数据速率变化到高数据速率时没有码元丢失。
图7显示纠偏缓冲器的工作流程图。信号在接收机中接收并被提供到一个解调器指针进行解调。在被施加到解调指针之前信号可首先被滤波、放大和下转换。在702解调器指针解调来自单个多路通的码元。然后在704该码元用PN记数对齐。PN计数值在解调指针中确定。PN计数被用于将码元和纠偏缓冲器中的地址对齐，在710中该方法接下来检查纠偏指数是否大于0。
纠偏指数相应于被传输的数据速率。允许接收机确定纠偏指数的信息可以由信号发射机提供，诸如由基站在一个和携带数据的信道不同的信道上提供。在一个实施例中，数据速率信息在一个控制信道上被传输到接收机。如果纠偏指数大于0，数据速率就低于最大数据速率，则纠偏缓冲器地址必须被修改以使纠偏缓冲器空间有效率地使用。进程进行到方框712，由PN计数确定的纠偏缓冲器地址被截止并且较低的数据位被用预定的数据位序列替代。被截去的较低数据位等于纠偏指数。在一个实施例中预定的数据位序列等于全0，而在另一个实施例中等于全1。进程接下来在720确定解调的码元是否来自被指定最早到达的信号的解调器指针。在纠偏指数为0的地方进程就直接进行到方框720。
如果码元来自最早到达的信号，进程在730直接将码元写入纠偏缓冲器由修改的纠偏缓冲器地址确定的单元中。但是，如果码元不是来自最早到达的信号，至少一个其他码元已经被先期解调并写入修改的纠偏缓冲器单元。在722进程进行从修改的纠偏缓冲器地址读出码元，然后在724将读出的码元和解调的码元综合。这个方法允许用一个单个的纠偏缓冲器对对齐的指针输出进行相干求和。然后在730综合的码元被写入修改的纠偏缓冲器地址。在这个方式中，一个单个的纠偏缓冲器可以被用于综合来自多个解调器指针的输出，同时精确地为后继级缓冲码元。这样，纠偏缓冲器将解调的码元提供到后继级，不去考虑所接收的数据速率的变化。
熟练的人址将进一步理解，结合在本文中揭示的实施例所叙述的各种说明性的逻辑方框，模块，电路和算法步骤可以被作为电子硬件，计算机软件或者两者的结合而实施。各说明性的元件，方框，模块，电路和步骤已经总体上根据其功能进行了叙述。这些功能是否被作为硬件或软件而实施取决于置于整个系统上的具体应用和设计限制。熟练的人士认识到在这些情况下硬件和软件的可互换性，以及怎样最佳的实施所叙述的对于每一个具体应用的功能。
所提供的对优选实施例的叙述使在本技术领域熟练的任何人士能实施或应用本发明。对在本技术领域熟练的人士而言，对这些实施例的各种修改将是显而易见的，并且在本文中定义的一般原理可以不需使用创造才能而应用到其他实施例。这样，本发明并不希望被限制于本文中显示的实施例。这样，本发明并不希望被限制于本文中显示的实施例，而被给予和本文中揭示的原理和新颖特征相一致的最广阔的范围。
权利要求
1.一种码元的纠偏缓冲器系统，其特征在于，该系统包括一个适合于解调CDMA信号的第一解调器指针；和一个连接到第一解调器指针的纠偏缓冲器；其中，第一解调器指针有一个第一PN计数器，并将解调的码元根据由预定的数据位序列修改的PN计数值写入纠偏缓冲器单元。
2.如权利要求1所述的系统，其特征在于，所述第一解调器指针适合于解调多个数据速率，每一个数据速率相应于一个唯一的沃尔什代码长度。
3.如权利要求2所述的系统，其特征在于，所述多个数据速率中的每一个速率都相应于一个纠偏指数。
4.如权利要求3所述的系统，其特征在于，所述解调的码元值被写入相应于PN计数值的纠偏缓冲器单元，该计数值的较低数据位被截去并代之以预定的数据位序列。
5.如权利要求4所述的系统，其特征在于，所述根据PN计数值被截去的较低数据位相应于纠偏指数。
6.如权利要求5所述的系统，其特征在于，所述预定的数据位序列为全0。
7.如权利要求5所述的系统，其特征在于，所述预定的数据位序列为全1。
8.如权利要求3所述的系统，其特征在于，所述解调的码元值被写入相应于PN计数值的纠偏缓冲器单元，该所述PN计数值的较低数据位被用预定的数据位序列进行逻辑“与”操作。
9.如权利要求8所述的系统，其特征在于，所述较低数据位相应于纠偏指数并且预定的数据位序列为全0。
10.如权利要求3所述的系统，其特征在于，所述解调的码元值被写入相应于PN计数值的纠偏缓冲器单元，该单元的较低数据位被用预定的数据位序列进行逻辑“或”操作。
11.如权利要求10所述的系统，其特征在于，所述较低数据位相应于纠偏指数并且预定的数据位序列为全1。
12.如权利要求1所述的系统，其特征在于，该系统进一步包括最小为一个另外的解调器指针，每一个另外的解调器指针有一个相关的PN计数器，并且其中第一解调器指针被指定去解调一个来自一个最早到达的多路径信号的信号；每一个另外的解调器指针被指定去解调多个延迟的多路径信号中的一个信号；每一个另外的解调器指针根据其PN计数值确定一个由预定的数据位序列修改的纠偏缓冲器单元；和每一个另外的解调器指针按延迟的多路径信号到达的时间的顺序，读出来自纠偏缓冲器单元的码元，将来自另外的解调器指针的解调的码元和读出的码元相加，并将相加的和写回纠偏缓冲器单元。
13.一种码元的纠偏缓冲系统，其特征在于，该系统包括一个适合于解调多速率CDMA信号的第一解调器指针；一个连接到第一解调器指针的第一纠偏缓冲器；一个适合于解调多速率CDMA信号的第二解调器指针；一个连接到第二解调器指针的第二纠偏缓冲器；和一个连接到纠偏缓冲器的组合器；其中，第一解调器指针有一个第一PN计数器，该计数器根据一个第一PN计数值将一个第一解调的码元写入一个由一个预定的数据位序列修改的第一纠偏缓冲器单元，第二解调器指针有一个第二PN记数器，该计数器根据一个第二PN记数值将一个第二解调的码元写入一个由预定的数据位序列修改的第二纠偏缓冲器单元，并且所述组合器根据预定的系统时间参照对第一和第二纠偏缓冲器单元的值求和。
14.如权利要求13所述的系统，其特征在于，所述第一解调器指针被指定到一个最早到达的多路径信号，第二解调器被指定到一个延迟的多路径信号。
15.一种纠偏缓冲CDMA信号的方法，其特征在于，该方法包括解调一个最早到达的信号，以在一个具有多个沃尔什代码长度的多速率系统中提取一个最早到达的码元；用一个PN计数值将最早到达的码元和一个纠偏缓冲器地址对齐；修改纠偏缓冲器地址；和将最早到达的码元写入经修改的纠偏缓冲器地址。
16.如权利要求15所述的方法，其特征在于，所述修改纠偏缓冲器地址包括截去相应于一个纠偏指数的纠偏地址的较低数据位，其中，纠偏指数相应于一个数据速率；将截去的较低数据位代之以一个预定的数据位序列。
17.如权利要求16所述的方法，其特征在于，所述预定的数据位序列为全1。
18.如权利要求16所述的方法，其特征在于，所述预定的数据位序列为全0。
19.如权利要求16所述的方法，其特征在于，该方法进一步包括解调一个延迟的信号，以在一个有多个沃尔什代码长度的多速率系统中提取一个延迟的码元；用一个延迟的PN计数值将延迟的码元和纠偏缓冲器地址对齐；修改纠偏缓冲器地址；从纠偏缓冲器地址读出先期存储的码元；将延迟的码元和先期存储的码元相加，以产生一个组合码元；和将组合码元写入修改的纠偏缓冲器地址。
全文摘要
一种在CDMA接收机中的纠偏缓冲器410配置允许精确综合来自多个解调器指针402和404的码元而当速率变化时不发生任何码元丢失。单个纠偏缓冲器410连接到多个解调器指针，每个指针解调指定的多路数。码元根据PN计数值写入由预定的数据位序列修改的纠偏缓冲器410。解调器指针能解调多个相应于多个沃尔什长度的数据速率。每个数据速率被指定一个相应的纠偏指数。PN计数值描述纠偏缓冲器410中的一个地址。PN计数的其间数据位相应于偏指数的较低的数据位被截去并被代之以预定的数据位序列。在一个实施例中预定的数据位序列为全1。
文档编号H04B1/707GK1599984SQ01819254
公开日2005年3月23日 申请日期2001年11月16日 优先权日2000年11月21日
发明者I·康 申请人:高通股份有限公司