专利名称：一种适于网络应用的高清晰度图像编码器的制作方法
技术领域：
本实用新型涉及一种高清晰度图像编码器，尤其涉及一种可与多种通信网络连接，适于网络应用的高清晰度图像编码器。
(2)背景技术随着网络通信技术的发展，人们对基于各种通信网络的图像传输应用的需求日益增加。目前大多数基于网络的图像传输应用(如可视电话、视频会议以及楼宇、道路监控等)均使用编码速率较低的图像编码方式，图像分辨率低，质量差。在众多的图像压缩方法中，MEPG-2(运动图像专家组2)图像压缩标准以其卓越的图像质量赢得了对图像质量有较高要求的用户的青睐。由于MPEG-2标准最先被应用于数字电视广播系统中，因此普通的MPEG-2图像编码器仅支持DVB ASI(异步串型接口)和SPI(同步并行接口)等专用接口。这些接口不能直接与现有的通信网络(如SDH(同步数字系列)、Eethernet(以太网)等连接，通常需要增加额外的网络接入设备进行数据处理和接口转换，因此造成系统结构复杂、图像时延增大、设备成本增加。另外由于通信网络的多样性，仅支持某一网络接口的编码器无法与其它网络连接，限制了编码器的使用。而同时支持所有网络接口将导致编码器成本提高，对大多数用户将是一种浪费。
(3)实用新型内容本实用新型的目的是提供一种具有多种可选网络接口的嵌入式MPEG-2图像编码器，通过配置不同的网络接口，编码器可直接与多种通信网络连接，如SDH、Ethernet，并且降低系统的成本。
本实用新型所提供的一种适于网络应用的高清晰度图像编码器，包括图像编码模块和可选的接口模块，其中图像编码模块包括模数转换器、MPEG-2编码芯片、直接数字合成电路和微控制器，其特点是模数转换器与MPEG-2编码芯片相连；微控制器分别与MPEG-2编码芯片、直接数字合成电路相连；直接数字合成电路与MPEG-2编码芯片相连。
上述的图像编码器，其中，接口模块可以由依次相连的FPGA(现场可编程门阵列)器件、E1收发器、E1滤波器和E1物理接口所组成。
上述的图像编码器，其中，接口模块也可以由依次相连的FPGA器件、微处理器、媒体访问控制器、Ethernet滤波器和Ethernet物理接口所组成。
上述技术解决方案，采用了高清晰度的MPEG-2图像编码方式，同事摒弃了通常采用的编码器加网络接入设备的方式，在仅1英寸高的嵌入式单机设备中实现了MPEG-2图像编码和网络接入，因此该编码器体积小、时延小、稳定性高、性能价格比高、配置灵活、便于安装与维护，可广泛应用于交通、医疗、银行、机场、码头等领域。
(4)
图1是本实用新型的结构框图。
图2是本实用新型图像编码模块原理示意图。
图3是本实用新型使用的E1(SDH设备的一种接口)接口模块的原理示意图。
图4是本实用新型使用的Ethernet接口模块的原理示意图。
(5)具体实施方式
如图1所示，本实用新型由2个模块组成，分别是图像编码模块1和可选的接口模块2。
图像编码模块1接收输入的模拟视频和音频信号，进行模数转换并以MPEG-2编码方式进行数据压缩，最后输出符合MPEG-2标准的TS(传输流)信号。如图2所示，图像编码模块1是由模数转换器11、MPEG-2编码芯片12、DDS(直接数字合成)电路13和微控制器14组成，其中模数转换器11，包括视频模数转换器和音频模数转换器，完成模拟视、音频信号到数字视、音频信号的转换。其中视频模数转换器还具有模拟视频信号的解码功能。视频模数转换器采用荷兰Philips(菲利浦)公司型号为SAA7114的芯片，音频模数转换器采用美国AD(模拟器件)公司型号为AD1877的芯片。
MPEG-2编码芯片12，完成视频和音频信号的压缩和编码。它接收模数转换器输出的数字视、音频信号，经压缩、复用、打包后输出符合MPEG-2标准的TS流。其中输出TS流的速率由DDS电路13提供的时钟频率决定，并且可随时钟频率的微调而改变输出TS流的速率。MPEG-2编码芯片采用日本富士通公司型号为MB86390的图像编码芯片。
DDS电路13为MPEG-2编码芯片12提供时钟。DDS电路输出的时钟频率可由微控制器14设定并可动态调节，调节的步长可精确到0.0063Hz。DDS电路采用美国AD公司型号为AD9850的芯片。
微控制器14负责编码器初始化、接口模块状态查询和DDS电路动态调节。编码器上电后，微控制器完成对模数转换器、MPEG-2编码芯片、DDS电路和接口模块的初始化设置。随后微控制器根据接口模块的传输速率和用户设置确定DDS电路输出的时钟频率，从而决定编码器输出的TS流速率。微控制器还可根据查询到的接口模块的状态，动态调节DDS电路的时钟，使编码器输出的TS流速率能够与网络的传送速率匹配。微控制器采用美国AD公司型号为AD2185的芯片。
可选的接口模块2包括两种可选接口，分别为与SDH设备连接的E1接口和与Ethernet网连接的Ethernet接口。接口模块接收图像编码模块输出的TS数据和其它私用数据，经过数据缓存、打包或并/串转换后利用专用接口芯片处理数据，并通过相应的接口与网络设备连接。图3和图4分别为两种接口模块的原理示意图。
如图3所示，E1接口模块是由FPGA(现场可编程门阵列)器件21、E1收发器22、E1滤波器23和E1物理接口24组成，其中FPAG器件21接收图像编码模块1发送的TS数据和私用数据，对这些数据进行数据缓存，并根据预先定义的时隙分配方案将TS数据和私用数据插入到相应的E1时隙中，经并/串转换后发送给E1收发器。同时，FPAG器件21接收E1收发器22发送的串型数据并进行串/并转换，根据时隙信息将私用数据提取出来后发送给图像编码模块1。FPGA器件21采用美国Xilinx公司型号为XC2S50TQ144的芯片。
E1收发器22，它接收FPGA器件21按时隙发出的串行数据，完成E1帧封装并进行信道编码后发送给E1滤波器23；同时它接收E1滤波器23输出的信号，经E1信道解码和E1帧净荷的提取，提取出的串行数据发送给FPGA器件21。E1收发器22采用美国Dalas公司型号为DS21354的芯片。
E1滤波器23，它与E1收发器22和E1物理接口24连接，完成E1接口物理层信号滤波。E1滤波器23采用中国核达利公司型号为HP0688的滤波器。
E1物理接口24，它与E1滤波器23连接，完成E1接收模块与SDH设备的物理连接。E1物理接口采用通用的75Ω BNC(同轴电缆接插件)接口。
如图4所示，Ethernet网接口模块由FPGA器件21′、微控制器22′、MAC器件(媒体访问控制器)23′、Ethernet滤波器24′和Ethernet物理接口25′组成。其中FPAG器件21′接收图像编码模块1发送的TS数据和私用数据，对这些数据进行数据缓存，并产生相应的信号通知微处理器22′读取缓存器中的TS数据和私用数据。同时FPGA器件21′还接收微处理器22′发送的私用数据，存储在私用数据缓存器中，并通知图像编码器1读取该私用数据。此外FPGA器件21′还存储了Ethernet接口的其它参数，如IP地址，以太网物理地址等。FPGA器件21′采用美国Xilinx公司型号为XC2S50TQ144的芯片。
微处理器22′与FPGA器件21′及MAC器件23′连接，完成TCP/IP协议处理和数据流控制。它从FPGA器件21′的数据缓存区读取TS数据和私用数据，完成数据打包和协议封装后发送给MAC器件23′。同时它接收MAC器件23′发送的数据，经协议处理后将私用数据写入FPGA器件21′的私用数据缓存中。此外微处理器22′还完成对MAC器件23′的控制。微处理器22′采用美国Scenix公司型号为SX52BD的微处理器。
MAC器件(媒体访问控制器)23′与微处理器22′和以太网滤波器24′连接，完成IEEE802.3协议处理和数据缓存。当微处理器22′完成数据的TCP/IP协议封装后，将数据帧写入MAC器件23′的发送数据缓存中。MAC器件23′将按照IEEE802.3协议对这些数据进行处理，然后发送给以太网滤波器24′。同时MAC器件23′从以太网滤波器24′接收的信号中提取数据，经过IEEE802.3协议处理后，将接收到的数据存入接收数据缓存中，并通知微处理器22′读取数据。MAC器件23′采用台湾瑞昱(RealTek)公司的型号为RTL8019的以太网控制器。
以太网滤波器24′与MAC器件23′和以太网物理接口25′连接，完成以太网物理层信号滤波。以太网滤波器24′采用美国Pulse公司的型号为FL1012的以太网滤波器。
以太网物理接口25′与以太网滤波器24′连接，它提供Ethernert接口板与以太网的物理连接接口。该接口采用标准的RJ45连接器。
综上所述，本实用新型提出的带有多种可选网络接口的高清晰度图像编码器，采用MPEG-2图像编码方式和多种可选的网络接口，大大提高了网络通信中传输图像的质量，系统集成度高，减少了设备成本，可广泛应用于各种图像通信领域。
权利要求1.一种适于网络应用的高清晰度图像编码器，包括图像编码模块和可选的接口模块，其中图像编码模块包括模数转换器、MPEG-2编码芯片、直接数字合成电路和微控制器，其特征在于所述的模数转换器与MPEG-2编码芯片相连；微控制器分别与MPEG-2编码芯片、直接数字合成电路相连；直接数字合成电路与MPEG-2编码芯片相连。
2.根据权利要求1所述的一种适于网络应用的高清晰度图像编码器，其特征在于所述的接口模块包括依次相连的现场可编程门阵列器件、E1收发器、E1滤波器和E1物理接口。
3.根据权利要求1所述的一种适于网络应用的高清晰度图像编码器，其特征在于所述的接口模块包括依次相连的现场可编程门阵列器件、微处理器、媒体访问控制器、以太网滤波器和以太网物理接口。
专利摘要一种适于网络应用的高清晰度图像编码器，包括图像编码模块和可选的接口模块，其中图像编码模块包括模数转换器、MPEG－2编码芯片、直接数字合成电路和微控制器，其特点是模数转换器与MPEG－2编码芯片相连；微控制器分别与MPEG－2编码芯片、直接数字合成电路相连；直接数字合成电路与MPEG－2编码芯片相连。本实用新型采用高清晰度的MPEG－2图像编码方式，同事摒弃了通常采用的编码器加网络接入设备的方式，在仅1英寸高的嵌入式单机设备中实现了MPEG－2图像编码和网络接入，因此该编码器体积小、时延小、稳定性高、性能价格比高、配置灵活、便于安装与维护，可广泛应用于交通、医疗、银行、机场、码头等领域。
文档编号H04N7/24GK2547082SQ0226481
公开日2003年4月23日 申请日期2002年6月17日 优先权日2002年6月17日
发明者王亮, 孙亚州 申请人:上海通信技术中心