射频装置中的数字接口及相关方法

专利名称：射频装置中的数字接口及相关方法
技术领域：
本发明涉及射频(RF)接收机和收发机。更具体地说，本发明涉及(i)将高性能RF接收机或收发机电路分成电路部分(circuitpartition)以便降低电路部分中的干扰效应的方法，以及(ii)便于电路部分间的接口的电路和协议。
背景技术：
移动无线电和电话应用的激增和普及已经导致对具有低成本、低功率以及小波形因数射频(RF)收发机的通信系统的市场需求。因此，最近的研究已经集中在使用低成本互补金属氧化物半导体(CMOS)技术来提供单片收发机。目前的研究已经集中于在单个集成电路(IC)内提供RF收发机。有关围绕RF收发机的集成的研究计划和问题的讨论，参见Jacques C.Rudell等，Recent Developemnts inHigh Integration Multi-Standard CMOS Transceivers for PersonalCommunication System,INVITED PAPER AT THE 1998INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS,MONTERERY, CALIFORNIA；Asad A. Abidi,CMOS WirelessTransceiversThe New Wave，IEEE COMMUNICATION MAG.，Aug.1999，at 119；Jan Crol & Michael S.J.Steyaert,45 IEEETRANSACTIONS ON CIRCUITS AND SYSTEM-IIANALOG ANDDIGITAL SIGNAL PROCESSING 269(1998)；and Jacques C.Rudell等，A1.9-GHz Wide-Band IF Double Conversion CMOS Receiver forCordleSS Telephone Applications,32 IEEE J.OF SOLID-STATECIRCUITS 2071(1997)，所有内容在此一并作为参考。
收发机电路的集成不是无关重要的问题，因为它必须考虑到收发机电路的要求以及控制收发机操作的通信标准。从收发机电路的观点看，RF收发机通常包括易于对彼此和外部信源间的噪音和干扰敏感的灵敏部件。将收发机电路集成到一个集成电路将加重收发机电路的各块中的干扰。此外，控制RF收发机操作的通信标准略述了对收发机的噪音、互调、阻塞性能、输出功率以及频谱发射的一套要求。不幸的是，还没有开发出能满足高性能RF接收机或收发机，例如，用在蜂窝或电话应用中的RF收发机中的所有上述问题的方法。因此，存在在例如蜂窝手机的高性能应用中提供低成本、低波形因数RF收发机的分隔和集成RF接收机或收发机的技术的需要。

发明内容
本发明提供射频(RF)装置，例如接收机或收发机中的接口技术。在一个实施例中，根据本发明的RF装置包括接收机模拟电路，该模拟电路被配置成用来从模拟射频信号产生至少一个数字接收信号。该接收机模拟电路具有多条可由控制信号配置的信号线。该RF装置还具有被配置成用来从接收机模拟电路接受至少一个数字接收信号的接收机数字电路。该接收机数字电路具有耦合到模拟接收机电路的信号线的多条信号线。数字接收机电路的信号线也可由控制信号来配置。
在一个实施例中，根据本发明的射频(RF)收发机包括第一集成电路装置，该装置包括被配置成用来从模拟射频信号产生至少一个数字接收信号的接收机模拟电路。该接收机模拟电路具有可由控制信号配置的多条信号线。该RF收发机还具有包括被配置成用来从接收机模拟电路接受所述至少一个数字接收信号的接收机数字电路的第二集成电路装置。该接收机数字电路具有耦合到所述接收机模拟电路的多条信号线。所述接收机数字电路的信号线也可由控制信号配置。
本发明的另一方面涉及用于连接射频(RF)装置，例如接收机或RF收发机内的接收机数字电路和接收机模拟电路的方法。在一个实施例中，根据本发明的方法包括提供具有可由控制信号配置的多条信号线的接收机模拟电路。该方法利用该接收机模拟电路来从模拟射频信号产生至少一个数字接收信号。该方法还包括提供具有可由控制信号配置的并耦合到接收机模拟电路的信号线的多条信号线的接收机数字电路。该方法进一步包括在该接收机数字电路中接受来自该接收机模拟电路的至少一个数字接收信号。
在另一实施例中，根据本发明的用于连接RF收发机内的接收机数字电路和接收机模拟电路的方法包括在第一集成电路装置中提供具有可由控制信号配置的多条信号线的接收机模拟电路。该方法进一步包括利用该接收机模拟电路来从模拟射频信号产生至少一个数字接收信号。该方法在第二集成电路装置中提供具有可由控制信号配置并耦合到该接收机模拟电路的信号线的多条信号线的接收机数字电路。最后，该方法包括在接收机数字电路中接受来自该接收机模拟电路的至少一个数字接收信号。


附图仅示例说明本发明的示例性实施例，因此不限制其范围。公开的发明原理使它们本身产生其他等效的实施例。在图中，用在多幅图中的相同数字表示相同、相似或等效的功能、元件或块。
图1示例说明包括结合基带处理器电路操作的无线电电路的RF收发机的框图。
图2A表示根据本发明分隔的RF收发机电路。
图2B描述根据本发明分隔的RF收发机电路的另一实施例，其中标准信号发生器电路与接收机数字电路存在于相同的电路部分或电路块中。
图2C示例说明根据本发明分隔的RF收发机电路的另一实施例，其中标准信号发生器电路存在于基带处理器电路中。
图2D表示根据本发明分隔的R收发机电路的另一实施例，其中接收机数字电路存在于基带处理器电路中。
图3示例说明RF收发机的各块中的干扰机制，描述根据本发明分隔的RF收发机的图2A-2D中的本发明的实施例试图克服、降低或最小化该干扰机制。
图4表示根据本发明分隔的RF收发机电路的更详细的框图。
图5示例说明用于分隔RF收发机电路的另一种技术。
图6表示用于分隔RF收发机电路的另一种技术。
图7描述根据本发明分隔的RF收发机电路的更详细的框图，其中接收机数字电路存在于该基带处理器电路中。
图8示例说明根据本发明分隔的多频带RF收发机电路的更详细的框图。
图9A表示在根据本发明的RF收发机中的接收机数字电路和接收机模拟电路间的接口的实施例的框图。
图9B描述在根据本发明的RF收发机中的基带处理器电路和接收机模拟电路间的接口的另一实施例的框图。
图10示例说明具有构造成串行接口的接收机模拟电路和接收机数字电路间的接口的更详细的框图。
图11A表示具有构造成数据和时钟信号接口的接口的接收机模拟电路和接收机数字电路间的接口的实施例的更详细的框图。
图11B示例说明包括与时钟接收机电路串接的时钟驱动器的延迟元件电路的实施例的框图。
图12描述用来连接根据本发明的接收机模拟电路和接收机数字电路的信号驱动器电路的实施例的示意图。
图13示例说明用来连接根据本发明的接收机模拟电路和接收机数字电路的信号接收机电路的实施例的示意图。
图14表示可用来连接根据本发明的接收机模拟电路和接收机数字电路的另一信号驱动器电路的示意图。
具体实施例方式
本发明部分是试图分隔RF装置以便提供高集成、高性能、低成本和低波形因数RF解决方案。可将根据本发明的RF装置用在高性能通信系统中。更具体地说，本发明部分地涉及用最小化、降低或克服RF接收机或收发机的各块中的干扰效应的方法来分隔RF接收机或收发机电路，同时满足控制RF接收机或收发机性能的标准要求。这些标准包括全球数字移动电话系统(GSM)、个人通信业务(PCS)、数字蜂窝系统(DCS)、GSM演化的增强型数据(EDGE)、以及通用分组无线业务(GPRS)。因此，根据本发明分隔的RF接收机或收发机电路克服将存在于高集成RF接收机或收发机中的干扰效应，同时以低成本和低波形因数满足控制标准。本发明的描述可交换地涉及电路部分和电路块。
图1表示根据本发明的RF收发机电路100的一般框图。RF收发机电路100包括经双向信号通路160耦合到天线130的无线电电路110。当收发机处于发送模式时，无线电电路110经双向信号通路160向天线130提供RF发送信号。当处于接收模式时，无线电电路110经双向信号通路160从天线130接收RF信号。
无线电电路110还耦合到基带处理器电路120。该基带处理器电路120包括数字信号处理器(DSP)。另外，或除DSP外，基带处理器电路120可包括本领域的技术人员理解的其他类型的信号处理器。无线电电路110处理从天线130接收的RF信号并将接收信号140提供给基带处理器电路120。另外，无线电电路110从基带处理器120接受发送输入信号150并将该RF发送信号提供给天线130。
图2A-2D表示根据本发明分隔的RF收发机电路的各个实施例。图3及其下面的附加描述将使得产生如图2A-2D所示的RF收发机电路的分隔的考虑更清楚。图2A示例说明根据本发明分隔的RF收发机电路的实施例200A。除结合图1所述的元件外，RF收发机200A包括天线接口电路202、接收机电路210、发射机电路216、标准信号发生器电路218以及本机振荡器电路222。
标准信号发生器电路218产生基准信号220并将该信号提供给本机振荡器电路222和接收机数字电路212。基准信号220最好包括时钟信号，然而，根据需要，其还可包括其他信号。本机振荡器电路222产生RF本机振荡器信号224，将其提供给接收机模拟电路208和发射机电路216。本机振荡器电路222还产生发射机中频(IF)本机振荡器信号226并将该信号提供给发射机电路216。注意，在根据本发明的RF收发机中，接收机模拟电路208通常主要包括除一些数字或混合模式电路外的模拟电路，例如，这些数字或混合模式电路包括模数转换器(ADC)电路以及提供接收机模拟电路和接收机数字电路间的接口的电路，如下所述。
天线接口电路202便于天线130和RF收发机的其余部分间的通信。尽管未明确地示出，天线接口电路202可包括发送/接收模式开关、RF滤波器，以及其他收发机前端电路，如本领域的技术人员将理解的那样。在接收模式中，天线接口电路202将RF接收信号204提供给接收机模拟电路208。接收机模拟电路208使用RF本机振荡器信号224来处理(例如，下变频)RF接收信号204并产生处理过的模拟信号。接收机模拟电路208将处理过的模拟信号转换成数字格式并将结果数字接收信号228提供给接收机数字电路212。该接收机数字电路212进一步处理该数字接收信号228并将该结果接收信号140提供给基带处理器电路120。
在发送模式中，基带处理器电路120将发送输入信号150提供给发射机电路216。发射机电路216使用RF本机振荡器信号224以及发射机IF本机振荡器信号226来处理该发送输入信号150并将该结果发送RF信号206提供给天线接口电路202。根据需要，天线接口电路202可进一步处理该发送RF信号，并将该结果信号提供给天线130，用于传播到传输介质中。
图2A中的实施例200A包括第一电路部分(或电路块)214，该第一电路部分包括接收机模拟电路208和发射机电路216。该实施例200A还包括第二电路部分(或电路块)，该第二电路部分包括接收机数字电路212。实施例200A进一步包括第三电路部分(或电路块)，该第三电路部分包括本机振荡器电路222。第一电路部分214、第二电路部分212以及第三电路部分222彼此分隔开以便易于降低各电路部分中的干扰效应。第一、第二和第三电路部分最好各自位于集成电路装置中。换句话说，最好，接收机模拟电路208和发射机电路216位于集成电路装置中，接收机数字电路212位于另一个集成电路装置中，以及本机振荡器电路222位于第三集成电路装置中。
图2B表示根据本发明分隔的RF收发机电路的实施例200B。实施例200B具有与图2A的实施例200A相同的电路布局。然而，实施例200B的分隔不同于实施例200A的分隔。与实施例200A类似，实施例200B具有三个电路部分(或电路块)。在实施例200B中的第一和第三电路部分与实施例200A中的第一和第三电路部分相似。然而，实施例200B中的第二电路部分230除接收机数字电路212以外，还包括标准信号发生器218。如实施例200A中一样对实施例200B进行分隔以便易于降低三个电路部分中的干扰效应。
图2C示例说明由图2A中的实施例200A的变形构成的实施例200C。实施例200C表示根据需要，可将标准信号发生器218放在基带处理器电路120内。将标准信号发生器218放在基带处理器电路120内避免对分立标准信号发生器218或包括该标准信号发生器218的另外的集成电路或模块的需要。实施例200C具有与实施例200A相同的分隔，并以相似的方式操作。
注意图2A-2C表示作为块的接收机电路210以便于描述那些图中的实施例。换句话说，包含图2A-2C中的接收机电路210的块构成对图2A-2C所示的RF收发机内的接收机电路的总体描述，而不是电路部分或电路块。
图2D表示根据本发明分隔的RF收发机的实施例200D。图2D中的RF收发机操作与图2A所示的收发机类似。然而，实施例200D通过将接收机数字电路212包括在基带处理器电路120中来实现附加的经济性。作为一个替换方案，可将整个接收机数字电路212集成在包括基带处理器电路120的相同的集成电路装置上。注意，可使用软件(或固件)、硬件，或软件(或固件)和硬件的结合来实现基带处理器电路120内的接收机数字电路212的功能，如本领域的技术人员将理解到的那样。同时也注意，与图2C所示的实施例200C类似，实施例200D中的基带处理器电路120根据需要，也可包括标准信号发生器218。
实施例200D的分隔包含两个电路部分(或电路块)。第一电路部分21 4包括接收机模拟电路208和发射机电路216。第二电路部分包括本机振荡器电路222。分隔第一和第二电路部分以便易于降低它们间的干扰效应。
图3表示将导致典型的RF收发机，例如，图2A所示的收发机中的各个块或元件中的干扰的机制。注意，用图3中的箭头表示的通路代表收发机内的各个块中的干扰机制而不是所需通路。一个干扰机制是由最好包括时钟信号的基准信号220(见图2A-2D)引起的。在优选实施例中，标准信号发生器电路产生可具有13MHz(GSM时钟频率)或26MHz的频率的时钟信号。如果标准信号发生器产生26MHz的时钟信号，则根据本发明的RF收发机最好将该信号除以2以产生13MHz的主系统时钟。该时钟信号通常包括具有许多Fourier(傅立叶)级数谐波的电压脉冲。该Fourier级数谐波扩展为时钟信号频率的许多级。这些谐波可干扰接收机模拟电路208(例如，低噪音放大器，或LNA)、本机振荡器电路222(例如，合成器电路)，以及发射机电路216(例如，发射机压控振荡器，或VCO)。图3表示作为干扰机制360、350或340的这些干扰源。
接收机数字电路212使用标准信号发生器电路218的输出，该输出最好包括时钟信号。由于接收机模拟电路208对存在于接收机数字电路212中的数字交换噪音和谐波的敏感性，则存在干扰机制310。由于接收机数字电路212发送到接收机模拟电路208的数字信号(例如，时钟信号)，也可存在干扰机制310。类似地，接收机数字电路212中的数字交换噪音和谐波可干扰本机振荡器电路222，引起如图3所示的干扰机制320。
本机振荡器电路222通常将电感器用在电感-电容(LC)谐振电路(该图中未明确地示出)。谐振电路可循环相对大的电流。这些电流可耦合到发射机电路216内的敏感电路(例如，发射机VCO)，从而引起干扰机制330。类似地，在本机振荡器电路222的谐振电路内循环的相对大的电流可使接收机模拟电路(例如，LNA电路)208内的灵敏部件饱和。图3描述作为干扰机制370的干扰源。
GSM规格中的发送模式和接收模式的定时有助于减轻接收机接收通路电路和它的发送通路电路间的潜在干扰。GSM规格使用时分双工(TDD)。根据TDD协议，收发机停用发送通路电路同时处于操作的接收模式中，反之亦然。因此，图3未显示出发射机电路21 6与接收机数字电路212或接收机模拟电路208间的干扰机制。
如图3示例说明的，在本机振荡器电路222和RF收发机的其他块或部件的每一个间存在干扰机制。因此，为降低干扰效应，根据本发明的RF收发机最好将本机振荡器电路222与图3中所示的其他收发机块分开。然而，注意在某些情况下，根据需要，可将本机振荡器电路的一部分或全部包括在包含接收机模拟电路和发射机电路的相同的电路部分(例如，图2A-2D中的电路部分214)中。通常，本机振荡器电路中的压控振荡器(VCO)通过不希望的耦合机制，导致与其他灵敏电路块(例如，接收机模拟电路)的干扰。如果能将那些耦合机制减轻到在指定应用中RF收发机的性能特征是可接受的程度，那么，可将本机振荡器电路包括在与接收机模拟电路和发射机电路相同的电路部分中。或者，如果VCO电路产生不可接受的干扰级，可将本机振荡器电路的其他部分包括在包含接收机模拟电路和发射机电路的电路部分中，但将VCO电路排除在该电路部分外。
为降低干扰机制310的影响，根据本发明的RF收发机将接收机模拟电路208与接收机数字电路212分隔开。因为根据GSM规格的发射机电路216和接收机模拟电路208的互斥操作，发射机电路216和接收机模拟电路208可存在于相同的电路部分(或电路块)中。放在相同的电路部分中的发射机电路216和接收机模拟电路208产生整体来说更集成的RF收发机。图2A-2D所示的RF收发机采用利用上述分析的各个收发机元件中的干扰机制的益处的分隔技术。为更进一步降低各个电路部分或电路块中的干扰效应，根据本发明的RF收发机也可使用差分信号来使各电路部分或电路块彼此耦合。
图4表示根据本发明分隔的RF收发机的实施例400的更详细的框图。收发机包括接收机模拟电路408、接收机数字电路426，以及发射机电路465。在接收模式中，天线接口电路202将RF信号401提供给滤波器电路403。滤波器电路403将经滤波的RF信号406提供给接收机模拟电路408。接收机模拟电路408包括下变频器(即混频器)电路409和模数转换器(ADC)电路418。下变频器电路409将经滤波的RF信号406与从本机振荡器电路222接收的RF本机振荡器信号454混合。下变频器电路409将同相模拟下变频信号412(即，I信道信号)和正交模拟下变频信号415(即，Q信道信号)提供给ADC电路418。
ADC电路418将同相模拟下变频信号412和正交模拟下变频信号415转换成一位同相数字接收信号421和一位正交数字接收信号424。ADC电路418将一位同相数字接收信号421和一位正交数字接收信号424提供给接收机数字电路426。如下所述，接收机模拟电路408和接收机数字电路426间的数字接口可发送各种其他信号，而不是，或除下述情形外，该情形是将一位同相和正交数字接收信号提供给接收机数字电路426。举例来说，那些信号可包括基准信号(例如，时钟信号)、控制信号、逻辑信号、握手信号、数据信号、状态信号、信息信号、标记信号和/或结构信号。此外，根据需要，这些信号可包括单端或差分信号。因此，该接口提供接收机模拟电路和接收机数字电路间的灵活的通信机制。
接收机数字电路426包括数字下变频电路427、数字滤波器电路436，以及数模转换器(DAC)电路445。数字下变频器电路427从接收机模拟电路408接受一位同相数字接收信号421和一位正交数字接收信号424。数字下变频电路427将接收的信号转换成下变频同相信号430和下变频正交信号433并将那些信号提供给数字滤波器电路436。数字滤波器电路436最好包括在其输入信号上执行各种滤波操作的无限脉冲响应(IIR)信道选择滤波器。该数字滤波器电路436最好具有可编程响应特性。注意，除使用IIR滤波器外，根据需要，可使用提供固定或可编程响应特性的其他类型的滤波器(例如，有限脉冲响应，或FIR，滤波器)。
数字滤波器电路436将数字同相滤波信号439和数字正交滤波信号442提供给DAC电路445。DAC电路445将数字同相滤波信号439和数字正交滤波信号442分别转换成同相模拟接收信号448和正交模拟接收信号451。基带处理器电路120接受同相模拟接收信号448和正交模拟接收信号451以用于进一步处理。
发射机电路465包括基带上变频电路466、补偿式(offset)锁相环(PLL)电路472、以及发送压控振荡器(VCO)电路481。发送VCO电路481通常具有低噪音电路并对外部噪音敏感。例如，因为从发送VCO电路481内的LC谐振电路产生的高增益，它可拾取来自数字交换的干扰。基带上变频电路466可从本机振荡器电路222接受中频(IF)本机振荡器信号457。基带上变频电路466将IF本机振荡器信号457与模拟同相发送输入信号460和模拟正交发送输入信号463混合并将经上变频IF的信号469提供给补偿式PLL电路472。
补偿式PLL电路472有效地滤除IF信号469。换句话说，补偿式PLL电路472通过其带宽内的信号但衰减其他信号。用这种方式，补偿式PLL电路472衰减除其带宽外的任何寄生或噪音信号，从而降低对在天线130处滤波的要求，而且减小系统成本、插入损耗以及功耗。补偿式PLL电路472经由补偿式PLL输出信号475和发送VCO输出信号478，利用发送VCO电路481形成反馈回路。发送VCO电路481最好具有等幅输出信号。
补偿式PLL电路472使用混频器(图4中未明确地示出)以便将RF本机振荡器信号454与发送VCO输出信号478混合。功率放大器电路487接受发送VCO输出信号478，并将放大的RF信号490提供给天线接口电路202。天线接口电路202以及天线130如上所述进行操作。根据本发明的RF收发机最好使用包括模拟电路的发射机电路465，如图4中所示。使用这种电路最小化与发送VCO电路481的干扰并有助于满足用于发射机电路465的发射规格。
接收机数字电路426还从标准信号发生器电路218接收基准信号220。基准信号220最好包括时钟信号。接收机数字电路426通过使用开关492向发射机电路465提供开关基准信号494。因此，开关492可有选择地将基准信号220提供给发射机电路465。在RF收发机进入其发送模式前，接收机数字电路426使开关492闭合，从而将开关基准信号494提供给发射机电路465。
发射机电路465使用开关基准信号494来校准或调整其一些部件。例如，发射机电路465可使用开关基准信号494来校准其一些部件，诸如发送VCO电路481，例如，如共同拥有的U.S.专利6,137,372所述，其公开的内容在此一并引入作为参考。发射机电路465也可使用开关基准信号494来调整其输出电路内的稳压器以便按照已知RF辐射电平发送。
当发射机电路465校准并调整其各部件时，发射机电路465内的模拟电路加电并开始调节。当发射机电路465已经完成校准其内部电路时，接收机数字电路426使开关492打开，从而禁止将基准信号220提供给发射机电路465。在该点，发射机电路可使发射机电路465内的功率放大器电路487加电。RF收发机随后进入操作的发送模式并开始发送。
注意，为总体、示意性目的，图4将开关492描述为简单的开关。可使用各种装置来实现受控开关492的功能，例如，半导体开关、逻辑门等等，如本领域的技术人员所理解的。注意，尽管图4将开关492示为存在于接收机数字电路426中，但根据需要，可使开关位于其他位置。将开关492放在接收机数字电路426中有助于将由开关电路生成的谐波只限于接收机数字电路426。
图4中的实施例400包括第一电路部分407(或电路块)，该第一电路部分包括接收机模拟电路408和发射机电路465。实施例400还包括第二电路部分(或电路块)，该第二电路部分包括接收机数字电路426。最后，实施例400包括第三电路部分(或电路块)，该第三电路部分包括本机振荡器电路222。第一电路部分407、第二电路部分，以及第三电路部分彼此分隔开以便易于降低各电路部分中的干扰效应。通过依赖结合图3提供的干扰效应的分析，这种装置易于降低各电路部分中的干扰效应。最好，第一、第二和第三电路部分每个存在于一个集成电路装置中。为进一步降低各电路部分中的干扰效应，图4中的实施例400尽可能使用差分信号。与图4中的信号线或标记数字相邻的符号“(diff.)”表示使用不同线来传播被注释的信号。
注意图4中所示的实施例400在其接收机部分中使用模拟-数字-模拟信号通路。换句话说，ADC电路418将模拟信号转换成数字信号，以便进一步处理，以及后来通过DAC电路445转换回模拟信号。根据本发明的RF收发机由于下述理由使用该特定信号通路。首先，ADC电路418避免需要在具有相对高的动态范围的模拟接口上将信号从接收机模拟电路408传播到接收机数字电路426。包括一位同相数字接收信号421和一位正交数字接收信号424的数字接口比具有相对高的动态范围的模拟接口更不易受噪音或干扰的影响。
第二，图4中的RF收发机使用DAC电路445来维持与通常用来和RF收发机中的基带处理器电路通信的接口的兼容性。根据这些接口，基带处理器从RF收发机内的接收通路电路接收模拟而不是数字信号。在满足那些接口的规格的RF收发机中，接收机数字电路426将模拟信号提供给基带处理器电路120。接收机数字电路426使用DAC电路445来将模拟信号(即，同相模拟接收信号448和正交模拟接收信号451)提供给基带处理器电路120。DAC电路445允许编程同相位电平和满刻度电压，其可在不同基带处理器电路中改变。
第三，与模拟解决方案相比，模拟-数字-模拟信号通路可导致降低的电路大小和面积(例如，在集成电路装置中占用的面积)，从而降低成本。第四，数字电路提供更好的可重复性，相对易于测试，并且比其模拟对应物具有更强的操作性。第五，数字电路与可比较的模拟电路相比对电源电压变动、温度变化等等具有更小的依赖性。
第六，基带处理器电路120通常包括可编程数字电路，而且如果需要的话，可将数字电路的功能归入接收机数字电路426内。第七，数字电路允许在接收通路内更精确的信号处理，例如，信号过滤。第八，数字电路允许更有效率的信号处理。最后，数字电路允许用户更容易使用在接收通路内提供更灵活的信号处理的可编程DAC电路和PGA电路。为受益于模拟-数字-模拟信号通路，根据本发明的RF收发机将低IF信号(例如，用于GSM应用的100KHz)用在它们的接收通路电路中，因为使用较高IF频率可导致对该通路内ADC和DAC电路的更高性能需求。低IF体系结构也减轻图象载波抑制需求，这允许芯片上集成数字过滤器电路436。此外，根据本发明的RF收发机使用数字下变频器电路427和数字滤波器电路436来在接收信号通路内实现数字IF通路。数字IF体系结构便于实现接收机数字电路426和接收机模拟电路408之间的数字接口。
如果接收机数字电路426不需要与基带处理器的通用模拟接口兼容，则可去除DAC电路445，并且如果需要的话，可使用与基带处理器电路120的数字接口。实际上，与如图2D所示的RF收发机类似，可使用硬件、软件，或硬件和软件的组合来在基带处理器电路120内实现接收机数字电路426的功能。在该种情况下，RF收发机将包括两个电路部分(或电路块)。第一电路部分(或电路块)407将包括接收机模拟电路408和发射机电路465。第二电路部分(或电路块)将包括本机振荡器电路222。注意，与图2C所示的RF收发机类似，如果需要的话，可将标准信号发生器218的功能包括在基带处理器电路120内。
可用其他方式分隔图4所示的RF收发机。图5和6示例说明图4的RF收发机的另外的分隔。图5表示包括三个电路部分(或电路块)的RF收发机的实施例500。第一电路部分包括接收机模拟电路408。第二电路部分505包括接收机数字电路426和发射机电路465。正如以上所提到的，GSM规格以发送和接收模式提供替代的RF收发机操作。图5所示的分隔通过将接收机数字电路426和发射机电路465包括在第二电路部分505中来利用GSM规格。第三电路部分包括本机振荡器电路222。最好，第一、第二和第三电路部分分别存在于一个集成电路装置中。与图4的实施例400类似，图5中的实施例500在任何可能的情况下使用差分信号以便进一步降低各电路部分中的干扰效应。
图6表示RF收发机的另一种替代分隔。图6表示包括三个电路部分(或电路块)的RF收发机的实施例600。第一电路部分610包括接收机模拟电路，即，下变频器电路409，以及发射机电路465。第二电路部分620包括ADC电路418，以及接收机数字电路，即，数字下变频器电路427，以及数字滤波器电路436和DAC电路445。第三电路部分包括本机振荡器电路222。最好，第一、第二和第三电路部分分别存在于一个集成电路装置中。与图4的实施例400类似，图6的实施例600在任何可能的情况下使用差分信号以便进一步降低各电路部分中的干扰效应。
图7表示图4所示的RF收发机的变型。图7示例说明根据本发明分隔的RF收发机的实施例700。注意，为简洁起见，图7未明确表示接收机模拟电路408、发射机电路465，以及接收机数字电路426的细节。接收机模拟电路408、发射机电路465、以及接收机数字电路426包括与图4中的它们相应的对应部分中所示的电路类似的电路。与图2D所示的RF收发机类似，图7的实施例700表示其中基带处理器120包括接收机数字电路426的功能的RF收发机。基带处理器电路120可使用硬件、软件、或硬件和软件的结合来实现接收机数字电路426的功能。
因为实施例700将接收机数字电路426的功能包括在基带处理器电路120内，故它两个电路部分(或电路块)。第一电路部分710包括接收机模拟电路408和发射机电路465。第二电路部分包括本机振荡器电路222。注意，与图2C所示的RF收发机类似，如果需要的话，也可将标准信号发生器218的功能包括在基带处理器电路120内。
图8表示根据本发明分隔的多频带RF收发机的实施例800。最好，图8中的RF收发机在GSM(925至960MHz)、PCS(1930至1990 MHz)以及DCS(1805至1880 MHz)频带内操作。与图4中的RF收发机一样，图8中的RF收发机使用低IF体系结构。实施例800包括接收机模拟电路839、接收机数字电路851、发射机电路877、本机振荡器电路222、以及标准信号发生器电路218。本机振荡器电路222包括RF锁相环(PLL)电路840和中频(IF)PLL电路843。RF PLL电路840产生RF本机振荡器，或RF LO信号454，而IF PLL电路843产生IF本机振荡器，或IF LO信号457。
下面的表1表示在接收模式期间，用于RF本机振荡器信号454的优选频率表1

下面的表2列出了在发射模式期间，用于RF本机振荡器信号454的优选频率表2

在接收模式期间，IF本机振荡器信号457最好具有100kHz的频率。在优选实施例中，在发送模式期间，IF本机振荡器信号457最好具有383MHz和427MHz之间的频率。然而，应注意，如果需要的话，可使用用于RF和IF本机振荡器信号454和457的其他频率。
尽管如本领域的技术人员所理解的，可使用其他信号，但标准信号发生器218提供最好包括时钟信号的基准信号220。此外，发射机电路877最好使用用于GSM频带的高端注入(high-sideiniection)以及用于DCS和PCS频带的低端注入。
接收通路电路操作如下。滤波器电路812从天线接口电路202接受GSM RF信号803、DCS RF信号806和PCS RF信号809。尽管如果需要的话，可使用其他类型和数量的滤波器，但滤波器电路812最好包含用于三个频带中的每一个的表面声波(SAW)滤波器。滤波器电路812将经滤波的GSM RF信号815、经滤波的DCS RF信号818以及经滤波的PCS RF信号821提供给低噪声放大器(LNA)电路824。LNA电路824最好具有可编程增益，并部分地为接收通路电路提供可编程增益。
LNA电路824将放大的RF信号827提供给下变频器电路409。注意，除使用具有实值输出(real output)的LNA电路外，也可使用具有复合输出(同相和正交输出)的LNA电路以及多相滤波器电路。复合LNA电路和多相滤波器电路的组合提供更好的图象载波抑制，虽然损耗稍高。因此，选择使用复合LNA电路和多相滤波器电路依赖于图象载波抑制和多相滤波器电路内的损耗间的折衷。
下变频器电路409将放大的RF信号827与从RF PLL电路840接收的RF本机振荡器信号454混合。下变频器电路409产生同相模拟下变频器信号412和正交同相模拟下变频器信号415。下变频器电路409将同相模拟下变频器信号412和正交同相模拟下变频器信号415提供给一对可编程增益放大器(PGA)833A和833B。
PGA 833A和PGA 833B部分地允许编程接收通路的增益。PGA 833A和PGA 833B将模拟同相放大信号841和模拟正交放大信号842提供给复合ADC电路836(即，I和Q输入两者将影响I和Q输出两者)。ADC电路836将模拟同相放大信号841转换成一位同相数字接收信号421。同样地，ADC电路836将模拟正交放大器信号842转换成一位正交数字接收信号424。
注意，根据本发明的RF收发机和接收机最好使用一位数字接口。然而，如已经阅读本发明的该说明书的本领域的技术人员所理解的，也可使用各种其他接口。例如，可使用多位接口或并行接口。此外，如下所述，接收机模拟电路839和接收机数字电路851间的数字接口可发送各种其他信号，而不是下列情况，或除下列情况以外，这种情况是将一位同相和正交数字接收信号提供给接收机数字电路851。举例来说，那些信号可包括基准信号(例如，时钟信号)、控制信号、逻辑信号、握手信号、数据信号、状态信号、信息信号、标记信号、和/或配置信号。此外，根据需要，这些信号可构成单端或差分信号。因此，该接口提供接收机模拟电路和接收机数字电路间灵活的通信机制。
接收机数字电路851接受一位同相数字接收信号421和一位正交数字接收信号424，并将它们提供给数字下变频器电路427。数字下变频器电路427将接收的信号转换成下变频同相信号430和下变频正交信号433并将这些信号提供给数字滤波器电路436。数字滤波器电路436最好包括在其输入信号上执行滤波操作的IIR信道选择滤波器。然而，注意，根据需要，可使用其他类型的滤波器，例如FIR滤波器。
数字滤波器电路436将数字同相滤波信号439提供给数字PGA863A以及将数字正交滤波信号442提供给数字PGA 863B。数字PGA 863A和PGA 863B部分地允许编程接收通路电路的增益。数字PGA 863A将放大的数字同相信号869提供给DAC电路875A，而数字PGA 863B将放大的数字正交信号872提供给DAC电路875B。DAC电路875B将放大的数字同相信号869转换成同相模拟接收信号448。DAC电路875B将放大的数字正交信号872信号转换成正交模拟接收信号451。根据需要，基带处理器电路120接受同相模拟接收信号448和正交模拟接收信号451以便进一步处理。
注意，在接收机数字电路851中所示的数字电路框图主要描述整体功能和信号流。实际的数字电路实现可包含或不包含用于各个功能块的单独可识别的硬件。例如，根据需要，可重新使用(在时间上，例如，通过使用多路复用)相同的数字电路来实现数字PGA863A和数字PGA 863B。
同时也注意，与图4中的RF收发机类似，图8中的RF收发机的特征在于数字IF体系结构。数字IF体系结构便于实现接收机数字电路426和接收机模拟电路408间的一位数字接口。此外，数字IF体系结构允许数字(而不是模拟)IF滤波，从而提供数字滤波的所有优点。
发射机电路877包括基带上变频器电路466、发送VCO电路481、一对发射机输出缓冲器892A和892B，以及补偿式PLL电路897。补偿式PLL电路897包括偏移混频器电路891、鉴相器电路882、以及环路滤波器电路886。基带上变频器电路466接受模拟同相发送输入信号460和模拟正交发送输入信号463，将这些信号与IF本机振荡器信号457混合，并将发送IF信号880提供给补偿式PLL电路897。补偿式PLL电路897使用发送IF信号880作为基准信号。发送IF信号880最好包括调制的单边频带IF信号，但如本领域的技术人员将理解的，根据需要，可使用其他类型的信号和调制。
在补偿式PLL电路897中的偏移混频器电路891将发送VCO输入信号478与RF本机振荡器信号454混合，并将混合信号890提供给鉴相器电路882。鉴相器电路882将混合信号890与发送IF信号880进行比较并将补偿式PLL误差信号884提供给环路滤波器电路886。环路滤波器电路886依次将滤波的补偿式PLL信号888提供给发送VCO电路481。因此，补偿式PLL电路897以及发送VCO电路481在反馈环路中操作。最好，发送VCO电路481的输出频率居于DCS和PCS频带之间的中心，并且将其输出除以2以便用于GSM频带。
发射机输出缓冲器892A和892B接收发送VCO输出信号478并将缓冲的发送信号894和895提供给一对功率放大器896A和896B。功率放大器896A和896B分别提供放大的RF信号899和898，用于通过天线接口电路202和天线130发送。功率放大器896A提供用于GSM频带的RF信号899，而功率放大器896B提供用于DCS和PCS频带的RF信号898。然而，本领域的技术人员将理解可使用功率放大器和频带的其他配置。此外，根据需要，可将RF滤波器电路用在发射机电路877的输出通路中。
实施例800包括三个电路部分(或电路块)。第一电路部分801包括接收机模拟电路839和发射机电路877。第二电路部分854包括接收机数字电路851和标准信号发生器电路218。最后，第三电路部分包括本机振荡器电路222。使第一电路部分801、第二电路部分854和第三电路部分彼此分隔开以便易于降低各电路部分中的干扰效应。由于在上述结合图3所提供的干扰效应的分析，该种配置易于降低各电路部分中的干扰效应。最好，第一、第二和第三电路部分中的每一个存在于一个集成电路装置中。为进一步降低各电路部分中的干扰效应，图8的实施例800在任何可能的情况下使用差分信号。图8中，与信号线或标记数字相邻的符号“(diff.)”表示使用差分线来传播被注释的信号。
注意，与如图4所示的RF收发机类似，如上所述，图8所示的实施例800将模拟-数字-模拟信号通路用在其接收机部分中。由于与结合图4所示的收发机所述的类似原因，实施例800使用这种特殊的信号通路。
与图4中的收发机相同，如果接收机数字电路851不需要与基带处理器的通用模拟接口兼容，则可去除DAC电路875A和875B，并根据需要，使用与基带处理器电路的数字接口。实际上，与图2D所示的RF收发机类似，可使用硬件、软件、或硬件和软件的组合在基带处理器电路120内实现接收机数字电路851的功能。在该种情况下，RF收发机将包括两个电路部分(或电路块)。第一电路部分801将包括接收机模拟电路839和发射机电路877。第二电路部分将包括本机振荡器电路222。同时也应注意，与图2C所示的RF收发机类似，在实施例800中，根据需要，可将标准信号发生器电路218的功能包括在基带处理器电路120中。
本发明的另一方面包括接收机数字电路和接收机模拟电路间的可配置接口。通常，试图最小化接收机模拟电路内的数字交换活动性。接收机模拟电路内的数字交换活动性将可能干扰灵敏的模拟RF电路，例如，LNA或混频器。如上所述，接收机模拟电路包括模数电路(ADC)，其最好包括西格马-德尔塔型ADC。西格马-德尔塔型ADC通常在它们的输出级使用时钟信号，其输出级通常具有脉冲波形，并因此包含高频Fourier级数谐波。此外，ADC电路本身产生接收机数字电路使用的数字输出。在ADC电路的输出出现的数字交换也将干扰接收机模拟电路中的灵敏模拟电路。
本发明意图提供根据本发明的RF装置，例如，接收机和收发机，其包括接口电路以便最小化或降低来自RF装置内的数字电路的干扰效应。图9A表示接收机数字电路905和接收机模拟电路910间的接口的实施例900A。该接口包括可配置接口信号线945。图9A的收发机内的基带处理器电路120将配置、状态和设置信号发送到接收机数字电路905和接收机模拟电路910。在根据本发明的RF收发机的优选实施例中，通过将配置数据发送到包括在接收机数字电路905和接收机模拟电路910中的读写寄存器，基带处理器电路120可与接收机数字电路905和接收机模拟电路910通信。
接收机数字电路905通过一组串行接口信号线920与基带处理器电路120通信。串行接口信号线920最好包括串行数据输入(SDI)信号线925、串行时钟(SCLK)信号线930、串行接口使能(SENB)信号线935，以及串行数据输出(SDO)信号线940。收发机电路和基带处理器电路120最好在操作的发送和接收模式期间，使所有串行接口信号线920保持在天电干扰电平。串行接口最好使用包括6个地址位和16个数据位的22位串行控制字。然而，注意，根据需要，可使用包含不同数量的信号线、不同类型和大小的信号，或包含这二者的其他串行接口、并行接口，或其他类型的接口。也注意，SENB信号最好是低电平有效逻辑信号，尽管如本领域的技术人员将理解的，可通过修改电路来使用常规(即，高电平有效)逻辑信号。
接收机数字电路905经可配置接口信号线945与接收机模拟电路910通信。接口信号线945最好包括四个可配置信号线950、955、960、和965，尽管根据需要，根据特定应用，可使用其他数量的可配置信号线。除提供串行接口信号920外，基带处理器电路120可将如图9A中示为减低功耗(power down)(PDNB)信号的控制信号915提供给接收机数字电路905和接收机模拟电路910两者。接收机数字电路905和接收机模拟电路910最好将减低功耗(PDNB)信号用作控制信号915以便配置接口信号线945的功能。换句话说，接口信号线945的功能取决于控制信号915的状态。同样，在收发机的接收通路和发送通路内的电路的初始化在PDNB信号的上升沿发生。注意PDNB信号最好是低电平有效逻辑信号，尽管如本领域的技术人员将理解的，也可使用常规(即，高电平有效)逻辑信号。也注意，除使用PDNB信号外，根据需要，也可使用其他信号来控制接口信号线945的配置。
在减低功耗或串行接口模式中(即，控制信号915(例如，PDNB)处于逻辑低状态)，接口信号线950提供串行时钟(SCLK)以及接口信号线955提供串行接口使能信号(SENB)。此外。接口信号线960提供串行数据输入信号(SDI)，而接口信号线965提供串行数据输出(SDO)信号。在该模式的操作期间，根据需要，收发机也可执行电路校准和调整过程。例如，不同收发机部件的值可随时间或按不同批量生产的收发机改变。收发机可改变和调整其电路以便考虑到该变化并提供更高性能。
在操作的正常接收模式(即，控制信号，PDNB处于逻辑高状态)中，接口信号线950提供负时钟信号(CKN)和接口信号线955提供正时钟信号(CKP)。此外，接口信号线960提供负数据信号(ION)，而接口信号线965提供正数据信号(IOP)。
在本发明的优选实施例中，CKN和CKP信号一起形成由接收机数字电路905提供给接收机模拟电路910的差分时钟信号。接收机模拟电路910可将该时钟信号提供给RF收发机内的发射机电路以便于电路的校准和调整，如上所述。在接收模式期间，接收机模拟电路910将ION和IOP信号提供给接收机数字电路905。ION和IOP信号最好形成差分数据信号。如上所提到的，在操作的接收模式期间，收发机禁用发射机电路。
在根据本发明的优选实施例中，当发射机电路正在发送信号时，切断时钟信号CKN和CKP。在发送模式期间，接口信号线960和965最好将来自接收机数字电路905的两个逻辑信号提供给接收机模拟电路910。根据需要，信号线可提供输入/输出信号以便在接收机数字电路905和接收机模拟电路910间发送数据、状态、信息、标记和配置信号。最好，逻辑信号控制发送VCO电路的输出缓冲器。注意，除将接口信号线960和965配置成逻辑信号线外，根据需要，可以其他方式，例如，模拟信号线、差分模拟或数字信号线等等来配置它们。此外，根据需要，接口信号线960和965可将来自接收机数字电路905的信号提供给接收机模拟电路910，或反之亦然。
除使用差分信号外，根据本发明的RF收发机最好采用其他措施来降低各个收发机电路中的干扰效应。根据需要，信号CKN、CKP、ION和IOP可构成电压信号。根据应用，信号CKN、CKP、ION和IOP(或发送模式中的逻辑信号)可具有低电压摆动(例如，电压摆动小于供电电压)以便降低由于这些信号上的电压交换引起的干扰的大小和效应。
在根据本发明的优选实施例中，信号CKN、CKP、ION和IOP构成电流，而不是电压信号。此外，为更进一步帮助降低干扰效应，根据本发明的RF收发机最好使用有限带宽信号。根据本发明的RF收发机最好使用滤波来从那些信号去除一些较高频率谐波以便产生有限带宽电流信号。
下面的表3将可配置接口信号线950、955、960和965的优选功能性归纳为控制信号915(例如，PDNB)的状态的函数表3

在接收机数字电路905和接收机模拟电路910间的接口中使用可配置接口信号线945允许使用相同的物理连接(例如，集成电路装置上的管脚或模块上的电子连接器)来实现不同功能。因此，接收机数字电路905和接收机模拟电路910间的可配置接口使得物理电子连接可用于其他使用，例如，在灵敏的模拟信号管脚或连接器附近提供接地管脚或连接器以便有助于屏蔽来自RF干扰的那些信号。此外，接收机数字电路905和接收机模拟电路910间的可配置接口降低了封装的大小、成本和复杂性。
图9B表示包括根据本发明的可配置接口的实施例900B。在这里，基带处理器电路120包含接收机数字电路905的功能性。根据需要，基带处理器电路120使用硬件、软件或二者来实现接收机数字电路905的功能性。因为基带处理器电路120已包含接收机数字电路905，故基带处理器电路120可使用可配置接口信号线945，根据控制信号915(例如，PDNB信号)的状态，与接收机模拟电路910通信。根据控制信号915的状态，可配置接口信号线945执行如上结合图9A所述的相同功能。如上所述，在发送模式期间，可重新配置接口信号线960和965以便实现所需功能，例如，逻辑信号。
图10表示在减低功耗或串行接口模式(即，逻辑信号915为逻辑低状态)中的RF收发机内的根据本发明的可配置接口的实施例1000的总体框图。控制信号915上的逻辑低状态使能驱动器电路1012A、1012B和1012C，从而将可配置串行接口信号线950、955和960提供给接收机模拟电路910。类似地，控制信号915上的逻辑低状态使AND门1030A、1030B和1030C将可配置接口信号线950、955和960提供给接收机模拟电路910内的其他电路。AND门1030A、1030B和1030C的输出分别包括选通的SCLK信号1032、选通的SENB信号1034和选通的SDI信号1036。
接口控制器电路1040将选通的SCLK信号1032、选通的SENB信号1034和选通的SDI信号1036接受为输入。接口控制器电路1040存在于接收机模拟电路910中并产生接收机模拟电路SDO信号1044和使能信号1046。通过控制三态驱动器电路1042，使能信号1046控制将接收机模拟电路SDO信号1044经可配置接口信号线965提供给接收机数字信号905。
接收机数字电路905内的接口控制器电路1010从基带处理器电路120接受SCLK信号925、SENB信号930和SDI信号935。通过译码那些信号，接口控制器电路1010确定基带处理器电路120是否想与接收机数字电路905通信(例如，基带处理器电路120尝试读取存在于接收机数字电路905上的状态或控制寄存器)。如果是，接口控制器电路1010将SCLK信号925、SENB信号930和SDI信号935提供给接收机数字电路905内的其他电路(未明确示出)以便进一步处理。
接口控制器电路1010将接收机数字电路SDO信号1018、选择信号1020以及使能信号1022提供作为输出信号。接收机数字电路SDO信号1018表示用于接收机数字电路905的串行数据输出信号，即，接收机数字电路905试图提供给基带处理器电路120的串行数据输出信号。接口控制器电路1010将选择信号1020提供给多路复用器电路1014。多路复用器电路1014使用该信号来有选择地将通过可配置接口信号线965接收的接收机数字电路SDO信号1018或接收机模拟电路SDO信号1044提供作为多路复用器电路输出信号1024。三态驱动器电路1016在使能信号1022的控制下，将多路复用器电路输出信号1024提供给基带处理器电路120。
三态驱动器电路1012A、1012B和1012C将反相的控制信号915用作它们的使能信号。因此，控制信号915的逻辑高值禁用驱动器电路1012A、1012B和1012C，从而禁用接收机数字电路905和接收机模拟电路910间的串行接口。类似地，AND门1030A、1030B和1030C使用反相的控制信号915来选通接口信号线950、955和960。换句话说，控制信号915的逻辑高值禁制在接收机模拟电路910上的AND门1030A、1030B和1030C的输出上的逻辑切换。
图11A表示在按操作的常规接收模式(即，控制信号915处于逻辑高状态)工作的RF收发机中，根据本发明的可配置接口的实施例1100A的总体框图。如上所述，在该模式中，接收机数字电路905通过可配置接口信号线950和955，将时钟信号提供给接收机模拟电路910。可配置接口信号线950提供CKN信号，而可配置接口信号线955提供CKP信号。同样，在该模式中，接收机模拟电路910通过可配置接口信号线960和965，将数据信号提供给接收机数字电路905。
接收机数字电路905通过使用时钟驱动器电路1114，将CKN和CKP信号提供给接收机模拟电路910。时钟驱动器电路1114从信号处理电路1110接收时钟信号1112A和互补时钟信号1112B。信号处理电路1110接收基准信号220并将其转换成时钟信号1112A和互补时钟信号1112B。接口控制器电路1116分别经接口信号线950和955提供控制将CKN和CKP时钟信号提供给接收机模拟电路910的使能信号1118。
接收机模拟电路910包括接收CKN和CKP时钟信号并提供时钟信号1132A和互补时钟信号1132B的时钟接收机电路1130。在接收机模拟电路910内的接口控制器电路1140提供控制时钟接收机电路1130操作的使能信号1142。
根据需要，时钟信号1132A为ADC电路1144，或其他电路(例如，校准电路)或二者计时。注意，除使用时钟信号1132外，可通过如技术人员将理解的那样对电路进行改进，使用互补时钟信号1132B。ADC电路1144将一位差分同相数字信号1146A和一位差分正交数字信号1146B提供给多路复用器电路1150。多路复用器电路1150将一位差分数字输出信号1152提供给数字驱动器电路1154。因此，输出信号1152形成多路复用的I信道数据和Q信道数据。分别使用可配置接口信号线960和965，数据驱动器电路1154将包括ION和IOP的差分数据信号提供给接收机数字电路905。
时钟信号1132A也充当多路复用器电路1150的选择信号。在时钟信号1132A的交变沿上，多路复用器电路1150选择一位差分同相数字信号1146A(即I信道数据)和一位差分正交数字信号1146B(即，Q信道数据)并将其提供给数据驱动器电路1154。接口控制器电路1140将使能信号1156提供给数据驱动器电路1154，该数据驱动器电路1154经可配置接口信号线960和965控制将可配置接口信号960和可配置接口信号965提供给接收机数字电路905。
接收机数字电路905包括数据接收机电路1120。数据接收机电路1120从接收机模拟电路910接收经可配置接口信号线960和965提供的信号。数据接收机电路1120提供一对输出1122A和1122B。由接口控制器电路1116提供的使能信号1124控制数据接收机电路1120的操作。
接收机数字电路905还包括将时钟信号1112A和互补时钟信号1112B接受为其输入的延迟单元电路1119。延迟单元电路1119构成延迟补偿电路。换句话说，理想地，延迟单元电路1119的传播延迟补偿信号经历的延迟，当它们从接收机数字电路905传播到接收机模拟电路910，并返回接收机数字电路905时。
延迟单元电路1119提供时钟信号1121A和互补时钟信号1121B作为其输出。时钟信号1121A和互补时钟信号1121B分别为一对D触发器电路1123A和1123B计时。D触发器电路1123A和1123B交替锁存数据接收机电路1120的输出1122A。换句话说，时钟信号1121A通过D触发器电路1123A锁存I信道数据，而互补时钟信号1121B使D触发器电路1123B锁存Q信道数据。
延迟单元电路1119的输出信号帮助接收机数字电路905采样其从接收机模拟电路910接收的I信道数据和Q信道数据。接收机数字电路905通过ION信号960和IOP信号965接收多路复用的I信道数据和Q信道数据。因此，D触发器电路1123A和1123B在多路复用的I信道数据和Q信道数据上执行多路分解功能。
在常规的接收或发送模式中，(即，控制信号915处于逻辑高状态)，接口信号线950提供负时钟信号(CKN)，接口信号线955提供正时钟信号(CKP)。在本发明的优选实施例中，CKN和CKP信号一起形成接收机数字电路905提供给接收机模拟电路910的差分时钟信号。
在接收模式期间，接口信号线960提供负数据信号(ION)，而接口信号线965提供正数据信号(1OP)。ION和IOP信号最好形成差分数据信号。
在发送模式中，数据信号可充当输入/输出信号以便在接收机数字电路905和接收机模拟电路910间发送数据、状态、信息、标记和/或配置信号。最好，接口信号线960和965充当发送模式中的两条逻辑信号线。如上所述，在操作的发送模式期间，收发机禁用接收机电路。在根据本发明分隔的RF收发机中(参见例如，图2A-2D，4和8)，如上所述，时钟接收机电路1130可将时钟信号1132A、互补时钟信号1132B，或二者提供给发射机电路(结合接收机模拟电路910被分隔)，用于电路校准、电路调整等等。
然而，在发送模式中，只要结束电路校准和调整，时钟驱动器电路1114使用使能信号1118来禁止将CKN和CKP时钟信号传播到接收机模拟电路910。用这种方式，时钟驱动器电路1114执行在图4和8中开关492的功能。注意，在操作的常规发送模式期间，ADC电路1144不经过ION和IOP信号向接收机数字电路905提供任何数据，因为，根据TDD协议，在操作的常规发送模式期间，接收机通路电路是无效的。然而，接收机数字电路905将控制信号经接口信号线960和965提供给接收机模拟电路910。
在发送模式期间，接口控制器电路1116经信号线1160将控制信号提供给接口信号线960和965。接口控制器电路1140经信号线1165接收控制信号并根据需要，将它们提供给接收机模拟电路内的各个块。在接收模式期间，接口控制器电路1116禁止(例如，高阻状态)信号线1160。类似地，接口控制器电路1140在接收模式期间禁止信号线1165。
为总体示例目的，图11A表示作为两个电路块的接口控制器电路1116和接口控制器电路1140，该两个电路块分别与图10的接口控制器电路1010和接口控制器电路1040相区分。根据需要，可将接口控制器电路1116的功能与接口控制器电路1010的功能结合。同样，根据需要，可将接口控制器电路1140的功能与接口控制器电路1040的功能结合。此外，可将信号处理电路1110的功能分别与接口控制器电路1116和接口控制器电路1140的功能结合。如本领域的技术人员将理解的，结合这些电路的功能依赖于各种设计和实现的选择。
图11B示例说明根据本发明的延迟单元电路1119的优选实施例1100B的框图。延迟单元电路1119包括数据接收机电路1120A的复制品串联时钟驱动器电路1114A的复制品。(注意，延迟单元电路1119可替代地包括时钟接收机电路1 130的复制品串联数据驱动器电路1154的复制品。)时钟驱动器电路1114A的复制品接受时钟信号1112A和互补时钟信号1112B。时钟驱动器电路1114A的复制品将其输出提供给数据接收机电路1120A的复制品。数据接收机电路1120A的复制品提供时钟信号1121A和互补时钟信号1121B。时钟信号1121A和互补时钟信号1121B构成延迟单元电路1119的输出信号。延迟单元电路1119还将使能信号1118和1124接收为输入(注意，为清楚起见，图11A未示出那些输入信号)。使能信号1118耦合到时钟驱动电路1114A的复制品，而使能信号1124耦合到数据接收机电路1120A的复制品。
注意，图11B构成延迟单元电路1119的总体框图。除使用不同块1114A和1120A外，根据需要，可替代地使用结合该两个块的功能的单个块。此外，根据需要，可使用提供可调整的，而不是固定延迟的电路。同时注意，延迟单元电路1119的实施例1100B最好补偿图11A中的时钟驱动器电路1114中的延迟。换句话说，延迟单元电路1119最好足以补偿从接收机数字电路905发送到接收机模拟电路910并返回到接收机数字电路905的信号内的往返行程延迟，以便允许在接收机数字电路内精确地采样I信道数据和Q信道数据。
接收机数字电路905和接收机模拟电路910最好处于单独的集成电路装置中。因为那些集成电路装置通常来自于各自的半导体制作工艺和生产线，所以它们的工艺参数不能紧密地匹配。因此，延迟单元电路1119的优选实施例1100B不补偿图11A内的时钟接收机电路1130、数据驱动器电路1154和数据接收机电路1120中的延迟。
然而，如果需要的话，延迟单元电路1119也可补偿时钟接收机电路1130、数据驱动器电路1154和数据接收机电路1120的信号延迟。因此，在相对紧密地匹配接收机数字电路905和接收机模拟电路910的工艺参数的情况下(例如，通过使用薄膜组件、绝缘硅片等等)，延迟单元电路1119也可补偿其他电路块的延迟。如另一个替代方案，如本领域的技术人员将理解的，可使用提供可调节延迟，然后基于接收机数字电路905和接收机模拟电路910内的延迟编程该可调节延迟(例如，提供一组匹配的接收机数字电路905和接收机模拟电路910)。此外，除开环装置外，根据需要，可使用闭环反馈电路实现(例如，通过使用锁相环电路)来控制和补偿接收机模拟电路910和接收机数字电路905间的延迟。
注意，图11A和11B内所示的数字电路块主要描述总体功能和信号流。实际电路实现可包含或不包含用于各个功能块的单独的可识别硬件。例如，根据需要，可将各个电路块的功能结合到一个电路块中。
图12表示根据本发明的信号驱动器电路的优选实施例1200的示意图。可将信号驱动器电路用作时钟驱动器电路1114和数据驱动器电路1154。在后一情况下，在图11A中，信号驱动器电路的输入信号构成输出信号1152和使能信号1156，而信号接收机电路的输出信号分别构成ION信号960和IOP信号965图12中的信号驱动器电路包括两个电路支路。一个电路支路包括MOSFET装置1218和1227以及电阻器1230。第二支路包括MOSFET装置1242和1248和电阻器1251。输入时钟信号控制MOSFET装置1218和1242。电流源1206、MOSFET装置1209和1215以及电阻器1212提供用于两个电路支路的偏置。
MOSFET装置1227和1248分别通过电阻器1230和1251驱动CKN和CKP输出端。根据时钟信号的状态，信号驱动器电路的一个支路比另一支路传导更多的电流。通过另一种方法，响应时钟信号，信号驱动器电路将电流从一个支路引入其他支路。因此，信号驱动器电路提供包括电流信号CKN和CKP的差分时钟信号。
如果使能信号为高，MOSFET装置1203为断开，因此不影响其余电路的操作。在这种情况下，电流I0流过电流源1206和连接成二极管的MOSFET装置1209。电流的流动在MOSFET装置1209的栅极生成电压。MOSFET装置1227和1248与MOSFET装置1209共享相同的栅极连接。因此，当适合的MOSFET装置处于导通状态时，MOSFET装置1227和1248具有与MOSFET装置1209相同的栅-源电压Vgs。
MOSFET装置1218和1242导致在第一和第二电路支路间导引的电流。在电路操作期间，仅有一个MOSFET装置1218和1242处于导通状态。根据哪个MOSFET装置处于导通状态，镜像电流(mirroring current)I0流过包括处于导通状态的装置的电流支路。
电阻器1221和1239将小的涓流电流(strickle current)提供给包括处于断路状态的MOSFET装置(即，MOSFET装置1218或MOSFET装置1242)的电路支路。该小的涓流电流防止信号接收机电路中的连接成二极管的MOSFET装置(见图13)完全断开。响应输入时钟信号中的跃迁，该涓流电流有助于降低改变电流状态中的延迟。该涓流电流也有助于帮助降低CKP和CKN端的瞬态信号，从而降低干扰效应。
电容器1224和1245提供滤波以便当MOSFET装置1218和MOSFET装置1242切换状态时，流过第一和第二电路支路(CKN和CKP电路支路)的电流不会快速改变。因此，电容器1224和1245降低从各电路支路流入CKN和CKP端的电流中的高频含量。如上所述，流过CKN和CKP端的电流的降低的高频(即，有限频带)含量有助于降低对其他电路部分，例如，LNA电路的干扰效应。电容器1233和1236以及电阻器1230和1251有助于进一步降低流过CKN和CKP端的电流的高频含量。因此，图12中的电路提供在两个电路支路间平滑地导引电流，从而降低与其他电路的干扰效应。
当使能信号进入低电平状态时，MOSFET装置1203导通并使MOSFET装置1209断开。MOSFET装置1227和1248也断开，且该电路变为禁止。注意，可从减低功耗PDNB信号导出使能信号。
图13表示根据本发明的信号接收机电路的优选实施例1300的示意图。可将信号接收机电路用作图11A中的时钟接收机电路1130和数据接收机电路1120。在后一种情况下，在图11A中，信号接收机电路的输入信号构成ION信号960和IOP信号965以及使能信号1124，而输出信号分别构成输出1122A和1122B处的信号。
图13中的信号接收机电路有助于将差分输入电流转换成CMOS逻辑信号。图13中的信号接收机电路由包括两个电路支路。第一电路支路包括MOSFET装置1303、1342和1345。第二支路包括MOSFET装置1309、1324和1327。注意，最好，MOSFET装置1303和1309的定标在它们间提供1∶2的电流增益。同样地，MOSFET装置1330和1327的定标在它们间提供1∶2的电流增益。电流增益有助于降低信号接收机电路中的相位噪声。
MOSFET装置1339、1342、1333和1324提供用于电路的使能能力。当使能输入处于高状态时，MOSFET装置1339、1342、1333和1324处于导通状态。MOSFET装置1345和1336是电流反射镜，与MOSFET装置1303和1309相同。MOSFET装置1330和1327也构成电流反射镜。
流过CKN和CKP端的电流反射到MOSFET装置1327和1309。实际流过第二电路支路的电流取决于由MOSFET装置1327和MOSFET装置1309试图传导的电流。两个电流中较低者决定流过第二电路支路的实际电流。
MOSFET装置1327和MOSFET装置1309试图传导的电流间的差值流过节点1360处的寄生电容。在节点1360，电流充电或放电该电容，从而使试图运送更高电流的MOSFET设备1327和1309中任何一个的漏-源电压(Vds)较小。最终，MOSFET装置1327和1309试图传导的电流的较低电流决定通过电路的第二支路的电流。
一对反相器1312和1315分别提供实际的和互补输出信号1351和1348。因此，信号接收机电路将差分输入电流转换成CMOS逻辑输出信号。
图14表示根据本发明的替代的信号驱动器电路的实施例1400。图14中的信号驱动器电路包括两个电路支路。第一电路支路包括MOSFET装置1406和电阻器1415A。第二电路支路包括MOSFET装置1409和电阻器1415B。电流源1403将电流提供给两个电路支路。
输入时钟信号控制MOSFET装置1406和1409。MOSFET装置1406和1409分别驱动CKP和CKN输出端。根据时钟信号的状态，信号驱动器电路的一个支路传导电流。换句话说，响应时钟信号，信号驱动器电路将电流从一个支路导引入另一个支路。因此，信号驱动器电路提供包括信号CKN和CKP的差分时钟信号。电容器1412过滤输出信号CKN和CKP。换句话说，电容器1412提供输出信号CKN和CKP的频带限制。注意，电流源1403通过电容器1415A和1415B提供电流来提供限幅信号。
注意，根据本发明的信号驱动器电路(时钟驱动器和数据驱动器电路)最好提供电流信号CKN和CKP。类似地，根据本发明的信号接收机电路(时钟接收机和数据接收机电路)最好接收电流信号。作为一种替代方案，根据需要，可使用将电压信号提供作为它们的输出的信号驱动器电路。也可实现接收电压信号而不是电流信号的信号接收机电路。如上面所提到的，根据应用，根据需要，例如，通过滤波可限制那些电压信号的频率组成。
通常，存在用于限制噪声，例如，在根据本发明的接收机模拟电路和接收机数字电路间的接口中的数字交换噪声的几种技术。这些技术包括使用差分信号、使用有限带宽信号以及使用限幅信号。根据需要，根据本发明的RF装置可使用这些技术的任何一种或全部。此外，如已经阅读本发明的说明书的本领域的普通技术人员将理解的，可将那些技术的任何一个或全部应用到采用电压或电流信号的接口电路中。
注意，如本领域的技术人员将理解的，根据本发明的RF收发机的各实施例支持电路实现的各种选择。例如，如上所提到的，根据本发明的RF收发机的每个电路部分(或电路块)最好存在于一个集成电路装置中。然而，本领域的技术人员将意识到，电路部分(或电路块)可替代地存在于其他衬底、载体或封装装置中。通过示例，根据需要，其他分隔装置可使用组件、薄膜组件、厚膜组件、单个衬底上的绝缘部分、电路板部分等等，与在此描述的本发明的实施例一致。
本发明的一个方面试图分隔被设计成在几个通信信道(例如，GSM、PCS和DCS)中操作的RF收发机。然而，本领域的技术人员将意识到，根据需要，可根据本发明分隔被设计成在一个或多个其他信道、频率、或频带中操作的RF收发机。
此外，根据本发明的RF收发机的分隔最好应用于具有低IF、数字IF体系结构的RF装置(例如，接收机或收发机)。然而，注意，如本领域的普通技术人员将理解到的，可将根据本发明的分隔和接口原理应用到其他RF接收机或收发机体系结构和配置。通过示例，可将根据本发明的分隔和接口原理用在RF装置中，该RF装置包括● 低IF接收机电路；● 低IF接收机电路和补偿式PLL发射机电路；● 低IF接收机电路和直接上变频发射机电路；● 直接转换接收机电路；● 直接转换接收机电路和补偿式PLL发射机电路；或● 直接转换接收机电路和直接上变频发射机电路如根据本发明的分隔原理的灵活性的一个例子所述的，可在一个部分中包括LO电路、在第二部分中包括接收机数字电路，以及在第三部分中包括接收机上变频电路和接收机模拟电路。如另一个示例性替代方案所述的根据噪声和干扰特性以及用于特定实现的规格，可将LO电路和发射机上变频电路包括在一个电路部分中。
注意，在典型的直接变频RF接收机或发射机实现中，接收机数字电路将不包括数字下变频电路(然而，接收机模拟电路将与上述的实施例类似)。此外，在典型的直接上变频发射机电路中，可从发射机电路中去除补偿式PLL电路和发送VCO电路。LO电路将RF LO信号提供给发射机电路的上变频电路，而不是补偿式PLL电路。同样，在直接上变频实现中，LO电路通常不提供IF LO信号。
此外，如上所提到的，可将根据本发明的分隔和接口原理不仅用在RF收发机中，而且用在用于高性能应用的RF接收机中。在这种RF接收机中，可如图2A-2D和4-8所示地分隔接收机(如上所述)。换句话说，RF接收机可具有包括接收机模拟电路的第一电路部分，以及包括接收机数字电路的第二电路部分。
根据需要，RF接收机也可在接收机模拟电路和接收机数字电路间使用数字接口。由于使用如上所述的接收机模拟电路和接收机数字电路，RF接收机具有低IF、数字IF体系结构的特征。另外，如相对于根据本发明的RF收发机所提到的，根据性能规格和设计目标，根据需要，可将在包括接收机模拟电路的电路部分中包括所有或一部分本机振荡器电路。根据本发明分隔RF接收机易于降低各电路部分间的干扰效应。
如上所述，尽管根据本发明的RF装置在接收机模拟电路和接收机数字电路间使用串行接口，但根据需要，例如也可使用包含不同数量的信号线、不同类型和大小的信号，或二者的并行接口等其他类型的接口。此外，根据本发明，时钟驱动器电路和数据驱动器电路通常构成信号驱动器电路，可将该信号驱动器电路用在接收机模拟电路和接收机数字电路间的各种数字接口中。
同样，根据本发明，时钟接收机电路和数据接收机电路通常构成信号接收机电路，可将该信号接收机电路用在接收机模拟电路和接收机数字电路间的各种数字接口中。换句话说，如已经阅读过本发明的说明书的普通技术人员将理解的，可使用信号驱动器电路和信号接收机电路来实现更多种的数字接口。
本发明的另外的进一步改进和另外的实施例对考虑到本发明的说明书的本领域的技术人员来说是显而易见的。因此，该说明书教导本领域的技术人员实现本发明的方法并且仅解释为为示例目的。
所示和描述的发明的形式应当理解为当前的优选实施例。本领域的技术人员将在各部件的形状、大小和配置方面做出各种改变，而不脱离该文件中所述的本发明的范围。例如，本领域的技术人员可用等效的元件代替在此示例和描述的元件。此外，从本发明的该说明书受益的本领域的技术人员可与其他特征无关地使用本发明的某些特征，而不脱离本发明的范围。
权利要求
1.一种射频(RF)装置，包括接收机模拟电路，其被配置成用来从模拟射频信号产生至少一个数字接收信号，所述接收机模拟电路具有多条信号线，所述信号线可由一个控制信号来配置；以及接收机数字电路，其被配置成用来从所述接收机模拟电路接受所述至少一个数字接收信号，所述接收机数字电路具有耦合到所述模拟接收机电路的所述信号线的多条信号线，所述数字接收机电路的信号线可由所述控制信号来配置。
2.如权利要求1所述的RF装置，其中，当所述控制信号处于第一状态时，将所述接收机模拟电路的信号线以及所述接收机数字电路的信号线配置成一个数据和时钟信号接口。
3.如权利要求2所述的RF装置，其中，当所述控制信号处于第二状态时，将所述接收机模拟电路的信号线和所述接收机数字电路的信号线配置成一个串行接口。
4.如权利要求3所述的RF装置，其中，所述串行接口包括多个数据信号和多个控制信号。
5.如权利要求4所述的RF装置，其中，所述多个控制信号包括时钟信号，其中，所述时钟信号是有限带宽电流信号。
6.如权利要求5所述的RF装置，其中，所述多个控制信号包括串行接口使能信号，其中，所述串行接口使能信号是有限带宽电流信号。
7.如权利要求6所述的RF装置，其中，所述多个数据信号包括串行数据输入信号，其中，所述串行数据输入信号是有限带宽电流信号。
8.如权利要求7所述的RF装置，其中，所述多个数据信号包括串行数据输出信号，其中，所述串行数据输出信号是有限带宽电流信号。
9.如权利要求8所述的RF装置，其中，所述接收机模拟电路位于第一集成电路装置中，以及所述接收机数字电路位于第二集成电路装置中。
10.如权利要求3所述的RF装置，其中，所述数据和时钟接口包括数据信号和时钟信号。
11.如权利要求10所述的RF装置，其中，所述数据信号是有限带宽差分电流信号。
12.如权利要求11所述的RF装置，其中，所述时钟信号是有限带宽差分信号。
13.如权利要求12所述的RF装置，其中，所述接收机模拟电路位于第一集成电路装置中，以及所述接收机数字电路位于第二集成电路装置中。
14.一种射频(RF)收发机，包括第一集成电路装置，其包括接收机模拟电路，所述接收机模拟电路被配置成用来从模拟射频信号产生至少一个数字接收信号，所述接收机模拟电路具有可由一个控制信号配置的多条信号线；以及第二集成电路装置，其包括接收机数字电路，所述接收机数字电路被配置成用来从所述接收机模拟电路接受所述至少一个数字接收信号，所述接收机数字电路具有可由所述控制信号配置的多条信号线；其中，所述接收机模拟电路的信号线被耦合到所述接收机数字电路的信号线。
15.如权利要求14所述的收发机，其中，当所述控制信号处于第一状态时，将所述接收机模拟电路的信号线以及所述接收机数字电路的信号线配置成一个数据和时钟信号接口。
16.如权利要求15所述的收发机，其中，当所述控制信号处于第二状态时，将所述接收机模拟电路的信号线以及所述接收机数字电路的信号线配置成一个串行接口。
17.如权利要求16所述的收发机，其中，所述串行接口包括多个数据信号和多个控制信号。
18.如权利要求17所述的收发机，其中，所述多个控制信号包括时钟信号和串行接口使能信号。
19.如权利要求18所述的收发机，其中，所述多个数据信号包括串行数据输入信号和串行数据输出信号。
20.如权利要求19所述的收发机，其中，当所述控制信号处于所述第二状态时，所述接收机数字电路包括多个信号驱动器电路，该多个信号驱动器电路被配置成用来将所述串行接口的所述多个数据信号和所述多个控制信号提供给所述接收机模拟电路。
21.如权利要求20所述的收发机，其中，当所述控制信号处于所述第二状态时，所述接收机模拟电路包括多个数据接收机电路，该多个数据接收机电路被配置成用来从所述接收机数字电路接受所述多个数据信号和所述多个控制信号。
22.如权利要求21所述的收发机，其中，所述接收机数字电路包括被配置成用来使来自所述接收机模拟电路的串行数据输出在所述接收机数字电路中被接收的接口控制器电路，所述接口控制器电路进一步被配置成用来使所述接收机数字电路内的串行数据输出被有选择地提供给耦合到所述第二集成电路的基带处理器电路。
23.如权利要求22所述的收发机，其中，所述多个数据信号和所述多个控制信号包括有限带宽电流信号。
24.如权利要求16所述的收发机，其中，所述数据和时钟接口包括数据信号和时钟信号。
25.如权利要求24所述的收发机，其中，所述接收机数字电路包括被配置成当所述控制信号处于第一状态时，用来提供所述时钟信号的时钟驱动器电路。
26.如权利要求25所述的收发机，其中，所述接收机模拟电路包括被配置成当所述控制信号处于第一状态时，用来从所述接收机数字电路接受所述时钟信号的时钟接收机电路。
27.如权利要求26所述的收发机，其中，所述接收机模拟电路包括被配置成当所述控制信号处于第一状态时，用来提供所述数据信号的数据驱动器电路。
28.如权利要求27所述的收发机，其中，所述接收机数字电路包括被配置成当所述控制信号处于第一状态时，用来从所述接收机模拟电路接受所述数据信号的至少一个数据接收机电路。
29.如权利要求28所述的收发机，其中，所述时钟信号包括有限带宽差分电流信号。
30.如权利要求29所述的收发机，其中，所述数据信号包括有限带宽差分电流信号。
31.如权利要求30所述的收发机，其中，所述接收机模拟电路包括被配置成用来响应数据传送时钟，向所述数据驱动器电路提供数据信号的多路复用器电路。
32.如权利要求31所述的收发机，其中，所述复用器电路进一步被配置成用来从所述接收机模拟电路内的模数转换器(ADC)电路接受一对输出信号，以及在所述数据传送时钟交变跃迁时，将每个输出信号提供作为所述数据信号。
33.如权利要求32所述的收发机，其中，所述接收机模拟电路从由所述接收机数字电路提供的所述时钟信号导出所述数据传送时钟。
34.一种用于连接射频(RF)装置内的接收机数字电路和接收机模拟电路的方法，包括提供具有可由控制信号配置的多条信号线的接收机模拟电路；利用所述接收机模拟电路来从模拟射频信号产生至少一个数字接收信号；提供具有可由所述控制信号配置并耦合到所述接收机模拟电路的信号线的多条信号线的接收机数字电路；以及在所述接收机数字电路内，从接收机模拟电路接受所述至少一个数字接收信号。
35.如权利要求34所述的方法，进一步包括当所述控制信号处于第一状态时，将所述接收机模拟电路的信号线和所述接收机数字电路的信号线配置成一个数据和时钟信号接口。
36.如权利要求35所述的方法，进一步包括当所述控制信号处于第二状态时，将所述接收机模拟电路的信号线和所述接收机数字电路的信号线配置成一个串行接口。
37.如权利要求36所述的方法，进一步包括将所述串行接口配置成包括多个数据信号和多个控制信号。
38.如权利要求37所述的方法，进一步包括在所述多个控制信号中提供时钟信号，其中所述时钟信号是有限带宽电流信号。
39.如权利要求38所述的方法，进一步包括在所述多个控制信号中提供串行接口使能信号，其中所述串行接口使能信号是有限带宽电流信号。
40.如权利要求39所述的方法，进一步包括在所述多个数据信号中提供串行数据输入信号，其中所述串行数据输入信号是有限带宽电流信号。
41.如权利要求40所述的方法，进一步包括在所述多个数据信号中提供串行数据输出信号，其中所述串行数据输出信号是有限带宽电流信号。
42.如权利要求41所述的方法，进一步包括在第一集成电路装置内提供所述接收机模拟电路；以及在第二集成电路装置内提供所述接收机数字电路。
43.如权利要求36所述的方法，进一步包括在所述数据和时钟接口中提供数据信号和时钟信号。
44.如权利要求43所述的方法，进一步包括将所述数据信号提供作为有限带宽差分电流信号。
45.如权利要求44所述的方法，进一步包括将所述时钟信号提供作为有限带宽差分电流信号。
46.如权利要求45所述的方法，进一步包括在第一集成电路装置内提供所述接收机模拟电路；以及在第二集成电路装置内提供所述接收机数字电路。
47.一种用于连接射频(RF)收发机内的接收机数字电路和接收机模拟电路的方法，包括在第一集成电路装置中提供具有可由控制信号配置的多条信号线的接收机模拟电路；利用所述接收机模拟电路来从模拟射频信号产生至少一个数字接收信号；在第二集成电路装置中提供具有可由所述控制信号配置并耦合到所述接收机模拟电路的所述信号线的多条信号线的接收机数字电路；以及在所述接收机数字电路内从所述接收机模拟电路接受所述至少一个数字接收信号。
48.如权利要求47所述的方法，进一步包括当所述控制信号处于第一状态时，将所述接收机模拟电路的信号线和所述接收机数字电路的信号线配置成一个数据和时钟信号接口。
49.如权利要求48所述的方法，进一步包括当所述控制信号处于第二状态时，将所述接收机模拟电路的信号线和所述接收机数字电路的信号线配置成一个串行接口。
50.如权利要求49所述的方法，进一步包括将所述串行接口配置成包括多个数据信号和多个控制信号。
51.如权利要求50所述的方法，进一步包括在所述多个控制信号内提供时钟信号和串行接口使能信号。
52.如权利要求51所述的方法，进一步包括在所述多个数据信号内提供串行数据输入信号和串行数据输出信号。
53.如权利要求52所述的方法，进一步包括在所述接收机数字电路内提供多个信号驱动器电路，其中当所述控制信号处于所述第二状态时，将所述多个信号驱动器电路配置成将所述串行接口的所述多个数据信号和所述多个控制信号提供给所述接收机模拟电路。
54.如权利要求53所述的方法，进一步包括在所述接收机模拟电路内提供多个数据接收机电路，其中当所述控制信号处于所述第二状态时，将所述多个数据接收机电路配置成从所述接收机数字电路接受所述多个数据信号和所述多个控制信号。
55.如权利要求54所述的方法，进一步包括在所述接收机数字电路内提供接口控制器电路，其中所述接口控制器电路被配置成使来自所述接收机模拟电路的串行数据输出在所述接收机数字电路内被接收，以及其中将所述接口控制器电路配置成使所述接收机数字电路内的串行数据输出有选择地被提供给耦合到所述第二集成电路的基带处理器电路。
56.如权利要求55所述的方法，进一步包括将所述多个数据信号和所述多个控制信号提供作为有限带宽电流信号。
57.如权利要求49所述的方法，进一步包括将所述数据和时钟接口配置成包括数据信号和时钟信号。
58.如权利要求57所述的方法，进一步包括在所述接收机数字电路内提供时钟驱动器电路，其中当所述控制信号处于所述第一状态时，所述时钟驱动器电路被配置成提供所述时钟信号。
59.如权利要求58所述的方法，进一步包括在所述接收机模拟电路内提供时钟接收机电路，其中当所述控制信号处于所述第一状态时，所述时钟接收机电路被配置成从所述接收机数字电路接收所述时钟信号。
60.如权利要求59所述的方法，进一步包括在所述接收机模拟电路内提供数据驱动器电路，其中当所述控制信号处于第一状态时，所述数据驱动器电路被配置成提供所述数据信号。
61.如权利要求60所述的方法，进一步包括在所述接收机数字电路内提供数据接收机电路，其中当所述控制信号处于第一状态时，所述数据接收机电路被配置成从所述接收机模拟电路接受所述数据信号。
62.如权利要求61所述的方法，进一步包括将所述时钟信号提供作为有限带宽差分电流信号。
63.如权利要求62所述的方法，进一步包括将所述数据信号提供作为有限带宽差分电流信号。
64.如权利要求63所述的方法，进一步包括在所述接收机模拟电路内提供多路复用器电路，其中所述多路复用器电路被配置成响应数据传送时钟，将所述数据信号提供给所述数据驱动器电路。
65.如权利要求64所述的方法，进一步包括在所述接收机模拟电路内提供被配置成提供一对输出信号的模数转换器电路(ADC)；以及使用所述多路复用器电路以在所述数据传送时钟的交变跃迁时，将所述模数转换器电路的每个输出信号提供作为数据信号。
66.如权利要求65所述的方法，进一步包括在所述接收机模拟电路内，从由所述接收机数字电路提供的所述时钟信号导出所述数据传送时钟。
全文摘要
提供一种射频(RF)装置，包括接收RF信号并向接收机数字电路提供至少一个数字信号的接收机模拟电路，该接收机数字电路与该接收机模拟电路协作操作。根据一个控制信号的状态，该接收机模拟电路和该接收机数字电路间的接口包括充当串行接口，或充当数据和时钟信号接口的可配置信号线。
文档编号H04B1/28GK1507698SQ02804854
公开日2004年6月23日 申请日期2002年1月10日 优先权日2001年1月12日
发明者G·D·维沙克哈达塔, 杰弗里·W·斯考特, G·T·图特尔, 维什努·S·斯里尼瓦桑, 阿斯拉马利·A·拉菲, S 斯里尼瓦桑, W 斯考特, G D 维沙克哈达塔, 图特尔, 马利 A 拉菲 申请人:硅谷实验室公司