专利名称：加强型牦耙式架构的制作方法
技术领域：
本发明是关于一使用于CDMA通信系统的牦耙式(rake)架构。更具体而言，本发明是关于一使用一共享内存的牦耙式架构，其设计目的为显著减少所需内存容量，从而亦减小用于该牦耙式架构的一专用集成电路(ASIC)的一晶粒(die)区域，但系统容量并没有丝毫下降。该架构可使用于所有类型的使用一牦耙式接收器的通信系统中，包括但不局限于分频双工(FDD)、分时双工(TDD)及分时-同步码分多址(TD-SCDMA)。
背景技术：
许多类型的通信系统中使用牦耙式接收器。宽频码分多址(W-CDMA)类型系统中，基站传送主要和次要同步码，亦传送一公共导频信道(CPICH)，对于各基站，其导频信号是唯一。然后，无线移动单元(UE)接收所述信号并与之同步，以建立并支持一通信。
一范例中，一UE可追踪三或三以上基站。传统方式中，利用一牦耙式接收器，通过使用一交互相关器与一码产生器，解拓从基站接收的传送信号。UE接收器一并接收直接(即视线路(line of sight))RF波及因不同传送路径长度、反射等引起的延迟(多路径)波。因直接波并不必然是信号最强或足够强而可用于接收，故合成(即合并)直接波能量与延迟波能量将产生更好信号。一牦耙式接收器的各指部均具有一交互相关器及码产生器，用于执行解拓。利用一延迟电路调整时间偏移，因此所有信号在加上一适当延迟之后皆叠加在一起。
牦耙式指部(finger)与一单元检索机制及牦耙式指部定位器协同工作。
图1显示一帧的基本时序。一10微秒同步信道(SCH)无线电帧划分成15时隙，标识为从(0)至(14)。各基站传送主要和次要同步码，亦传送一公共导频信道(CPICH)。主要和次要同步码仅在各时隙的前256码片期间存在，CPICH则不同，其存在于整个帧并在各帧中重复，且对各基站其是唯一。牦耙式指部定位器利用该唯一性，根据从UE区域中各可能基站传送的CPICH进行相关。进行CPICH相关之后，牦耙式指部定位器决定将何尖峰指定给牦耙式接收器的何指部。如上文所述及，各UE通常需要追踪三或三以上基站，该能力决定于交接要求。
参考图3，其显示一传统码追踪器10的简化方块图。各牦耙式指部皆具有一码追踪器10。一码产生器12具有一特定于基站的码。码时序必须偏移以补偿从指定的尖峰的帧开始的当前时间偏移。一间隔插值器与取样过滤器14在14a、14b与14c处分别产生较早、较迟及准时输出。较早与较迟输出是利用来将准时输出保持在码片时间的中央。
较早、较迟及准时输出与特定基站的码一同分别在16、18及20处解拓。较早与较迟展开信号分别在整合与转储设备22及24处经历整合与转储，然后在平方设备26及28处进行平方，最后在30处求和以产生一错误信号e(t)。
准时输出亦在整合与转储设备34处经历整合与转储，所得输出经过移动平均值过滤器36及应用硬限制器38，然后与求和电路30输出的错误和e(t)一同至标准化电路32。标准化输出随后又经过一反馈路径循环过滤器40、累积器42、放大器44、硬限制器46、延迟估计处理器48及量化器50至间隔插值器与取样器14，以向间隔插值器与取样器14提供一延迟估计，从而将准时输出保持在码片时间的中央。若错误变得太大，以致码追踪器无法追踪，则码产生器12将作调整。间隔插值器与取样器14基本上将码片时间分解成(例如)8区段。根据错误信号，选择8区段之一。随时间流逝，若错误随之不断增大，则从过滤器14选择另外一输出。最终，若错误足够大，而码片时间耗尽，则在此时调整导频产生器12。导频产生器12通常是一线性反馈转移寄存器(LFSR)，其以码片率确定时钟(以前进)。若导频产生器需在下一码片时间前进，其实际上将前进两倍于该码片时间。相反地，若导频产生器需延迟，其将在第二码片时间仍保存当前值。
图2显示一典型多路径。各较高值点代表一多路径。
各准时输出传送至牦耙式接收器的单独的时间延迟组件(没有显示)。时间延迟组件的目的为从众多多路径中去除时间歧义性，示于图2。码追踪之后所有剩余能量随后在一数据估计器(没有显示)中累计，并解拓、解密成符号。
参考图4，其显示一包括六(6)牦耙式指部的传统牦耙式架构。所有牦耙式指部的设计和功能本质上相同，因此图4中仅简明地显示其一的细节。如上文所述，图3显示的码追踪器10，其亦在图4中以方块图形式简单地显示，产生一准时输出14c(参见图3)，该输出传送至一延迟组件52，该组件较佳者是一具有一读取端口与一写入端口的环形缓冲器。一写入指针54以码片率递增至一写入一准时输入的位置，并持续指向缓冲器52内的下一码片位置。一读取指针55以码片率递增，但相对于写入指针54有偏移，偏移是根据相对于参考时隙时序的偏移的码片数目。该精细偏移是从码偏移电路56(其在56a处接收码片偏移)、码追踪器在56b处的输出及码产生器58在56c处的输出获得，其可用于内存读取指针55作进一步调整。缓冲器52提供一时间对准的输出。应了解，剩余牦耙式指部「2」至「6」以类似方式操作。
发明内容
本发明的主要优点在于一设备及方法，其将用于对准追踪的多路径所需的(可能)很多较小内存共享，并且将共享内存在码追踪器之前移动。多路径的对准及对其移动的追踪仍由码追踪器执行，但码追踪器现在是从一共享的输入符号缓冲器中接收数据，因而不同于传统方法发送输入流至所有码追踪器并要求各码追踪器缓存结果，然后提供要求的延迟以获得对准。
本发明利用一环形缓冲器(较佳者是一共享内存形式)，对各牦耙式指部皆具有一内存读取指针，以提供一相对于内存写入指针写入数据的位置的偏移，该偏移与接收一多路径成分的各牦耙式指部相关联。各多路径成分发送至指定的牦耙式指部，以接受码追踪。所有多路径皆是对准，因而码在时间上亦是对准，使得所有牦耙式指部的码追踪器均可共享一单一码产生器。该新型设备和方法可节省三分之二内存，并且减少了牦耙式接收器所需的码产生器的数目。
研判所附图式，将可更好了解本发明的方法与设备，其中图1显示一典型10毫秒SCH无线电帧。
图2为一典型多路径图。
图3为使用于一牦耙式接收器的各牦耙式指部的一传统码追踪器的简明方块图。
图4为一显示一传统码追踪器使用于一牦耙式接收器的各牦耙式指部的简明方块图。
图5为一简明方块图，其显示用于将一多路径信号时间对准以用在牦耙式接收器的牦耙式指部的设备，并具体化本发明的原则。
具体实施例方式
下文将参考图式说明本发明，在整份说明书中相似的符号代表相似的组件。
图5显示一牦耙式接收器59，其具体化本发明的原则，并包含六(6)牦耙式指部，但图中为简明起见仅显示其一(即「牦耙式指部1」)的细节。应了解，剩余的牦耙式指部「2」至「6」在设计与功能上均类似。请注意牦耙式指部的数目并不构成本发明的一要求，在此处其仅用于说明各组件如何操作。
牦耙式接收器59利用一环形缓冲器60，其较佳者是共享内存类型，其以二倍码片率操作并具有一写入指针60a及六读取指针60b(图中简明地显示为单箭头线)。牦耙式接收器59在进行码追踪之前，先将相同基站的多路径导频信号初始移动对准，以此来执行时间对准。
参考图2，并假设较高分层勾勒相关值(HGC)的尖峰皆来自于相同基站，并皆能在时间上转移以形成各尖峰均在另一尖峰的上的队列，一旦偏移完成，各多路径成分发送至其指定的牦耙式指部并进行码追踪。假设接收到二(2)相隔五(5)码片的信号，并假设多路径图中的每一点均是一码片时间。假设图5的读取与写入指针以码片率操作，藉由让读取指针前进五(5)计数，该二信号可同时从内存中读出。提供至读取指针68的各码偏移均与牦耙式指部的一相关联。图2显示的尖峰的位置为已知。利用多路径的间隔与数目以决定读取指针的偏移总量。
因多路径成分已排队，故码亦在时间上对准，并且码产生器(即62、64与66中之一)可在六(6)牦耙式指部1至6的码追踪器10′之间共享。提供三码产生器62、64与66以分别为三基站BS1、BS2与BS3产生伪随机噪声(PN)码，其将由具有图5显示的牦耙式接收器的UE追踪。一多路复用器69将希望的码产生器由多路复用器69选择性耦合至码追踪器10′。
当牦耙式指部的码追踪器10′请求将码产生器(例如)62更换为64或66之一时，用于与更换的码产生器相关联的牦耙式指部的内存指针68将调整。对应于该码追踪器10′的读取点递增1或递减1。本发明的独特内存共享配置使得一单一内存60可在所有六(6)牦耙式指部之间共享，对于所有六牦耙式指部虽然仅有一共享内存，但因码追踪器10′在每码片需要二样本，故该共享内存(60)以二倍于码片率操作，从而可节省三分之二内存。
因此，码追踪器10′根据译码的基站码提供一时间对准的准时输出70。码追踪器10′，其亦包含图4显示的码偏移电路56，以类似于上文关于图4描述的方式提供精细偏移输出10a′至内存读取指针68。
权利要求
1.一种用于一牦耙式接收器中用以将来自于一基站的多路径信号作时间对准的设备，其包含多个牦耙式指部，各牦耙式指部均具有一码追踪器；多个码产生器，其各产生与一给定基站相关联的码，该码各不相同；该时间对准设备，包含一共享内存，其用于将时间对准的多路径信号选择性提供至各牦耙式指部的码追踪器；一内存写入指针，用于将多路径信号写入至该共享内存的一给定位置一内存读取指针，用于从相对该给定位置偏移的该共享内存的一内存位置读出多路径信号；所述码产生器的一向所述牦耙式指部的所述码追踪器提供一基站码；及所述码追踪器各接收该读取指针读出的输出之一。
2.如权利要求1所述的设备，其特征在于，所述码追踪器各向该内存读取指针提供一精细偏移，以调整该内存写入指针与内存读取指针之间的一偏移，从而提供一时间对准的输出。
3.如权利要求1所述的设备，其进一步包含一多路复用器，用于将所述基站码产生器之一选择性耦合至各牦耙式指部的所述码追踪器。
4.如权利要求1所述的设备，其特征在于，该共享内存是一环形缓冲器。
5.如权利要求3所述的设备，其特征在于，该内存读取指针与该内存写入指针之间的一偏移是决定于码片偏移与所述精细偏移。
6.如权利要求5所述的设备，其特征在于，各码片偏移与所述牦耙式指部之一相关联。
7.如权利要求1所述的设备，其进一步包含装置，用于改变该内存读取指针以对耦合至各牦耙式指部的该码追踪器的该码产生器作出响应。
8.如权利要求1所述的设备，其特征在于，提供三个码产生器。
9.如权利要求8所述的设备，其特征在于，所述码产生器是藉由一多路复用器选择性耦合至一码追踪器。
10.如权利要求1所述的设备，其特征在于，从一基站传送至该牦耙式接收器的码片码是以一预定码片率操作，该读取与写入指针是以二倍于该码片率操作。
11.如权利要求1所述的设备，其进一步包含装置，用于将该写入指针递增至连续的内存位置。
12.如权利要求11所述的设备，其特征在于，当该写入指针已递增至该内存装置中一终了位置时，该递增装置递增该写入指针至该内存装置中一起始位置。
13.一种用于将多路径信号作时间对准的方法，以为应用所述多路径信号于一牦耙式接收器的指部具有的多个码追踪器作准备，该方法包含提供一共享内存作为一环形缓冲器操作；接收来自于一基站的多路径信号；从一给定内存位置开始写入多路径信号至该共享内存，并且递增位置，在所述位置所述多路径信号写入至该共享内存；在一位置读取写入至该共享内存的多路径信号，该位置相对于信号写入至该内存的位置偏移以响应码片偏移数据，其代表一参考时序时隙的若干码片偏移；及根据与各牦耙式指部相关联的一码片偏移，将从该内存读出的信号选择性耦合至各牦耙式指部的一码追踪器。
14.如权利要求13所述的方法，其进一步包含提供多个码产生器，其各产生一不同码；将所述码产生器之一选择性耦合至各牦耙式指部的所述码追踪器，以根据从该基站接收的一信号进行一相关，从而通过使用所有所述牦耙式指部共享的一单一共享内存与一码产生器，在各牦耙式指部提供一时间对准的准时信号。
15.如权利要求13所述的方法，其特征在于，该内存的读取与写入操作是以二倍于从一基站接收并经该牦耙式接收器处理的一同步码的一码片率操作。
16.一种用于为一牦耙式接收器接收自一给定基站的多路径信号提供时间对准的方法，该牦耙式接收器具有多个牦耙式指部，该方法包含接收来自于该基站的加密的多路径信号；写入所述信号于一共享内存中的一给定位置；从该共享内存中一位置读取所述信号，该位置相对于该写入位置偏移以响应一给定码片偏移，使得所述信号在从该共享内存读出时在时间上是对准。
17.如权利要求12所述的方法，进一步包含根据与各牦耙式指部相关联的一码片偏移，将从该共享内存传入的各信号耦合至一给定牦耙式指部的一码追踪器。
18.如权利要求17所述的方法，进一步包含将从一组码产生器中选择的一单一码产生器耦合至所述码追踪器，选择的该码产生器产生一码，其与该基站利用以传送至该牦耙式接收器的码相同。
19.如权利要求16所述的方法，其特征在于，该基站以一给定码片率发送信号至该牦耙式接收器，在写入至该共享内存或从其读出时，该共享内存以二倍于该码片率操作。
20.如权利要求17所述的方法，其特征在于，各码片偏移均与一给定牦耙式指部相关联。
21.如权利要求17所述的方法，其特征在于，各码追踪器藉由根据该码产生器产生的码进行相关，转换接收自该基站的数据。
22.如权利要求17所述的方法，其特征在于，用于调整相对于该写入位置的该共享内存的读出位置的所述码片偏移是根据与各码片偏移相关联的牦耙式指部决定。
23.如权利要求16所述的方法，其特征在于，该码追踪器产生一精细偏移以响应该码追踪器处理的一信号的相关，从而为该内存读取位置与内存写入位置之间的偏移提供一进一步调整。
24.如权利要求16所述的方法，其特征在于，该共享内存是作为一环形记忆体操作，该内存定期递增，使得当该读取与写入位置分别到达该内存的一逻辑终点时，内存位置的下一递增改变将到达该内存的一第一位置。
全文摘要
本发明揭示一用于一分频双工(FDD)通信系统的牦耙式架构，其亦可用于TDD与TD－SCDMA类型通信系统中，其设计目的为显著减少所需内存容量，从而亦减小一专用集成电路(ASIC)的晶粒上的整合该内存的一区域。一单一电路缓冲器，其较佳者是共享内存类型，由一牦耙式接收器的所有牦耙式指部共享，以显著减少用于将一UE接收来自于一基站的多路径信号在时间上对准所需的硬件与软件。该独特时间对准技术亦可减少用于追踪多(典型的为三)个基站所需的码产生器的数目。
文档编号H04B1/707GK1611013SQ02826411
公开日2005年4月27日 申请日期2002年12月17日 优先权日2001年12月27日
发明者威廉·C·汉凯特 申请人:美商内数位科技公司