专利名称：多通道数据处理的方法
技术领域：
本发明涉及数据通信技术领域，尤其涉及一种实现多通道数据处理的方法。
背景技术：
在数据通信中，经常需要对中断及各通道数据的发送等事件进行处理。对于通信系统，用于处理该类数据的解调模块接收来自8个解调口的上行TPC(传输功率控制)数据，且8个接口相互独立。
解调模块所采用的多通道处理过程如图1所示，其中，clk_dm0表示8路通道中通道0的串行口时钟信号，8个通道的时钟同频不同相；fsm_dm0表示8路通道中通道0的解调帧帧头指示信号，指示新的解调帧发送开始，信号fsm_dm0之间最小间隔为32cycle(时钟周期)；data_dm0表示通道0串行的解调帧数据；图中的dm0～dm7分别表示解调口的8个通道；在串并转换部分8个通道仍然在各自异步时钟域进行数据处理，即每一路数据只是把连续32位串行数据通过32位宽的移位寄存器变为并行的32位宽的数据para_data_dm0，因此在时钟clk_dm0上升沿采样得到的信号para_data_dm0最少保持32个时钟周期。图中的数据有效标志信号data_ready0为2个时钟周期的脉冲信号，采用2个时钟周期是为了保证与clk_dm0信号同频不同相的同步时钟cly_sys信号可以采样得到该信号，连续两个信号data_ready0最少间隔32个时钟周期。
在图2中的同步处理和数据解包部分，8个通道的数据也是分别进行处理。对一路的数据处理过程如下首先用同步时钟clk_sys对信号data_ready0进行采上升沿处理后产生数据输入指示信号data_ind0；假设解调帧数据一直连续不断接收，即在连续两次有效数据之间没有间隔，由于同步时钟clk_sys与clk_dm0之间的相位差总会在某个值附近发生不超过一个时钟周期的偏移，当两个时钟的相差比较小时，在同步时钟信号同步后的指示信号data_ind0可能出现连续两次间隔31cycle时，而且在相邻两个31cycle期间必然会出现一次33cycle。
如图3所示，在位置1clk_dm0信号和clk_sys信号相差比较小，clk_sys的时钟上跳沿比clk_dm0的时钟上跳沿早出现，位置2clk_dm0信号和clk_sys信号相差偏移，clk_sys的时钟上跳沿比clk_dm0的时钟上跳沿晚出现，所以位置1和位置2之间连续两次data_ind0间隔为31cycle，但是在位置2和位置3间无论时钟在正常情况下如何偏差，data_ind0连续两次间隔只可能为32cycle或33cycle不可能再出现31cycle。为了保证所发生事件的数据不丢失，如图4中数据同步处理部分需要采用2级缓存的结构对数据进行处理，在时钟信号clk_sys的上升沿且data_ind0为高电平时第一次缓存数据data_para_dm0并把该缓存对应的状态寄存器置1，当一级缓存的状态为1而且二级缓存的状态为0时把一级缓存的数据转存到二级缓存。当后面的查询选通某一通道的数据后，二级缓存寄存器状态清0。二级缓存部分为该部分的输出，其接口时序见图3。
数据解包部分根据解调帧的传输帧格式，解析出上行TPC数据的数据内容和地址内容，其接口时序如图5。由于接收的解调数据的传输帧长度为32bit，所以需产生一个32cycle循环一次的8通道选择信号dm_sel，将8路独立解调接入数据转换成循环控制的一路数据。对8通道的查询方式为完全的查询方式，即无论是否接收数据，查询过程始终进行，参见图6，dm_sel信号的每个0-7cycle便对多通道进行查询，每个通道的连续处理周期固定为32cycle。
因此，现有技术所采用的多通道数据处理方法6中无论是否接收数据，查询过程始终进行，增加芯片功耗；而且在32个cycle中只有前8个cycle(因为只有8个通道)在处理数据，后面的24个cycle处于空闲状态。另外，每个通道的连续查询处理周期固定为32cycle，所以对数据的同步处理相对较为复杂，必须采用2级缓存结构的缓存方式才能确保不丢失数据。
发明内容
本发明的目的是提供一种多通道数据处理的方法，以保证对多通道接收的数据进行可靠的处理，且可减少数据处理的功耗，简化数据的同步处理过程。
本发明的目的是这样实现的一种多通道数据处理的方法，包括a、通道接收数据时，设置该通道的通道状态标识；b、根据多个通道的通道状态标识生成数据查询过程触发信号，该信号触发多通道的数据查询过程；c、对各通道接收的数据进行处理，并更新各通道的通道状态标识。
所述的步骤a包括a1、将通道接收串行数据进行串并转换处理，以转换成并行数据；a2、对并行数据进行同步处理和数据解包处理，产生数据处理标志；a3、根据步骤a2产生的数据处理标志将该通道的通道状态标识置位，以标识该通道存在待处理的数据。
所述的步骤a2包括a21、在系统同步时钟的上升沿采集到接收并行数据的处理标志；a22、接收并行数据，并对接收的并行数据进行一级缓存处理；a23、对经过一级缓存处理的数据进行数据解包处理。
所述的步骤b包括b1、根据多个通道的通道状态标识生成数据查询过程触发信号，触发多通道数据查询计数器开始计数，数据查询计数器在通道数量范围内循环进行计数；b2、确定数据查询计数器当前的计数值对应的通道编号，并对该通道进行查询，判断是否有输入数据，如果没有输入数据，则执行步骤b3，否则，执行步骤b4；b3、将数据查询计数器值加1，并继续执行步骤b2；b4、等待接收新的数据查询过程触发信号，同时执行步骤c。
所述的步骤c为对通道接收的数据进行处理并给出下一级数据处理标志时，更新通道的通道状态标识，以标识该通道不存在等待处理的数据。
所述的数据查询过程中，从查询到某一通道有接收数据时到该通道查询结束每个通道所需的处理时间为3个时钟周期。
一种多通道数据处理的装置，其结构由串并转换部分、同步处理和数据解包部分及多通道选择处理部分组成，接收的多通道数据依次经过串并转换部分、同步处理和数据解包部分和多通道选择处理部分完成对多通道数据的处理，所述的多通道选择处理部分进一步包括通道状态标识模块接收上一级数据处理标志和触发控制模块发来的通道数据处理结束信号，确定通道状态标识，并将该通道状态标识发送给组合或选通模块；组合或选通模块接收多个通道状态标识模块发来的多个通道状态标识，并根据查询计数模块发来的通道号信息确定选通的通道状态信息，产生数据查询过程触发信号分别输出给触发控制模块和查询计数模块；查询计数模块接收组合或选通模块发来的数据查询过程触发信号，对查询的通道进行计数，并确定需选通的通道号信息分别发送给组合或选通模块和触发控制模块；触发控制模块接收组合或选通模块发来的数据查询过程触发信号和查询计数模块发来的需选通的通道号信息，对选通的通道进行数据的查询及处理，并更新通道的通道状态标识。
所述的同步处理和数据解包部分进一步包括上升沿产生电路接收系统时钟信号和串并转换部分发来的数据处理标志，产生数据输入指示信号给一级数据缓存处理模块；一级数据缓存处理模块接收上升沿产生电路的数据输入指示信号，以及串并转换部分发来的的数据信息，根据系统时钟信号在数据输入指示信号有效时采集数据并进行一级缓存处理，同时将数据输入信号锁存一个时钟周期得到新的数据输入信号，最后将数据和新的数据输入信号一并输出给数据解包处理模块；数据解包处理模块接收一级数据缓存处理模块发来新的数据输入信号和数据进行数据解包处理，并输出给多通道选择处理部分。
所述的通道状态标识模块由依次相连的两个2选1的多路选择器和一个寄存器组成；完成组合或选通模块由一个8选1的多路选择器及与其输出相连的与、非门和二个寄存器组成；查询计数模块由二个2选1的多路选择器、一个寄存器和1个8输入或门组成；触发控制模块由一个8选1的多路选择器和二个1到8的译码器组成。
由上述技术方案可以看出，本发明采用了通过事件触发对多通道数据进行处理的设计思想，减少了数据处理芯片进行多通道数据处理时的功耗；而且本发明中对多通道的数据处理采用的是排队进行处理的方法，对于8通道来说通道数据连续处理的最长周期为24个时钟周期，从而使通道数据的同步处理过程更为容易，只需对数据进行一级缓存处理即可满足要求，降低了数据处理芯片的数据处理复杂程度。
图1为传输帧的信号时序图；图2为现有的多通道数据处理装置的结构示意图；图3为现有的同步处理和解包处理部分的示意图；图4为现有的同步处理和解包处理部分产生和输出的信号时序图；图5为现有的多通道选择处理部分的信号时序图；图6为本发明中多通道数据处理装置的结构示意图；图7为本发明中同步处理和解包处理部分的示意8为本发明中同步处理和解包处理部分产生和输出的信号时序图；图9为本发明中多通道选择处理部分的结构示意图；图10为本发明中多通道选择处理部分的具体电路原理图1；图11为本发明中多通道选择处理部分的具体电路原理图2；图12为本发明中多通道选择处理部分的具体电路原理图3；
图13为本发明中多通道选择处理部分的具体电路原理图4；图14为本发明中多通道选择处理部分的信号时序图。
具体实施例方式
本发明的核心思想是将对多通道数据的查询方式设计为事件触发的查询方式，即当各通道均无接收数据时，查询过程停止，当各通道接收数据时，触发多通道数据查询过程开始，在多通道数据查询过程中对各通道的数据进行排队处理，如图6所示，其中串并转换部分的处理方法与现有技术完全相同，但在同步处理部分的处理则仅对数据进行一级缓存即可。现结合附图对本发明作进一步说明，本发明所述的多通道数据处理的装置，如图6、图7和图9所示，包括串并转换部分、同步处理和数据解包部分及多通道选择处理部分，接收的多通道数据依次经过串并转换部分、同步处理和数据解包部分和多通道选择处理部分完成对多通道数据的处理，本发明主要是针对多通道选择处理部分及同步处理和数据解包部分作了改进，其中，将所述的多通道选择处理部分设计为多通道排队处理部分，该部分进一步包括通道状态标识模块接收上一级数据处理标志和触发控制模块发来的通道数据处理结束信号，确定通道通道状态标识，例如接收数据则将该通道状态标识设置为1，如果接收到通道数据处理结束信号则将该通道状态标识设置为0，并将该通道状态标识发送给组合或选通模块；组合或选通模块接收8个通道状态标识模块发来的8个通道状态标识，并根据查询计数模块发来的通道号信息确定选通的通道状态信息，产生数据查询过程触发信号分别输出给触发控制模块和查询计数模块，以通过触发控制模块触发多通道数据的查询处理过程进行多通道数据的排队处理，并通过查询计数模块对多通道数据查询过程所查询的通道进行计数；查询计数模块接收组合或选通模块发来的数据查询过程触发信号，对查询的通道进行计数，并确定需选通的通道号信息分别发送给组合或选通模块和触发控制模块；
触发控制模块接收组合或选通模块发来的数据查询过程触发信号和查询计数模块发来的选通的通道信息，对选通的通道进行数据的查询及处理，并通过通道状态标识模块更新通道的通道状态标识。
针对同步处理和数据解包部分的改进的实质是对其中同步处理部分的改进，即所述的同步处理和数据解包部分进一步包括上升沿产生电路接收系统时钟信号和串并转换部分发来的数据处理标志，产生数据输入指示信号给一级数据缓存处理模块；一级数据缓存处理模块接收上升沿产生电路的数据输入指示信号，以及串并转换部分发来的的数据信息，根据系统时钟信号在数据输入指示信号有效时采集数据并进行一级缓存处理，同时将数据输入信号锁存一个时钟周期得到新的数据输入信号，最后将数据和新的数据输入信号一并输出给数据解包处理模块，因为本发明中多通道选择处理部分为上述的多通道排队处理部分，因此，仅需要在同步处理过程中进行一级缓存处理即可保证接收数据不丢失；数据解包处理模块接收一级数据缓存处理模块发来新的数据输入信号和数据进行数据解包处理，并输出给多通道选择处理部分，该模块的处理过程与现有技术的处理过程相同。
本发明所述的多通道数据处理的装置具体可通过图10、图11、图12和图13所示的电路图实现参见图10，本发明可以采用两个2选1的多路选择器和一个寄存器作为通道状态标识模块，记录通道的通道状态标识，图中仅给出了一路通道状态标识模块，其它路通道状态标识模块类似，故省略；参见图11，采用一个8选1的多路选择器和与、非门和二个寄存器完成组合或选通模块的功能；参见图12，采用二个2选一的多路器、一个寄存器和一个8输入或门完成查询计数模块的功能；参见图，3，采用一个8选1的多路选择器和二个1到8的译码器完成触发控制模块。
本发明所述的多通道数据处理的方法的具体实施方式
如图6、图7、图9、图10、图11、图12和图13所示，方法中涉及的各信号的时序图参见图8和图14，该方法具体包括以下步骤
步骤1将接收的数据通过串并转换模块进行处理，并发送给同步处理和数据解包模块；步骤2同步时钟信号clk_sys的上升沿且脉冲信号data_ind0为高电平时，对数据信号data_para_dm0采样并作一级缓存处理得到数据信号data_sync_dm0；同时得用寄存器将数据输入信号data_ind0锁存一拍得到新的数据输入信号data_sync_ind0，该步骤是通过上述装置的上升沿产生电路和一级数据缓存处理模块完成；步骤3然后通过数据解包处理模块对该传输帧进行数据解包处理；其接口时序如图8所示，由于经过解包处理后的一组数据直接由一次缓存后的数据得到，所以对于某一通道连续两组数据的间隔便可能是31、32或33cycle；步骤4经过串并转换、同步处理以及数据解包的处理步骤后，当某个通道有上行TPC(发射功率控制)数据发送时产生一个同步时钟宽度的脉冲信号ut_readyx，即数据有效指示信号，其中x表示对应的通道数，并给出对应的数据信号data_utx和该数据的其他信息addrx；参见图7和图8，8路数据仍为8路独立的输出，某一路数据相邻两个解调帧可能连续发送也可能间隔发送，如果连续发送，则对于某一通道连续两组数据的间隔便可能是31、32或33cycle，这就要求8路独立数据中某一路连续两次处理的最长间隔周期必须在小于32个cycle的时间里完成，因为从查询到某一通道有接收数据时开始到该通道查询结束，每个通道所需的处理时间为3个cylce，如图14所示，所以8个通路处理完成最多需要8*3＝24cycle，某一路数据连续两次处理的最长间隔周期为24cycle；如果一次循环处理8个通道的时间大于等于32cylce时，当8个通道的数据同时接收而且某一通道连续接收数据时，且连续接收数据的那个通道连续两组数据的间隔为31cycle，便会丢失数据；步骤5根据8个通道各自的数据有效指示信号ut_readyx产生8个通道各自的通道状态标识，并根据8个通道的通道状态标识生成数据查询过程触发信号触发多通道数据查询过程，即接收到上行TPC的解调帧数据时，由脉冲信号ut_readyx经过处理后生成的数据查询过程触发信号触发查询计数模块开始排队处理工作，并根据计数值对8个通道各种状态进行选通产生多通道排队处理部分的一组输出信号；步骤5的具体过程如下如果8个通道没有任何一个通道接收数据，即无数据查询过程触发信号触发多通道数据查询过程，则触发控制模块和查询计数模块不操作，以降低数据处理芯片的功耗；数据处理芯片复位后，当某一个或几个通道有数据时，查询计数模块的查询计数器则在数据查询过程触发信号的驱动下按0～7(共8个通道)的顺序循环计数，查询过程就从通道0开始按0～7的顺序逐个处理，并根据每个通道对应的状态寄存器中的表示该通道数据处理状态的通道状态标识确定是否接收数据，如图10中的寄存器state0_ut～state7_ut即为表示数据处理状态的通道状态标识；当接收到数据时，即数据有效指示信号ready0_ut～ready7_ut中某一路信号为1时，则通道状态标识State0_ut～state7_ut中对应的一路通道的通道状态标识置1，表示该通道存在待处理的数据；当该通道的数据处理结束，即数据处理结束信号clr0_ut～clr7_ut中某一路信号为1时，并给出下一级处理标志ut_ready的同时，对应通道的通道状态标识清0，表示该通道的不存在待处理的数据；查询计数模块的查询计数器，如图12中寄存器的输出信号cnt_out_ut是在数据查询过程触发信号的触发下在0～7范围内计数，当查询计数器的值为x时表示对x通道的状态进行查询；如果8个通道对应的通道状态标识中至少有一个为1，则图12中信号cnt_active_ut等于1(即图12中state0_ut～state7_ut中任一个等于1，则cnt_active_ut等于1)，而且当前计数值对应的状态state_ut为0时计数器加1；如果8通道对应的通道状态标识均为0时计数器的值保持不变。
本发明所提供的计数方法保证了在某一通道的数据没有给出下一级处理标志之前计数器的值不变。数据处理芯片复位后，当某一通道发送数据触发查询计数器后，计数器从0开始计数，并查询计数值对应通道的通道状态标识，如果8个通路(0～7)没有接收数据，那么计数器始终保持为0。如果数据处理芯片复位后，第x通道接收数据并给出数据有效指示信号后很长时间不再接收数据，则计数器从0计数到x，并保持该计数值。直到下一次接收到数据，计数器才开始按循环顺序开始继续计数来查询对应通道的通道状态标识和数据。如图13所示，根据查询计数器的值对8个通道的通道状态标识进行选择，并由该8选一的状态产生上跳沿触发的脉冲信号ut_ready，即下一级处理标志；该脉冲信号在触发下一级事件的同时将对应通道的通道状态标识清0。同时根据该计数值从8路输入数据信号data_utx选择出1路数据同时从8路输入地址信号addrx中选择1路数据的控制信息。如果后面的通道没有接收数据，那么计数器的值将保持直到接收新的数据。在事件的触发下按照上述过程不断地循环对各通道接收的数据进行处理即为本发明所提供的多通道数据处理的技术方案。
权利要求
1.一种多通道数据处理的方法，其特征在于包括a、通道接收数据时，设置该通道的通道状态标识；b、根据多个通道的通道状态标识生成数据查询过程触发信号，该信号触发多通道的数据查询过程；c、对各通道接收的数据进行处理，并更新各通道的通道状态标识。
2.根据权利要求1所述的多通道数据处理的方法，其特征在于所述的步骤a包括a1、将通道接收串行数据进行串并转换处理，以转换成并行数据；a2、对并行数据进行同步处理和数据解包处理，产生数据处理标志；a3、根据步骤a2产生的数据处理标志将该通道的通道状态标识置位，以标识该通道存在待处理的数据。
3.根据权利要求2所述的多通道数据处理的方法，其特征在于所述的步骤a2包括a21、在系统同步时钟的上升沿采集到接收并行数据的处理标志；a22、接收并行数据，并对接收的并行数据进行一级缓存处理；a23、对经过一级缓存处理的数据进行数据解包处理。
4.根据权利要求1所述的多通道数据处理的方法，其特征在于所述的步骤b包括b1、根据多个通道的通道状态标识生成数据查询过程触发信号，触发多通道数据查询计数器开始计数，数据查询计数器在通道数量范围内循环进行计数；b2、确定数据查询计数器当前的计数值对应的通道编号，并对该通道进行查询，判断是否有输入数据，如果没有输入数据，则执行步骤b3，否则，执行步骤b4；b3、将数据查询计数器值加1，并继续执行步骤b2；b4、等待接收新的数据查询过程触发信号，同时执行步骤c。
5.根据权利要求1所述的多通道数据处理的方法，其特征在于所述的步骤c为对通道接收的数据进行处理并给出下一级数据处理标志时，更新通道的通道状态标识，以标识该通道不存在等待处理的数据。
6.根据权利要求1所述的多通道数据处理的方法，其特征在于所述的数据查询过程中，从查询到某一通道有接收数据时到该通道查询结束每个通道所需的处理时间为3个时钟周期。
7.一种多通道数据处理的装置，其结构由串并转换部分、同步处理和数据解包部分及多通道选择处理部分组成，接收的多通道数据依次经过串并转换部分、同步处理和数据解包部分和多通道选择处理部分完成对多通道数据的处理，其特征在于所述的多通道选择处理部分进一步包括通道状态标识模块接收上一级数据处理标志和触发控制模块发来的通道数据处理结束信号，确定通道状态标识，并将该通道状态标识发送给组合或选通模块；组合或选通模块接收多个通道状态标识模块发来的多个通道状态标识，并根据查询计数模块发来的通道号信息确定选通的通道状态信息，产生数据查询过程触发信号分别输出给触发控制模块和查询计数模块；查询计数模块接收组合或选通模块发来的数据查询过程触发信号，对查询的通道进行计数，并确定需选通的通道号信息分别发送给组合或选通模块和触发控制模块；触发控制模块接收组合或选通模块发来的数据查询过程触发信号和查询计数模块发来的需选通的通道号信息，对选通的通道进行数据的查询及处理，并更新通道的通道状态标识。
8.根据权利要求7所述的多通道数据处理的装置，其特征在于所述的同步处理和数据解包部分进一步包括上升沿产生电路接收系统时钟信号和串并转换部分发来的数据处理标志，产生数据输入指示信号给一级数据缓存处理模块；一级数据缓存处理模块接收上升沿产生电路的数据输入指示信号，以及串并转换部分发来的的数据信息，根据系统时钟信号在数据输入指示信号有效时采集数据并进行一级缓存处理，同时将数据输入信号锁存一个时钟周期得到新的数据输入信号，最后将数据和新的数据输入信号一并输出给数据解包处理模块；数据解包处理模块接收一级数据缓存处理模块发来新的数据输入信号和数据进行数据解包处理，并输出给多通道选择处理部分。
9.根据权利要求7或8所述的多通道数据处理装置，其特征在于通道状态标识模块由依次相连的两个2选1的多路选择器和一个寄存器组成；完成组合或选通模块由一个8选1的多路选择器及与其输出相连的与、非门和二个寄存器组成；查询计数模块由二个2选1的多路选择器、一个寄存器和1个8输入或门组成；触发控制模块由一个8选1的多路选择器和二个1到8的译码器组成。
全文摘要
本发明涉及一种多通道数据处理的方法及装置，本发明是将对多通道数据的查询方式设计为事件触发的查询方式，即当各通道均无接收数据时，查询过程停止，当某一通道或几个通道接收数据时，触发多通道数据查询过程开始，在多通道数据查询过程中对各通道的数据进行排队处理，且在同步处理部分的处理则仅对数据进行一级缓存即可。因此，本发明减少了数据处理芯片进行多通道数据处理时的功耗，同时降低了数据处理芯片的数据处理复杂程度。
文档编号H04L7/00GK1518312SQ0310127
公开日2004年8月4日 申请日期2003年1月17日 优先权日2003年1月17日
发明者李刚, 王小璐, 汪浩, 李 刚 申请人:华为技术有限公司