专利名称：移动电话设备的制作方法
技术领域：
本发明涉及具有高频同步时钟和低频同步时钟的移动电话设备在空闲状态下功耗的减少。
背景技术：
移动电话设备是电池驱动的电子通信设备，其在机体内包含电池并且为电子电路提供所需的操作电源。
在移动电话设备领域，以传统PDC系统为代表的第二代移动电话正在向以W-CDMA系统为代表的第三代移动电话过渡。
与通过将分配给通信公共载波的频率分割成固定信道并且按时间共享一个信道来保证同时连通的第二代电话不同，第三代移动电话采用码分多址系统，其使用作为单一信道的由扩频码扩频的宽频带进行通信以能够更多地复用。第三代移动电话还采用了由多触点接收机(multi-fingerreceiver)构成的瑞克(RAKE)接收机以防止由于衰落造成的通信质量的降级。这使得第三代移动电话消耗更多的功率，并且与第二代移动电话相比缩短了所谓的待机时问。
一般地，典型的移动电话设备当接收到来电或邮件时，将通过蜂鸣器或震动器将它通知给该设备的操作者，并且如果设备的操作者将会看到在手边很近处的液晶显示屏(LCD)，就在其上显示诸如呼叫方的电话号码和诸如“你有一个来电”状态的信息。最近，移动电话已经增加了它的内置功能。它不仅安装了通信的功能，还安装了使用LCD作为主接口的邮件和日程安排的功能，并且加载了JAVA虚拟机和数字相机(“JAVA”是太阳微系统公司的商标)。这使得移动电话设备更加依赖LCD，与LCD的彩色化相结合，显示功能将需要越来越多的功率。
通常，移动电话设备上的LCD使用专用于LCD控制器的显示存储器，并且它配置为直到显示数据被更新时才向LCD传送数据。然而，这样的配置使总的存储器容量越来越大并且提高了成本，所以最近，采用了CPU与LCD共享一个直接可访问存储器而不是将存储器放在LCD上。这样，数据以规则的时间间隔通过LCD控制器从存储器被传送到LCD。在移动电话设备中，它未使用的时间到目前为止要长于实际上使用它的时间，当设备未用时，用比驱动LCD的时钟更高速的系统时钟来驱动总线，在功耗方面是极其不利的。
与诸如当不用时电源即被切断的便携式游戏机的电子装置不同，移动电话设备等待来自他人的来电。因而，即使在它未用时电源也是接通的。而且，与汽车导航系统不同，移动电话不能依赖外部电源，所以与其它设备相比，移动电话功耗的问题更加严峻。
为了满足这些要求，提出了多种解决方案。例如，在折叠式移动电话设备中，在机壳折叠状态下人们看不到LCD，所以通常用下述方法来减少显示的机会，即直到机壳被打开时才向LCD提供电源并且进行LCD的显示。
日本专利公开号2001-345928公开了一种方法，用于通过控制灰度级的等级来减少传送到LCD和显示存储器的数据量。
此外，在LCD和CPU处都有存储器时，LCD被建议设计为当需要高速显示时CPU方的存储器被用作显示存储器，当不需要高速显示时LCD方的存储器被用作显示存储器。
然而，除了其物理外形被用作开关的折叠式移动电话设备外，几乎没有其他办法来通过关闭或打开机壳而实现显示屏幕的接通/关断状态。它只应用于滑动类型移动电话。
日本专利公开号2001-345928所公开的方法也有一个设计缺陷，即，灰度级等级的改变会导致软件中的更多改变。
此外，如果在LCD和CPU方都带有存储器，那么就需要双显示存储器，这将导致产品成本的升高。
另外，只降低LCD的操作时钟(视频时钟)不会引起整个系统功耗的明显减少。
发明内容
本发明的目的是提供一种方法，用于解决上述问题并且降低成本和功耗，而不用考虑机架的外形。
根据本发明的移动电话设备包括一个CPU和一个显示控制器，它们通过总线共享一个易失性存储器，还包括固定同步信号和可变同步信号。CPU与可变同步信号同步操作。显示器包括一个显示控制器并且与固定同步信号同步操作。通过既不与固定同步信号同步也不与可变同步信号同步，可以稳定地获得显示控制器对易失性存储器的周期性访问。
优选地，在本发明中使用的显示控制器没有用于存储显示数据的易失性存储器，该数据存储于共享的易失性存储器上。
优选地，当设备的操作者没有操作或者在一段时间内没有呼入时，在本发明中使用的可变同步信号会降低频率，并且当操作者操作设备或者在低频状态下有呼入时，可变同步信号会从低频转换为高频。
而且，优选地，根据本发明的显示控制器以某个时间间隔自动地从易失性存储器元件中读取数据。
根据本发明，有一个照明装置用于为显示器照明，还有一个照明控制装置用于控制该照明装置，照明控制装置优选地包括将照明装置在给定的一段时间后熄灭的装置。
根据本发明，用于控制移动电话设备的显示图像的方法包括常规处理步骤，用于执行应用处理；图像显示步骤，用于刷新图像显示；输入监控步骤，用于确定外部输入的存在或不存在；可变同步信号调整步骤，用于当所述输入监控步骤执行所述外部输入的应用处理时，改变起到基准作用的可变同步信号；和仲裁步骤，用于如果常规处理步骤和图像显示步骤冲突的话，仲裁哪个步骤在使用总线方面有优先权。图像显示步骤使用通过总线存储于易失性存储器上的显示数据，从而执行图像显示处理。
优选地，仲裁步骤还可以给予执行中的图像显示步骤以优先权，即使输入监控步骤识别出外部输入。
根据本发明的仲裁步骤在识别出执行中的常规处理步骤与图像显示步骤竞争后，优选地给予图像显示步骤以优先权。
根据本发明的仲裁步骤在识别出执行中的图像显示步骤与常规处理步骤竞争后，优选地给予图像显示步以骤优先权。
根据本发明，当可变同步信号处于高速时，如果输入监控步骤识别出在一段时间内没有外部输入，则可变同步信号调整步骤优选地将减慢可变同步信号，并且，当可变同步信号处于低速时，如果输入监控步骤识别出外部输入，可变同步信号调整步骤会加速可变同步信号。
图1是图示了根据本发明的移动无线电设备实施例的方框图；图2是图示了根据本发明的移动无线电设备的时序发生电路的结构的方框图；图3是图示了根据本发明的移动无线电设备的时序发生电路的实际构造例子的电路图；图4是示出了在打开根据本发明的移动电话设备之后转移到节电模式的流程图；图5是示出了在根据本发明的移动电话设备键入节电模式之后转移到常规模式的流程图；图6是示出了当向显示器发送数据时时序发生电路的信号线上的输入/输出信号的时序图；以及图7是示出了当在已向显示器发送了一水平线数据之后又发送另一水平线数据时，时序发生电路的信号线上的输入/输出信号的时序图。
具体实施例方式
参考图1至图3，下面将详细说明本发明的实施例。
图1是根据本发明的第一实施例的移动电话设备的方框图。本发明与图像显示有关，所以使用众所周知的电路的基带部分、无线电通信部分和天线部分在附图中为简化而被省略。
CPU1通过总线2读取存储于ROM4中的程序，并且使用RAM3作为工作区域来控制整个移动电话设备。CPU1还执行中断处理以响应通过中断信号线17通知的中断请求信号。
总线2是用于在CPU1和其它模块之间和/或模块与模块之间接收和发送数据的公共接口。取得总线2控制权的模块(以下称为总线控制方)通过总线2向所访问的模块(以下称为从属方)写入数据或从所访问的模块读取数据。
在本发明中，CPU1和显示控制器8能够作为总线控制方。总线2既可以共享相同的总线信号线也可以有独立的用于地址和数据的信号线。总线2还包含时钟信号线以用于同步时钟，该同步时钟根据移动电话设备的状态而改变为低速以减少功耗。CPU1的操作与同步时钟同步，并且响应同步时钟变化的操作技术在本领域是众所周知的，同时在本发明中也是适用的。这样的例子之一是在英特尔公司的“SpeedStep”技术中采用的改变用于CPU操作的同步时钟的技术，该技术在工业应用领域方面与本发明不同(“SpeedStep”是英特尔公司的商标)。这里描述的同步时钟没有被提供给所有的模块。它没有被馈送到诸如计时器6和显示控制器8的模块中，这些模块使用可变同步信号会出故障。计时器6和显示控制器8使用外围时钟操作。然而为了简化，在附图中只有被馈送到显示控制器8的外围时钟信号20被图示。
RAM3是易失性存储器，用作CPU1和显示控制器8的工作区域，并且被用于为CPU1工作区域存储临时数据。一般地，在操作中RAM3不需要用同步时钟计时，而本发明也不考虑RAM是否同步。ROM4是用于静态存储被CPU1执行的程序的存储器。ROM4可以替换为闪存或EPROM，闪存或EPROM不需要提供电源或只需要很少量电源供应就能保存数据。中断控制器5管理来自每个设备的R/W中断，并且当它接收到与执行中的处理相比有优先权的处理请求的时候，产生中断请求信号给CPU1。
计时器6是这样的模块，它用于测量移动电话设备的操作时间并且通过计时器时钟的倒数计时来为每个处理执行计时器操作。
除非在本发明的实施例中另有说明，计时器6被设定为在计时器操作前在寄存器中写入将被递减的数值。当该数值被倒计数为零时，计时器6通过中断控制器5产生中断信号给CPU1。为了计算准确的时间，提供给计时器6的时钟应当是恒定的。
键盘控制器7从键盘14的按键输入中得到输入数据，通过中断控制器5将中断请求通知给CPU1并且提供输入数据以响应来自CPU1的读操作。
显示控制器8为显示器10提供外围时钟，与该外围时钟同步刷新显示器10。显示控制器8还把从RAM3读取的显示数据传送到显示器10。显示控制器8控制与低速的外围时钟同步操作的显示器10，所以与显示器10的情况一样，显示控制器8的操作也使用低速外围时钟。因而，优选地，提供给计时器6的时钟是外围时钟。
背景光控制器9接通和关断用于显示器10照明的背景光11。在许多实际设备中，背景光包含在显示控制器8中。通过设定背景光控制器9中的寄存器来执行接通/关断操作。
显示器10示出移动电话设备的状态，其中一般使用液晶显示器(LCD)。显示器10接收来自显示控制器8的低速外围时钟，因为显示器10以低速操作。
背景光11为显示器10的LCD照明，并且在显示器10上为移动电话设备的操作者提供清楚的显示信息。在本实施例中，CPU1通过操纵背景光控制器9中的寄存器(未示出)来直接控制接通/关断操作。
显示控制器8中的时序发生电路12通过使用外围时钟来为显示器10产生页标题信号(page header signal)71、垂直同步(VSYNC)信号72和水平同步(HSYNC)信号73，将它们馈送到显示器10，并且作为中介者起到中间站的作用来传送从RAM3发送的显示数据。
显示控制器8中的寄存器13是用于表示到节电模式的转换周期的寄存器，并且CPU1参考该寄存器改变为节电模式。在采用闪存作为RAM3和ROM4的情况下这样的寄存器不是必需的，因为稳定地为移动电话设备提供电源供应是一个必要条件，这与个人计算机不同。
键盘14是用户接口之一并且提供诸如电话号码输入的输入。
中断控制器5接收键盘中断信号15和计时器中断信号16，并且如果中断信号所请求的处理与执行中的处理相比有优先权，则中断控制器5通过中断控制器输出信号线17向CPU1传送中断信号。
总线时钟控制器18不仅根据控制方和从属方的状态来控制控制方和从属方，还通过用倍频器来提升频率，从而将同步时钟馈送到诸如CPU1的模块中。总线时钟控制器18还有总线仲裁者的功能，用于仲裁CPU1和显示控制器8对总线2的占有。
系统时钟19是当移动电话设备正在操作时用于同步的基准时钟。在本实施例中，系统时钟19有一个低频的晶体振荡器，其接着被倍频以产生常规模式中用于同步时钟的高频信号，然而在节电模式中，其通过降低倍频因子来改变同步时钟的频率。此外，系统时钟19像它本来那样被用作外围时钟以操作显示器10。或者，可以使用高频的晶体振荡器，并且高频可以经过分频而产生低频的外围时钟。
外围时钟出现在外围时钟信号线20上并且提供给显示器10。显示控制器8基于外围时钟而产生VSYNC信号和HSYNC信号。不管同步信号怎样变化，外围时钟保持不变并且可用作计时器6的时钟。
外围控制器21是计时器6、键盘控制器7、显示控制器8和背景光控制器9的通用名。只要没有个别说明的必要，这些模块都以外围控制器表示。
总线忙信号线22为能够成为总线控制方的模块携带表示总线2是否繁忙的总线忙信号。在本实施例中，总线忙信号22被电连接到CPU1和显示控制器8。
示例性地，寄存器的内容可以写入RAM3或静态地存储在ROM4，而不是显示控制器8中的寄存器13。
参考图2，将描述显示控制器8中的时序发生电路12的结构。时序发生电路12在低速外围时钟下操作，这与显示器10相似。
页标题比较器51是用于确定时序发生电路12的处理启动的内部模块，并且电连接到外围时钟信号线20和总线忙信号线22。页标题信号线71被耦合到显示器10，并且VSYNC屏蔽信号线56被连接到VSYNC比较器52。
页标题比较器51为外围时钟20计数，并且对应过去的每段预定时间，在页标题信号线71上输出页标题信号以更新或刷新显示器上的显示图像，并且在页标题信号的后沿处在VSYNC屏蔽信号线56上输出VSYNC屏蔽信号。VSYNC屏蔽信号在由VSYNC比较器52提供的VSYNC信号的后沿处被重置。
VSYNC比较器52是内部模块，用于为显示器10的每条线输出垂直同步信号(VSYNC信号)并且与外围时钟同步操作。VSYNC屏蔽信号线56被连接到页标题比较器51，而HSYNC屏蔽信号57被耦合到HSYNC比较器53。
当VSYNC屏蔽信号线56有效时，VSYNC比较器52通过VSYNC信号线72向显示器10和页标题比较器51提供VSYNC信号。在VSYNC信号的后沿处，VSYNC比较器52通过HSYNC屏蔽信号线57输出HSYNC屏蔽信号。
HSYNC比较器53是一个内部模块，用于为显示器的每个点输出水平同步信号。该模块也与外围时钟20同步操作。HSYNC比较器53通过HSYNC线57而从VSYNC比较器52接收HSYNC屏蔽信号，通过信号线73向显示器10和地址解码器55输出HSYNC信号，并且通过信号线58向VSYNC比较器52输出HSYNC屏蔽重置信号。HSYNC比较器53包括用于对HSYNC信号脉冲计数的计数器。
当HSYNC屏蔽信号线57有效时，HSYNC比较器53通过线73向显示器10和地址解码器55输出HSYNC信号。连续输出HSYNC信号的HSYNC比较器53与VSYNC比较器52不同，在于直到比较器53中的计数器计数到预定的数值(显示器10的水平扫描线上的点的数目)时，比较器53才通过HSYNC屏蔽重置信号线58输出HSYNC屏蔽信号以重置HSYNC屏蔽信号。
数据编码器54是将数据总线上从存储器馈送来的数值变换为在显示器10上可读的形式的模块。在本发明的第一实施例中，假定RAM3中的数据以这样的形式存储，即该数据能够以其本来的形式被发送到显示器10，因而在该模块中不用进行数据转换。
地址解码器55对来自HSYNC比较器53的HSYNC信号的脉冲计数，并且基于计数器的计数，为总线2确定和设置地址。页标题比较器51和HSYNC比较器53分别通过页标题信号线71和HSYNC信号线73而被连接到地址解码器55。地址解码器55分别地在总线62、SCL信号线63和读/写(R/W)信号线65上输出地址、SCL信号和读/写信号。
地址解码器55在页标题信号的前沿处准备在地址总线62上输出地址，并且在每个HSYNC信号脉冲的前沿处在其上设置地址。通过反相器来耦合HSYNC信号，地址解码器55在SCL信号线63上输出SCL信号作为用于存储器访问的计时信号。
只要VSYNC屏蔽信号线56是有效的，VSYNC比较器51就允许输出VSYNC信号。该信号线在页标题信号的后沿处变为有效。
当HSYNC屏蔽信号线57有效时，HSYNC比较器53允许输出HSYNC信号。信号线57在VSYNC信号的后沿处被激活。
当HSYNC信号产生跨越整个水平线的脉冲时，HSYNC屏蔽重置信号线58输送信号输出。如果向图片帧的整个图片元素提供了HSYNC信号，那么就不会出现HSYNC屏蔽重置信号并且输出内部重置信号9。
内部重置信号59是这样的信号线，即当对页标题信号的所有的处理完成时，该信号线上的信号初始化地址解码器55。虽然信号线59被提供来防止地址解码器的故障，但它基本可以不要。
数据总线61是总线2中用于传输数据信号的一组信号线，在本实施例中，该数据信号通过数据编码器54到达显示器而不需要转换。
地址总线62是总线2中的用于传输地址信号的一组信号线，其被设定为在HSYNC信号的前沿处访问RAM3。
当SCL信号63有效时，基于在地址总线62上设定的地址，SCL信号63通知从属方准备数据。尽管SCL信号63看上去很像是HSYNC信号73的反相，但是在严格意义上它并不是简单的反相，因为它直到地址总线62被设定才输出。
DACK信号线64是其上信号表示由从属方发出的数据的R/W时序的信号线，并且其通常稳定在高电平。通过使SCL线处于低电平而将设定地址的从属方通知给控制方，该地址要被读取。在完成数据总线61的设定后，从属方在DACK信号线64上产生低脉冲信号，总线控制方在该低脉冲信号的后沿处读取总线61上的数据。
R/W信号线65是其上出现表示对从属方的读/写操作的R/W信号的信号线。在本实施例中，处于高电平时在总线上进行读操作，而在低电平时进行写操作。在被反相器反相之后，R/W信号也被传输到显示器10。
页标题信号(或标题信号线)71是用于发送代表要被刷新的图像的头部的页标题信号的信号线。标题信号线71不仅连接到显示器10还连接到地址解码器55以用于发送页标题信号，作为用来表示地址转换的开始的信号。
VSYNC信号线72是用于向显示器10发送VSYNC信号的信号线，其中该VSYNC信号表示用于水平线的数据传输的头部，并且该信号线也被连接到页标题比较器51以用VSYNC信号的输出来重置VSYNC屏蔽信号。
HSYNC信号线73是用于向显示器10传输HSYNC信号以逐点地表示数据的读取时序。HSYNC信号线73也被连接到地址解码器55以改变要在地址总线62上输出的数值。
显示数据总线74是一组信号线，数据编码器54向其输出通过对总线2中所包含的数据总线61上的数据进行编码而获得的结果。在本实施例中，由于没有进行代码转换，数据总线61上的数据的内容被输出到显示数据总线74。
图3图示了在时序发生电路12中的页标题比较器51、VSYNC比较器52和HSYNC比较器53的具体结构。电路12主要包括第一页标题比较器触发器101、第二页标题比较器触发器102、第一VSYNC比较器触发器103、第二VSYNC比较器触发器104、第三VSYNC比较器触发器105、第一HSYNC比较器触发器106、第二HSYNC比较器触发器107、第三HSYNC比较器触发器108、页标题计数器81和HSYNC计数器82。
页标题计数器81中的计时器(未示出)以预定的周期将第一页标题比较器触发器101的数据端设定为高电平，并且接着在外围时钟正向跃迁时，触发器101的非反相输出端被设定在高电平。第一页标题比较器触发器101的非反相输出端被连接到页标题信号线71和传输用于重置页标题计数器81中的计时器的信号的信号线。
第一页标题比较器触发器101的非反相输出端还被耦合到第二页标题比较器触发器102的数据端。与第一页标题比较器触发器101相似，第二页标题比较器触发器102与外围时钟同步，并且在紧跟在第一页标题比较器触发器101的非反相输出端被设定为高电平之后的外围时钟正向跃迁时被设定为高电平。
第二页标题比较器触发器102的反相输出端的逻辑电平被设定为低电平。对反相输出端的逻辑电平和第一页标题比较器触发器101中的计时器的输出执行与(AND)操作，使得第一页标题比较器触发器101的输入处于低电平。在外围时钟在下一个周期内正向跃迁时，第一页标题比较器触发器101的非反相输出端被设定为低电平，并且在页标题信号中产生脉冲。因而，重置页标题比较器51中的计时器的时间在某种程度上得到了保护，这带来设计灵活性的增强。
将第一VSYNC比较器触发器103的数据端抬高到高电平，并且在常规状态下处于高电平的第一页标题比较器触发器101的反相输出端在页标题信号输出时被设定为低电平。与门对第一页标题比较器触发器101的反相端输出和第一HSYNC比较器触发器106反相端输出执行与操作，这为第一VSYNC比较器触发器103产生时钟脉冲。
对第一HSYNC比较器触发器106的反相输出端的输出执行与操作是为了在紧跟在为整个水平线而将HSYNC信号馈送到显示器10之后的第一HSYNC比较器触发器106的输出端的输出负向跃迁时，将第一VSYNC比较器触发器103的输出端设定为高电平。
第一页标题比较器触发器101和第一HSYNC比较器触发器106的反相输出端通常稳定在高电平，并且每次发出事件的时候，就会出现低电平的脉冲。在这两条信号线的任何一条上的信号的出现会将第一VSYNC比较器触发器103的非反相输出端在其前沿处设定为高电平。
与门对在第一VSYNC比较器触发器103的非反相输出端和第三VSYNC比较器触发器105的反相端上出现的信号执行与操作，并且与门的输出转移到第二VSYNC比较器触发器104的数据端。与外围时钟同步的第二VSYNC比较器触发器104的非反相输出端在紧跟在其数据端转为高电平后的外围时钟脉冲的前沿处，被设定为高电平。
第二VSYNC比较器触发器104的非反相端被连接到与外围时钟同步的第三VSYNC比较器触发器105的数据端。当外围时钟的正向跃迁出现时，第三VSYNC比较器触发器105的数据端处的高电平将第三VSYNC比较器触发器105的非反相输出端设定为高电平。与门对第三VSYNC比较器触发器105的非反相输出端的输出和第二VSYNC比较器触发器104的反相输出端的输出执行与操作。与操作的结果被传送至第一VSYNC比较器触发器103的重置端。因而第一VSYNC比较器触发器103在高电平信号的后沿被重置，当第三VSYNC比较器触发器105的非反相端和第二VSYNC比较器触发器104的反相端都转移到高电平时，该高电平信号出现在与门的输出端。
第二VSYNC比较器触发器104的非反相端通过VSYNC信号线72被连接到显示器10，并且通过一个反相器还被传送至第一HSYNC比较器触发器106的时钟端。因为第一HSYNC比较器触发器106的数据端保持高电平，所以当在第二VSYNC比较器触发器104的非反相端上出现的信号出现负向跃迁时，第一HSYNC比较器触发器106的非反相输出端被设定为高电平。第一HSYNC比较器触发器106的非反相输出端和第三HSYNC比较器触发器108的反相端一起通过与门而被连接到第二HSYNC比较器触发器107的数据端。
第二HSYNC比较器触发器107用外围时钟计时，并且被设定为在下一个外围时钟的正向跃迁出现时在其非反相端产生高电平的脉冲。第二HSYNC比较器触发器107的非反相输出端通过HSYNC信号线73而被连接到显示器10。
第三HSYNC比较器触发器108的重置端经由反相器被连接到HSYNC信号线73，其时钟端被连接到来自总线的DACK信号线64，其数据端被连接到恒定的电压源。触发器108的反相端和第一HSYNC比较器触发器106的非反相输出端一起通过与门，而被连接到第二HSYNC比较器触发器107的数据端。
接下来，将参考图4和图5来解释实际的操作。
图4是示出了从外部看到的本发明处理过程的流程图，即操作者接通电源供应并且将它保持一段时间后，移动电话设备进入节电模式的流程图。
当操作者接通电源(步骤401)时，移动电话设备被激活。这个激活过程不仅包括从ROM4读取程序、RAM3的刷新、中断控制器5和计时器6的初始化，还包括与显示器10连接，从总线时钟控制器18读取“用于递减的数值”，该数值表示进入节电模式的计时，和向寄存器13写入倍频因子“n”。在这里，如果“n”是大于或等于2的整数，那么设备的设计者可以选择任何数值。对于基带部分和无线电部分(都未示出)的操作，相对通信协议，操作时钟应当是固定的。
在预定的时间过去后，写入计时器6中的数值减少到零进而产生计时器中断，基于此，中断控制器5产生中断信号给CPU1(步骤402)。响应中断信号，CPU1询问中断控制器5请求是什么并且识别出计时器6已经发出了请求，这代表向节电模式的转换。
当检测到向节电模式的转换时，CPU1命令背景光控制器9关断背景光11，背景光11接着被关断。然后，CPU1向总线时钟控制器18发送降低总线2的同步时钟的命令。在接收到该命令后，总线时钟控制器18逐渐将倍频因子“n”降到“1”。
如果显示控制器8拥有经由总线2访问RAM4的权限，那么CPU1可以改变总线2的同步时钟而不干扰对显示器的读取，也不会有由等待正在进行的处理的完成而造成的屏幕的闪烁，同样也不用为使CPU1能够访问总线时钟控制器18而将显示控制器8的处理升到最高优先级。
在完成转换后，总线2的同步时钟改变为系统时钟19的频率，其与外围时钟的频率相同，随后总线2在低速下工作。
本发明的实施例中，系统时钟通过在“n”到“1”范围内对时钟的频率加倍而向CPU1提供同步时钟。如果当因子降低时总线2的同步时钟同时提供给CPU1和RAM3，那么，由于整个系统中的同步时钟降低，将实现更高的电源节约。
图4图示了接通移动电话设备的电源之后的动作。在完成了谈话或发信而使设备空闲后，步骤402或其后的动作通过向计时器6输入将被递减的数值会跟在步骤401的动作之后，该数值表示向节电模式的转换。这个设计获得了更高的电源节约。
另一方面，图5是图示了从节电模式到常规模式的过程的流程图。
当背景光11处于关断状态并且总线2的同步时钟在将倍频因子“1”施加到系统时钟19的节电模式下工作时，键盘控制器7通过中断控制器5产生中断请求给CPU1以响应操作者的在键盘上的按键输入(步骤501)。
在接收到中断信号后，CPU1通过总线向中断控制器5确认中断处理的内容，并且得到来自键盘14的输入的通知。如图4所表述的情况，在键盘的输入处理之前，CPU1确认操作模式，识别出低速模式并且向总线控制器18发送命令(步骤502)。
在改变模式期间，总线时钟控制器18逐渐将倍频因子增加到常规模式的“n”，以为了恢复到所写入的倍频因子“n”。
在图5中，尽管用户的键盘输入引起常规状态的恢复，但是也可能是来电或接收邮件引起常规状态的恢复。
尽管在图4和图5中，对在操作改变期问的命令的发送作出了描述，但是也可能通过向总线时钟控制器18提供寄存器来改变倍频因子，倍频因子被写入该寄存器中。
联系图4和图5，倍频器电路、分频器电路和改变倍频因子的机制在本领域是众所周知的，所以在这里省略了这些电路的描述。在改变倍频因子或分频因子后，如果没有对总线的访问，将简化设计。然而，为了保证移动电话设备高速操作，通过采取防止连接到总线2的设备发生故障的措施，可以允许对总线2的访问。
图6和图7示出了在本实施例中显示控制器8周围的信号线上出现的信号的时序图。在时序图中，同步时钟与外围时钟相同，系统处于节电模式。
图6是与显示器10有关的时序图，显示器10在预定的时间过去后被刷新。
当总线忙信号线22没有被占用(在附图中忙信号被设定为低)时，显示控制器8中的地址解码器55将R/W信号线65设定为高电平。在这场合下，地址解码器55通过反相器向显示器10提供R/W信号的反相，命令显示器启动数据的读取。在附图中，时序图以这样的状态开始。
页标题比较器51通知显示器10通过在标题信号线71上输出标题信号而发送显示数据。此信号被馈送到如图3所示的第一页标题比较器触发器101的非反相端上。
在标题信号的后沿，VSYNC屏蔽信号(出现在图3中的第一VSYNC比较器触发器103的非反相输出端上)被设定为高电平。在VSYNC屏蔽信号被设定为高电平之后，在下一个外围时钟脉冲正向跃迁的时候，VSYNC信号线72被设定为高电平。
VSYNC信号建立之后的两个时钟脉冲后，VSYNC信号下降。下降沿作为触发不仅将内部VSYNC屏蔽信号恢复到低电平，还将HSYNC屏蔽信号(出现在第一HSYNC比较器触发器106的非反相端上)设定为高电平。
在紧跟在HSYNC屏蔽信号被设定为高电平之后的下一个同步时钟脉冲的正向跃迁处，HSYNC信号73被输出到显示器10和地址解码器55。地址解码器55在HSYNC信号脉冲的后沿处设定地址总线62上的地址，并且接着在SCL信号线63上产生HSYNC信号的反相，以将地址总线62设定的完成通知给与总线2连接的RAM3。因此，优选地，一直屏蔽SCL信号63，直到地址总线62的设定完成。基于该地址，RAM3在数据总线61上设定数据，在DACK信号线64上产生脉冲信号。如它本来那样，DACK信号线上的脉冲信号在显示器10处设定，并且在脉冲信号的前沿处，显示器10读取该数据，在下一个外围时钟脉冲的前沿处将HSYNC信号设定为低电平。这些结果将反映在SCL信号线63上。
图7图示了关于在输出显示器10的一条线的数据之后向显示器10输出下一条线的数据的时序图。
在一条水平线的HSYNC信号73的最后脉冲的后沿处，HSYNC屏蔽信号和VSYNC屏蔽信号被分别设定为低和高电平，造成VSYNC信号在下一外围时钟脉冲地前沿处出现在VSYNC信号线72上。正如图6中所解释的那样，类似的操作将发生。
根据上述程序，显示控制器8从RAM3读取数据并且向显示器10输出显示数据。显示控制器8(即总线控制方)在固定的外围时钟下操作，而RAM3(即从属方)以异步模式操作。因而可以获得稳定的操作而不用考虑同步时钟的状态。降低同步时钟的速度带来电源的节省。
考虑到通过减少CPU1访问总线2的机会可以进一步节省电源，参考图1解释本发明的第二实施例。
一般地，移动电话设备的背景光在空闲一段时间后将被关断。图1中的背景光11通常通过设定背景光控制器9的寄存器中的数据而被关断。
在上述机制中关断背景光11的处理如下所述在通过设定灯光熄灭的计时而开始计时器操作之后，并且在接收了在预定的时间内在计时器6中产生的中断信号之后，CPU1在背景光控制器9的寄存器中设定数据以关断背景光11。
然而，这个机制在功耗方面有一个缺点，因为CPU1通过总线2而进行操作。此外，伴随用于中断处理的对象的增加，该机制在软件设计上也存在问题。
通过向背景光控制器9提供专用的计时器并且在计时器的计数完成时自动地关断背景光11，可以解决上述的缺点和问题。这样的装置可以降低功耗，因为它减少了CPU1的不必要的中断，这使执行中的操作得以节省。具体地说，在未使用时间，如果通过设定屏蔽并且停止同步时钟的供应而停用背景光控制器9中的计时器操作，就能够节省计时器本身的功耗。此外，如果在接通背景光11的指令被写入寄存器的同时清除对同步时钟的屏蔽，就不会增加软件的负荷。
同样地，通过以如下方式来减少访问总线的次数，即，向显示控制器8提供专用计时器和用于表示显示器10操作的允许及禁止的内部寄存器，并且显示器10的操作在该计时器的计数完成时自动地停止，就能够获得功耗的节省。如图5所示的情况，在显示器10上的显示恢复时，通过基于来电或按键输入的中断处理，CPU1拥有对显示控制器8中的内部寄存器的访问权限，这引起显示状态的恢复。
在根据本发明的移动电话设备中，其中用于CPU1等单元的同步时钟根据操作环境而改变速率，通过CPU1与显示器共享RAM的方式来防止成本的剧增，并且将固定时钟馈送到显示器而使显示器在该时钟下工作，而运转中的RAM不需要用时钟计时，可以获得功耗的减少和显示器稳定的工作。
此外，在显示器和与总线相连接的背景光控制器中的计时器装置在计时器中预定的数值的计数完成后，自动地停止显示器的操作和背景光，而不需要与CPU通信。结果，CPU使用总线的机会减少，这引起功耗的节省。
权利要求
1.一种移动电话设备，包括中央处理单元；显示控制器；显示器；以及由所述中央处理单元和所述显示控制器通过总线来共享的易失性存储器；其中所述中央处理单元与一个可变同步信号同步操作；并且其中所述显示器和所述显示控制器与一个固定同步信号同步操作。
2.如权利要求1所述的移动电话设备，其中所述显示控制器以规则的时间间隔自动地从所述易失性存储器中读取数据。
3.如权利要求2所述的移动电话设备，包括可以在接通和关断之间转换的照明装置，用于为所述显示器照明；以及照明控制装置，用于控制所述照明装置，所述照明控制装置包括在给定的一段时间后将所述照明装置熄灭的装置。
4.如权利要求1所述的移动电话设备，其中所述可变同步信号在一段时期内没有操作者的操作或呼入的时候被设定为比常规操作状态下的频率更低的频率，并且，在该低频状态下响应操作者的操作或呼入恢复到所述常规操作状态的频率。
5.如权利要求4所述的移动电话设备，其中所述显示控制器以预定的时间周期自动地从所述易失性存储器中读取数据。
6.如权利要求5所述的移动电话设备，包括可以在接通和关断之间转换的照明装置，用于为所述显示器照明；以及照明控制装置，用于控制所述照明装置，所述控制装置包括在给定的一段时间后将所述照明装置熄灭的装置。
7.一种控制移动电话设备的显示图像的方法，包括常规处理步骤，用于执行应用处理；图像显示步骤，用于刷新图像显示；输入监控步骤，用于确定外部输入的存在或不存在；可变同步信号调整步骤，用于当所述输入监控步骤执行外部输入的应用处理时，改变起到基准作用的可变同步信号；以及仲裁步骤，用于如果所述常规处理步骤和所述图像显示步骤冲突的话，基于优先权来仲裁总线的使用；其中所述图像显示步骤使用通过所述总线存储于易失性存储器中的显示数据，从而通过总线执行所述图像显示处理。
8.如权利要求7所述的控制显示图像的方法，其中所述仲裁步骤给予执行中的所述图像显示步骤以优先权，即使所述输入监控步骤识别出外部输入。
9.如权利要求7所述的控制显示图像的方法，其中所述仲裁步骤在识别出执行中的所述常规处理步骤与所述图像显示步骤竞争时，给予所述图像显示步骤以优先权。
10.如权利要求7所述的控制显示图像的方法，其中所述仲裁步骤在识别出执行中的所述图像显示步骤与所述常规处理步骤竞争时，给予所述图像显示步骤以优先权。
11.如权利要求7所述的控制显示图像的方法，其中当所述可变同步信号处于高速时，如果所述输入监控步骤识别出在一段时间内没有外部输入，则所述可变同步信号调整步骤就减慢所述可变同步信号，并且，当所述同步信号处于低速时，如果所述输入监控步骤识别出外部输入，所述可变同步信号调整步骤就加速所述可变同步信号。
全文摘要
通过降低显示器的操作时钟并且以低时钟通过总线来访问存储器，为个人数字助理提供了节电装置。在移动电话设备中，CPU 1和显示控制器8通过总线共享RAM 3。未受控制的状态在预定时期内的延续会启动中断处理，该中断处理会将CPU 1的操作时钟从常规时钟改变为显示器10的低速的外围时钟，在没有执行任何处理期间，这将带来CPU 1中的功率的节省，而规律地刷新显示器10上的图像使常规图像能够在显示器10上显示。
文档编号H04W52/02GK1487768SQ0315625
公开日2004年4月7日 申请日期2003年9月2日 优先权日2002年9月2日
发明者细井俊克 申请人:日本电气株式会社