基于fpga的复合电视广播信号读写装置的制造方法
专利名称:基于fpga的复合电视广播信号读写装置的制造方法
【专利摘要】一种基于FPGA的复合电视广播信号读写装置,它具有对对电路进行控制的FPGA电路；复合电视广播信号采集电路，该电路的输出端接FPGA电路的输入端；通信电路，该电路与FPGA电路相连，该装置设计合理、电路简单、集成度高、外围元件少、具有通信接口便于与外围设备通信，可应用于实验室电视广播信号读写装置。
【专利说明】
基于FPGA的复合电视广播信号读写装置
技术领域
[0001]本实用新型属于通信设备或装置技术领域，具体涉及到基于FPGA的复合电视广播信号读写装置。
【背景技术】
[0002]目前，学生实践中用到复合电视广播信号，对于复合电视广播信号，学生们不是很了解，这涉及到知识比较多。视频数据的标准、显示数据的格式、标准数据如何转成显示的数据、数据如何采集、数据又是如何读出，目前，高校很少有复合电视广播信号读写控制实验装置，市场上，普遍使用的复合电视广播信号读写控制实验装置存在下述不足:调试不方便，控制系统多是由DSP电路实现，电路复杂;信号解码的过程是由软件程序实现的；不具有多种通信接口，及网络连接和管理能力;不能有效培养，锻炼学生的能力。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服上述复合电视广播信号读写装置的不足，提供一种设计合理、电路简单、可靠性高、外围元件少、具有多种通信接口便于与外围设备通信的基于FPGA的复合电视广播信号读写装置。
[0004]解决上述技术问题采用的技术方案是:它具有:对电路进行控制的FPGA电路;复合电视广播信号采集电路，该电路的输出端接FPGA电路的输入端;通信电路，该电路与FPGA电路相连。
[0005]本实用新型的复合电视广播信号采集电路为:集成电路Ul的35脚接电容Cl的一端、22脚接晶振Yl的一端和电容C8的一端、21脚接晶振Yl的另一端和电容C9的一端、30脚接电容ClO的一端，集成电路Ul的38脚、39脚、44脚、42脚、41脚依次接电容C2、电容C4?电容C7的一端，集成电路Ul的51脚、53脚、54脚、26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚依次接集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?1I脚、103脚，集成电路Ul的29脚、52脚、11脚、4脚接3V电源、地端接地，集成电路Ul的23脚和31脚接1.8V电源、40脚接A3V电源，电容Cl的另一端通过电阻Rl接连接器Jl的一端并通过电阻R2接连接器Jl的另一端和地，电容C2、电容C4、电容C5的另一端接电容C3，电容C3、电容C6?电容C9的另一端接地，电容ClO的另一端接1.8V电源;集成电路Ul的型号为ADV7181B。
[0006]本实用新型的FPGA电路为:集成电路U4的55脚接晶振Y2的4脚，集成电路U4的15脚、20脚、16脚、18脚、94脚、96脚、97脚、21脚、12脚、92脚、14脚、9脚依次接连接器J4的13脚?2脚，集成电路U4的6脚?8脚、1脚、110脚、111脚接通信电路，集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚接复合电视广播信号采集电路，集成电路U4的17脚、26脚、40脚、47脚、56脚、62脚、81脚、93脚、117脚、122脚、130脚、139脚接3V电源，集成电路U4的138脚、134脚、124脚、116脚、102脚、84脚、78脚、70脚、61脚、45脚、38脚、34脚、29脚、5脚接1.2V电源，集成电路U4的73脚、I脚、37脚、109脚接Al.2V电源，集成电路U4的107脚、3脚、75脚、35脚接2.5V电源，集成电路U4的地端接地，晶振Y2的I脚接3V电源、3脚接地，连接器J4的I脚接地;集成电路U4的型号为 EP4CE22E22A7，晶振 Y2 的型号为 JHY50M。
[0007]由于本实用新型采用集成电路U4为FPGA芯片，当外部的串口设备发送命令时，信号从通信电路输入到集成电路U4，经过集成电路U4内部串口控制逻辑，接收命令数据，并对命令数据处理，若命令数据是图像读命令时:集成电路U4启动图像采集时序控制逻辑，信号由集成电路Ul输入到集成电路U4，由集成电路U4启动采集一帧数字视频数据;若命令是图像写命令，集成电路U4启动数字视频数据传输逻辑，通过串口逻辑发送的视频数据，信号输入到集成电路U2或者集成电路U3，从连接器J3或者连接器J2输出数字视频信号，该装置设计合理、电路简单、集成度高、外围元件少、具有通信接口便于与外围设备通信，可应用于实验室电视广播信号读写装置。
【附图说明】
[0008]图1是本实用新型电气原理方框图。
[0009]图2是图1中FPGA电路和通信电路的电子线路原理图。
[0010]图3是图1中通信电路和复合电视广播信号采集电路的电子线路原理图。
【具体实施方式】
[0011]下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。
[0012]实施例1
[0013]在图1中，本实用新型基于FPGA的复合电视广播信号读写装置由FPGA电路、复合电视广播信号采集电路、通信电路连接构成，复合电视广播信号采集电路的输出端接FPGA电路的输入端，FPGA电路与通信电路相连。
[0014]在图2中，本实施例的FPGA电路由集成电路U4、晶振Y2、连接器J4连接构成，集成电路U4的型号为EP4CE22E22A7，晶振Y2的型号为JHY50M。集成电路U4的55脚接晶振Y2的4脚，集成电路U4的15脚、20脚、16脚、18脚、94脚、96脚、97脚、21脚、12脚、92脚、14脚、9脚依次接连接器J4的13脚?2脚，集成电路U4的6脚?8脚、1脚、110脚、111脚接通信电路，集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚接复合电视广播信号采集电路，集成电路U4的17脚、26脚、40脚、47脚、56脚、62脚、81脚、93脚、117脚、122脚、130脚、139脚接3V电源，集成电路U4的138脚、134脚、124脚、116脚、102脚、84脚、78脚、70脚、61脚、45脚、38脚、34脚、29脚、5脚接I.2V电源，集成电路U4的73脚、I脚、37脚、109脚接Al.2V电源，集成电路U4的107脚、3脚、75脚、35脚接2.5V电源，集成电路U4的地端接地，晶振Y2的I脚接3V电源、3脚接地，连接器J4的I脚接地。
[0015]在图2、3中，本实施例的通信电路由集成电路U2、集成电路U3、电容Cll?电容C14、连接器J2、连接器J3连接构成，集成电路U2的型号为MAX3243、集成电路U3的型号为MAX489。集成电路U2的4脚接连接器J2的2脚、9脚接连接器J2的I脚、3脚接电容C12的一端、27脚接电容C14的一端、2脚接电容Cl I的一端、I脚接电容Cl I的另一端、19脚接集成电路U4的110脚、14脚接集成电路U4的111脚、24脚接电容C13的一端、28脚接电容C13的另一端、23脚和26脚接5V电源、25脚接地，集成电路U3的5脚?2脚依次接集成电路U4的6?8脚、10脚，6脚和7脚接地、14脚接5V电源，集成电路U3的9脚、10脚、12脚、11脚依次接连接器J3的I脚、2脚、4脚、3脚，电容Cl 2、电容Cl 4的另一端接地，连接器J2的3脚和4脚接地。
[0016]在图3中，本实施例的复合电视广播信号采集电路有由集成电路Ul、电阻Rl、电阻R2、电容Cl?电容C10、晶振Y1、连接器Jl连接构成，集成电路Ul的型号为ADV7181B。集成电路Ul的35脚接电容Cl的一端、22脚接晶振Yl的一端和电容C8的一端、21脚接晶振Yl的另一端和电容C9的一端、30脚接电容ClO的一端，集成电路Ul的38脚、39脚、44脚、42脚、41脚依次接电容C2、电容C4?电容C7的一端，集成电路Ul的51脚、53脚、54脚、26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚依次接集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚，集成电路Ul的29脚、52脚、11脚、4脚接3V电源、地端接地，集成电路Ul的23脚和31脚接1.8V电源、40脚接A3V电源，电容Cl的另一端通过电阻Rl接连接器Jl的一端并通过电阻R2接连接器Jl的另一端和地，电容C2、电容C4、电容C5的另一端接电容C3，电容C3、电容C6?电容C9的另一端接地，电容Cl O的另一端接1.8V电源。
[0017]本实用新型的工作原理如下:
[0018]系统上电，集成电路U4开始初始化，与此同时，系统做以下的工作:一是，产生图像采集的时序控制逻辑;二是，产生2路串口通信的时序控制逻辑。
[0019]当外部的串口设备发送命令时:命令数据从连接器J2的2脚输入到集成电路U2的4脚，集成电路U2是电平变换芯片，命令数据从集成电路U2的19脚输入到集成电路U4的111脚，经过集成电路U4内部串口控制逻辑，接收命令数据，并对命令数据处理;或命令数据从连接器J3的4、3脚输出，输入到集成电路U3的12脚、11脚。集成电路U3是电平变换芯片，命令数据从集成电路U3的3脚、2脚输入到集成电路U4的8脚、1脚，经过集成电路U4内部串口控制逻辑，接收命令数据，并对命令数据处理。
[0020]若命令数据是图像读命令时:集成电路U4启动图像采集的时序控制逻辑，信号从连接器Jl输入，经过电阻Rl、电容Cl，输入到集成电路Ul的35脚，数字视频数据从集成电路Ul的26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚输入到集成电路U4的58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚，由集成电路U4启动采集一帧数字视频数据。
[0021]若命令数据是图像写命令时:集成电路U4启动数字视频数据传输逻辑，通过串口逻辑发送的视频数据，信号从集成电路U4的6脚输出数据，输入到集成电路U3的5脚，从集成电路U3的9脚、10脚输出，输入到连接器J3，从连接器J3输出数字视频数据;或信号从集成电路U4的110脚输出数据，输入到集成电路U2的14脚，经过集成电路U2的电平变换，从集成电路U2的9脚输入到连接器J2 I脚，从连接器J2输出数字视频数据。
【主权项】
1.一种基于FPGA的复合电视广播信号读写装置，其特征在于它具有: 对电路进行控制的FPGA电路； 复合电视广播信号采集电路，该电路的输出端接FPGA电路的输入端； 通信电路，该电路与FPGA电路相连； 所述的复合电视广播信号采集电路为:集成电路Ul的35脚接电容Cl的一端、22脚接晶振Yl的一端和电容C8的一端、21脚接晶振Yl的另一端和电容C9的一端、30脚接电容ClO的一端，集成电路Ul的38脚、39脚、44脚、42脚、41脚依次接电容C2、电容C4?电容C7的一端，集成电路Ul的51脚、53脚、54脚、26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚依次接集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚，集成电路Ul的29脚、52脚、11脚、4脚接3V电源、地端接地，集成电路Ul的23脚和31脚接1.8V电源、40脚接A3V电源，电容Cl的另一端通过电阻Rl接连接器Jl的一端并通过电阻R2接连接器Jl的另一端和地，电容C2、电容C4、电容C5的另一端接电容C3，电容C3、电容C6?电容C9的另一端接地，电容C1的另一端接1.8V电源;集成电路Ul的型号为ADV7181B; 所述的FPGA电路为:集成电路U4的55脚接晶振Y2的4脚，集成电路U4的15脚、20脚、16脚、18脚、94脚、96脚、97脚、21脚、12脚、92脚、14脚、9脚依次接连接器J4的13脚?2脚，集成电路U4的6脚?8脚、1脚、110脚、111脚接通信电路，集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?1I脚、103脚接复合电视广播信号采集电路，集成电路U4的17脚、26脚、40脚、47脚、56脚、62脚、81脚、93脚、117脚、122脚、130脚、139脚接3V电源，集成电路U4的138脚、134脚、124脚、116脚、102脚、84脚、78脚、70脚、61脚、45脚、38脚、34脚、29脚、5脚接1.2V电源，集成电路U4的73脚、I脚、37脚、109脚接Al.2V电源，集成电路U4的107脚、3脚、75脚、35脚接2.5V电源，集成电路U4的地端接地，晶振Y2的I脚接3V电源、3脚接地，连接器J4的I脚接地；集成电路U4的型号为EP4CE22E22A7，晶振 Y2 的型号为 JHY50M。
【文档编号】H04N7/01GK205726104SQ201620307091
【公开日】2016年11月23日
【申请日】2016年4月13日
【发明人】王国章, 王憨鹰, 李小龙
【申请人】榆林学院
【专利摘要】一种基于FPGA的复合电视广播信号读写装置,它具有对对电路进行控制的FPGA电路；复合电视广播信号采集电路，该电路的输出端接FPGA电路的输入端；通信电路，该电路与FPGA电路相连，该装置设计合理、电路简单、集成度高、外围元件少、具有通信接口便于与外围设备通信，可应用于实验室电视广播信号读写装置。
【专利说明】
基于FPGA的复合电视广播信号读写装置
技术领域
[0001]本实用新型属于通信设备或装置技术领域，具体涉及到基于FPGA的复合电视广播信号读写装置。
【背景技术】
[0002]目前，学生实践中用到复合电视广播信号，对于复合电视广播信号，学生们不是很了解，这涉及到知识比较多。视频数据的标准、显示数据的格式、标准数据如何转成显示的数据、数据如何采集、数据又是如何读出，目前，高校很少有复合电视广播信号读写控制实验装置，市场上，普遍使用的复合电视广播信号读写控制实验装置存在下述不足:调试不方便，控制系统多是由DSP电路实现，电路复杂;信号解码的过程是由软件程序实现的；不具有多种通信接口，及网络连接和管理能力;不能有效培养，锻炼学生的能力。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服上述复合电视广播信号读写装置的不足，提供一种设计合理、电路简单、可靠性高、外围元件少、具有多种通信接口便于与外围设备通信的基于FPGA的复合电视广播信号读写装置。
[0004]解决上述技术问题采用的技术方案是:它具有:对电路进行控制的FPGA电路;复合电视广播信号采集电路，该电路的输出端接FPGA电路的输入端;通信电路，该电路与FPGA电路相连。
[0005]本实用新型的复合电视广播信号采集电路为:集成电路Ul的35脚接电容Cl的一端、22脚接晶振Yl的一端和电容C8的一端、21脚接晶振Yl的另一端和电容C9的一端、30脚接电容ClO的一端，集成电路Ul的38脚、39脚、44脚、42脚、41脚依次接电容C2、电容C4?电容C7的一端，集成电路Ul的51脚、53脚、54脚、26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚依次接集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?1I脚、103脚，集成电路Ul的29脚、52脚、11脚、4脚接3V电源、地端接地，集成电路Ul的23脚和31脚接1.8V电源、40脚接A3V电源，电容Cl的另一端通过电阻Rl接连接器Jl的一端并通过电阻R2接连接器Jl的另一端和地，电容C2、电容C4、电容C5的另一端接电容C3，电容C3、电容C6?电容C9的另一端接地，电容ClO的另一端接1.8V电源;集成电路Ul的型号为ADV7181B。
[0006]本实用新型的FPGA电路为:集成电路U4的55脚接晶振Y2的4脚，集成电路U4的15脚、20脚、16脚、18脚、94脚、96脚、97脚、21脚、12脚、92脚、14脚、9脚依次接连接器J4的13脚?2脚，集成电路U4的6脚?8脚、1脚、110脚、111脚接通信电路，集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚接复合电视广播信号采集电路，集成电路U4的17脚、26脚、40脚、47脚、56脚、62脚、81脚、93脚、117脚、122脚、130脚、139脚接3V电源，集成电路U4的138脚、134脚、124脚、116脚、102脚、84脚、78脚、70脚、61脚、45脚、38脚、34脚、29脚、5脚接1.2V电源，集成电路U4的73脚、I脚、37脚、109脚接Al.2V电源，集成电路U4的107脚、3脚、75脚、35脚接2.5V电源，集成电路U4的地端接地，晶振Y2的I脚接3V电源、3脚接地，连接器J4的I脚接地;集成电路U4的型号为 EP4CE22E22A7，晶振 Y2 的型号为 JHY50M。
[0007]由于本实用新型采用集成电路U4为FPGA芯片，当外部的串口设备发送命令时，信号从通信电路输入到集成电路U4，经过集成电路U4内部串口控制逻辑，接收命令数据，并对命令数据处理，若命令数据是图像读命令时:集成电路U4启动图像采集时序控制逻辑，信号由集成电路Ul输入到集成电路U4，由集成电路U4启动采集一帧数字视频数据;若命令是图像写命令，集成电路U4启动数字视频数据传输逻辑，通过串口逻辑发送的视频数据，信号输入到集成电路U2或者集成电路U3，从连接器J3或者连接器J2输出数字视频信号，该装置设计合理、电路简单、集成度高、外围元件少、具有通信接口便于与外围设备通信，可应用于实验室电视广播信号读写装置。
【附图说明】
[0008]图1是本实用新型电气原理方框图。
[0009]图2是图1中FPGA电路和通信电路的电子线路原理图。
[0010]图3是图1中通信电路和复合电视广播信号采集电路的电子线路原理图。
【具体实施方式】
[0011]下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。
[0012]实施例1
[0013]在图1中，本实用新型基于FPGA的复合电视广播信号读写装置由FPGA电路、复合电视广播信号采集电路、通信电路连接构成，复合电视广播信号采集电路的输出端接FPGA电路的输入端，FPGA电路与通信电路相连。
[0014]在图2中，本实施例的FPGA电路由集成电路U4、晶振Y2、连接器J4连接构成，集成电路U4的型号为EP4CE22E22A7，晶振Y2的型号为JHY50M。集成电路U4的55脚接晶振Y2的4脚，集成电路U4的15脚、20脚、16脚、18脚、94脚、96脚、97脚、21脚、12脚、92脚、14脚、9脚依次接连接器J4的13脚?2脚，集成电路U4的6脚?8脚、1脚、110脚、111脚接通信电路，集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚接复合电视广播信号采集电路，集成电路U4的17脚、26脚、40脚、47脚、56脚、62脚、81脚、93脚、117脚、122脚、130脚、139脚接3V电源，集成电路U4的138脚、134脚、124脚、116脚、102脚、84脚、78脚、70脚、61脚、45脚、38脚、34脚、29脚、5脚接I.2V电源，集成电路U4的73脚、I脚、37脚、109脚接Al.2V电源，集成电路U4的107脚、3脚、75脚、35脚接2.5V电源，集成电路U4的地端接地，晶振Y2的I脚接3V电源、3脚接地，连接器J4的I脚接地。
[0015]在图2、3中，本实施例的通信电路由集成电路U2、集成电路U3、电容Cll?电容C14、连接器J2、连接器J3连接构成，集成电路U2的型号为MAX3243、集成电路U3的型号为MAX489。集成电路U2的4脚接连接器J2的2脚、9脚接连接器J2的I脚、3脚接电容C12的一端、27脚接电容C14的一端、2脚接电容Cl I的一端、I脚接电容Cl I的另一端、19脚接集成电路U4的110脚、14脚接集成电路U4的111脚、24脚接电容C13的一端、28脚接电容C13的另一端、23脚和26脚接5V电源、25脚接地，集成电路U3的5脚?2脚依次接集成电路U4的6?8脚、10脚，6脚和7脚接地、14脚接5V电源，集成电路U3的9脚、10脚、12脚、11脚依次接连接器J3的I脚、2脚、4脚、3脚，电容Cl 2、电容Cl 4的另一端接地，连接器J2的3脚和4脚接地。
[0016]在图3中，本实施例的复合电视广播信号采集电路有由集成电路Ul、电阻Rl、电阻R2、电容Cl?电容C10、晶振Y1、连接器Jl连接构成，集成电路Ul的型号为ADV7181B。集成电路Ul的35脚接电容Cl的一端、22脚接晶振Yl的一端和电容C8的一端、21脚接晶振Yl的另一端和电容C9的一端、30脚接电容ClO的一端，集成电路Ul的38脚、39脚、44脚、42脚、41脚依次接电容C2、电容C4?电容C7的一端，集成电路Ul的51脚、53脚、54脚、26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚依次接集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚，集成电路Ul的29脚、52脚、11脚、4脚接3V电源、地端接地，集成电路Ul的23脚和31脚接1.8V电源、40脚接A3V电源，电容Cl的另一端通过电阻Rl接连接器Jl的一端并通过电阻R2接连接器Jl的另一端和地，电容C2、电容C4、电容C5的另一端接电容C3，电容C3、电容C6?电容C9的另一端接地，电容Cl O的另一端接1.8V电源。
[0017]本实用新型的工作原理如下:
[0018]系统上电，集成电路U4开始初始化，与此同时，系统做以下的工作:一是，产生图像采集的时序控制逻辑;二是，产生2路串口通信的时序控制逻辑。
[0019]当外部的串口设备发送命令时:命令数据从连接器J2的2脚输入到集成电路U2的4脚，集成电路U2是电平变换芯片，命令数据从集成电路U2的19脚输入到集成电路U4的111脚，经过集成电路U4内部串口控制逻辑，接收命令数据，并对命令数据处理;或命令数据从连接器J3的4、3脚输出，输入到集成电路U3的12脚、11脚。集成电路U3是电平变换芯片，命令数据从集成电路U3的3脚、2脚输入到集成电路U4的8脚、1脚，经过集成电路U4内部串口控制逻辑，接收命令数据，并对命令数据处理。
[0020]若命令数据是图像读命令时:集成电路U4启动图像采集的时序控制逻辑，信号从连接器Jl输入，经过电阻Rl、电容Cl，输入到集成电路Ul的35脚，数字视频数据从集成电路Ul的26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚输入到集成电路U4的58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚，由集成电路U4启动采集一帧数字视频数据。
[0021]若命令数据是图像写命令时:集成电路U4启动数字视频数据传输逻辑，通过串口逻辑发送的视频数据，信号从集成电路U4的6脚输出数据，输入到集成电路U3的5脚，从集成电路U3的9脚、10脚输出，输入到连接器J3，从连接器J3输出数字视频数据;或信号从集成电路U4的110脚输出数据，输入到集成电路U2的14脚，经过集成电路U2的电平变换，从集成电路U2的9脚输入到连接器J2 I脚，从连接器J2输出数字视频数据。
【主权项】
1.一种基于FPGA的复合电视广播信号读写装置，其特征在于它具有: 对电路进行控制的FPGA电路； 复合电视广播信号采集电路，该电路的输出端接FPGA电路的输入端； 通信电路，该电路与FPGA电路相连； 所述的复合电视广播信号采集电路为:集成电路Ul的35脚接电容Cl的一端、22脚接晶振Yl的一端和电容C8的一端、21脚接晶振Yl的另一端和电容C9的一端、30脚接电容ClO的一端，集成电路Ul的38脚、39脚、44脚、42脚、41脚依次接电容C2、电容C4?电容C7的一端，集成电路Ul的51脚、53脚、54脚、26脚、25脚、19脚?14脚、8脚?5脚、62脚?59脚、20脚、I脚、9脚、2脚、64脚、63脚依次接集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?101脚、103脚，集成电路Ul的29脚、52脚、11脚、4脚接3V电源、地端接地，集成电路Ul的23脚和31脚接1.8V电源、40脚接A3V电源，电容Cl的另一端通过电阻Rl接连接器Jl的一端并通过电阻R2接连接器Jl的另一端和地，电容C2、电容C4、电容C5的另一端接电容C3，电容C3、电容C6?电容C9的另一端接地，电容C1的另一端接1.8V电源;集成电路Ul的型号为ADV7181B; 所述的FPGA电路为:集成电路U4的55脚接晶振Y2的4脚，集成电路U4的15脚、20脚、16脚、18脚、94脚、96脚、97脚、21脚、12脚、92脚、14脚、9脚依次接连接器J4的13脚?2脚，集成电路U4的6脚?8脚、1脚、110脚、111脚接通信电路，集成电路U4的46脚、50脚、51脚、58脚?60脚、64脚?69脚、71脚、72脚、76脚、77脚、80脚、83脚、85脚、87脚、98脚?1I脚、103脚接复合电视广播信号采集电路，集成电路U4的17脚、26脚、40脚、47脚、56脚、62脚、81脚、93脚、117脚、122脚、130脚、139脚接3V电源，集成电路U4的138脚、134脚、124脚、116脚、102脚、84脚、78脚、70脚、61脚、45脚、38脚、34脚、29脚、5脚接1.2V电源，集成电路U4的73脚、I脚、37脚、109脚接Al.2V电源，集成电路U4的107脚、3脚、75脚、35脚接2.5V电源，集成电路U4的地端接地，晶振Y2的I脚接3V电源、3脚接地，连接器J4的I脚接地；集成电路U4的型号为EP4CE22E22A7，晶振 Y2 的型号为 JHY50M。
【文档编号】H04N7/01GK205726104SQ201620307091
【公开日】2016年11月23日
【申请日】2016年4月13日
【发明人】王国章, 王憨鹰, 李小龙
【申请人】榆林学院
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1