专利名称：不同时脉域间信号同步的装置与运作方法
技术领域：
本发明涉及一般计算机处理器(computer processor)的设计，特别是关于一种让信号同步传送于多个不同时脉域(clock domains)间的方法与装置。
背景技术：
在电子系统里，通常具有许多由不同时脉(clock)操控的同步逻辑电路(synchronous logic circuit)区域，通常不同时脉彼此间并不同步。每一电路区域依据一与其它区域时脉不同步的区域时脉操作，且于不同时脉域(clock domain)间传送信号(或资料)通常是必要的。同步化信号的方法一般是使用双缓冲电路(double-buffer circuit)，例如使用两个正反器(flip-flop)，其中第一正反器触发一输入信号使其同步于第一时脉域的第一时脉(或第一时域)，接着，第二正反器触发第一正反器的输出信号，使其同步于第二时脉域的第二时脉。
并非所有的时脉域都一直保持动作(active)状态，例如，若第一时脉域为非动作状态(not active)时，则第二正反器将不需动作。举例来说，若此第一时脉域具有一用来支持外部除错(debugging)的控制中心电路(controller centric circuit)，则此从第一时脉域发出的信号将不必从头到尾处于动作状态。然而在正常的情况下，此第二正反器将继续动作且造成不必要的能源耗费。另外，鉴于在第二时脉域里通常会具有许多的正反器参与电路运作，因此将造成极大的能源浪费。
鉴于上述，因此亟待提出一改良式同步系统装置，其能侦测一时脉域的时脉是否为动作状态，并根据此时脉的动作与否，启动(activate)和停止(deactivate)某些相关电路。
发明内容
鉴于上述现有信号同步系统的诸多缺点，本发明的目的之一，为提出一种信号同步系统，用以克服传统上所衍生的问题。
本发明的另一目的，为使系统能侦测一第一时脉是否为动作状态，当此第一时脉为非动作状态时，抑止信号由该第一时脉所操控的第一时脉域传送至一第二时脉操控的第二时脉域。
本发明的另一目的，为当系统一第一时脉为非动作状态时，抑止信号受一第二时脉同步触发(triggered)。
本发明的另一目的，为当系统一第一时脉为非动作状态时，能避免系统其余相关电路受一第二时脉触发并动作，因而降低系统的功率消耗。
根据以上所述的目的，本发明提供一信号同步方法和系统，当第一时脉为非动作状态时，此信号同步系统能抑止信号从第一时脉操控的第一时脉域传送至由第二时脉操控的第二时脉域。举例说明此系统性能当系统接收到至少一第一时脉域的信号后，即侦测第一时脉是否非动作。如第一时脉为非动作状态，则产生一侦测信号以抑止第二时脉同步触发此来自第一时脉域的信号，由此，可减少时脉驱动元件(如正反器等)不必要的运作，因而降低不必要的功率消耗。本发明系统中亦提出一除能电路(disable circuit)以确保当第一时脉转为非动作状态时系统能被重置(reset)。
图1为一典型双时脉同步电路示意图；图2为显示本发明时脉同步电路的组成元件示意图；图3为根据本发明中信号接收模块的一实施例示意图；
图4为根据本发明中输出选择模块的一实施例示意图；图5为根据本发明中侦测电路的一实施例示意图；图6为根据本发明中闸控时脉模块的一实施例示意图；图7为根据本发明中除能电路的一实施例示意图；图8为显示一侦测信号和一闸控时脉信号的生成时序波形图；图9为显示一检验信号和一除能信号的生成时序波形图；图10为一步骤流程图，根据本发明显示，当第一时脉为非动作时，如何抑止系统信号同步化动作的步骤流程。
图中符号说明100 双时脉同步电路102 第一时脉域104 第一时脉信号106 第二时脉域108 第二时脉信号110 输入信号112 第一正反器114 第一输出信号116 第二正反器118 第二输出信号200 时脉同步电路202 输入信号204 信号接收模块208 侦测电路212 闸控时脉模块216 输出选择模块218 输出信号220 除能电路302 D型正反器402 D型正反器
502 D型正反器504 D型正反器506 输入信号508 侦测信号602 D型正反器604 与门702 计数器704 取样电路706 多任务器708 D型正反器712 取样电路714 多任务器716 D型正反器720 比较器724 取样电路726 多任务器728 D型正反器730 检验信号产生器800 侦测信号和闸控时脉信号所产生的时序操作图900 检验信号和除能信号所产生的时序操作图1000 本发明的一程序流程图1002～1016 流程步骤方块具体实施方式
基于上述的目的，本发明的较佳实施例将详细描述如下。在此假设此数字信号系统有两个时脉域，每个时脉域连结于不同的时脉以运作。其中各时脉具有不同的频率，而信号能从此两个时脉域间来往传递。于此揭露一种改良式信号同步系统，当第一时脉域的第一时脉为非动作状态时，其能抑止信号从第一时脉域传送到第二时脉域并被同步启动。
本发明将通过下列的实施例配合相关附图，予以详细描述与说明。
图1为一传统典型的双时脉同步电路(dual clock synchronizingcircuit)100，其中包含以第一时脉信号(clock signal)104同步的第一时脉域102中的一电路及以第二时脉信号108同步的第二时脉域106中的一电路。一输入信号110由通过第一正反器/闩锁(flip-flop/latch)112的第一时脉信号104所触发，产生一输出信号114。此输出信号114接着由经过第二正反器/闩锁116的第二时脉信号108所触发，产生第二输出信号118，此输出信号118实质上为输入信号110从第一时脉域受触发后与第二时脉同步。第一时脉信号104是否较第二时脉信号108快或慢，则依电路的设计而定。在此，可以理解的是，为达本发明的目的，其中正反器(flip-flop)可与闩锁(latch)交替使用。
此传统同步信号系统设计中，即使第一时脉信号104已不存在(或停止动作)，第二时脉信号108仍将继续触发驱动第二正反器116。由于第一时脉信号104的不存在，输入信号110在第一时脉域未受第一时脉信号104所触发，因此，第二正反器116的持续运作将产生不具任何意义的输出信号118并消耗功率。
图2为根据本发明改良式信号同步系统200组成元件的示意图。此信号同步系统200具一供予信号接收模块204的输入信号202，信号接收模块(signal receiving module)204接收输入信号202之后，在第一时脉域里产生一受第一时脉触发的信号input_clk1。此信号同步系统200亦具一侦测电路(detection circuit)208，用以侦测此第一时脉域是否为动作状态。假若此第一时脉域为动作状态，此侦测电路208将发出一侦测信号detection_sig至闸控时脉模块(gated clockmodule)212，指示此第一时脉域为动作状态(也就是指示出第一时脉为动作状态)。接着，闸控时脉模块212输出一第二时脉域的闸控时脉信号gated_clk至产生一最后输出信号218的输出选择模块(outputselection module)216。此输出信号218实际上为信号input_clk1同步于闸控时脉信号gated_clk的信号。同步系统200亦提供一除能电路(disable circuit)220，用以接收来自侦测电路208的侦测信号(detectionsignal)detection_sig，并产生一除能信号(disable signal)disable_sig传回侦测电路208。上述，闸控时脉模块212、信号接收模块204和输出选择模块216可总体视为一信号同步模块。
图3为显示此信号接收模块204的一实施例示意图。信号接收模块204包含一受第一时脉信号CLK1波缘端触发的D型正反器302。从图2和图3得知，信号接收模块204接收此输入信号202，并产生受第一时脉信号CLK1触发的信号input_clk1。熟知此技术领域者可知，发明中亦可提出多个个正反器，而其它型式的正反器也可被使用，且正反器将可由第一时脉信号CLK1波的上升或下降缘端触发。
图4为显示输出选择模块216的一实施例示意图。此输出选择模块216包含一受闸控时脉信号gated_clk波缘端触发的D型正反器402。从图2和图4得知，输出选择模块216接收信号input_clk，并产生一受闸控时脉信号gated_clk触发的输出信号218。
图5为此侦测电路208的一实施例示意图。侦测电路208包含两相互串联的D型正反器502和504。正反器502接收一输入信号506并受第一时脉信号CLK1的波缘端触发。上述输入信号506可设定为一固定值信号(constant signal)“1”，亦即在逻辑域(logical domain)里其表示维持“真(true)”，而在电子电路领域里代表持续维持动作。假若第一时脉信号CLK1维持为动作状态，正反器502将传送出一动作信号clk1_isactive_pulse1至同样受第一时脉信号CLK1波缘端触发的第二正反器504。从图2和图5可得知，若第一时脉信号CKL1为动作状态，则正反器504输出侦测信号detection_sig 508至闸控时脉模块212。此侦测电路208亦接收来自于除能电路220的除能信号disable_sig。当除能信号disable_sig为动作状态时，正反器502及504将被除能清除(cleared)，因此能抑止持续动作的输入信号506直接传送至闸控时脉模块212。需注意的是，为使信号更为稳定，亦可加入其它同步于第二时脉CLK2的正反器(未显示于图)并与此两正反器502和504串联之，然而，此设置将造成信号传递至闸控时脉模块212时增加延迟时间。
图6为此闸控时脉模块212的一实施例示意图。闸控时脉模块212包含一D型正反器602和一信号通行模块(signal passing module)，例如一与门(AND gate)604。正反器602接收一侦测信号detection_sig并被第二时脉信号CLK2的波形端触发，然后输出一信号detection_sig_clk2亦或一同步触发于第二时脉信号CLK2的侦测信号detection_sig。与门604特别用以确保只有在第一时脉信号CLK2为动作状态时，闸控时脉信号gated_clk才被输出至输出选择模块216。
图7为表示此除能电路220的一实施例示意图。除能电路220，包含一计数器(counter)702，用以接收侦测信号detection_sig做为其输入并于受第一时脉CLK1触发时产生一计数器输出(counter output)。计数器702的输出信号将传送至一包含了多任务器(multiplexer)706与D型正反器708的取样电路(sample circuit)704。接着，取样电路704产生一现时取样信号(current sample signal)curr_sample，此信号curr_sample被一如取样计数信号(sample counter signal)sample_count的外部控制信号所触发。现时取样信号curr_sample然后被传送至另一包含多任务器714及D型正反器716的取样电路712。取样电路712产生一在先取样信号(prior sample signal)prior_sample，此信号prior_sample实际上为一在先计数取样周期(prior counter sampling cycle)的回授信号。现时取样信号curr_sample及在先取样信号prior_sample两者皆被传送至比较器(comparator)720，根据现时取样信号curr_sample及在先取样信号prior_sample，比较器720将产生一输出信号cmp_out，并转而输入至另一取样电路724。取样电路724包含一多任务器726及一D型正反器728，并能产生一除能信号disable_sig。取样电路704和712在一适当的时间同时被信号sample_count触发，且其个别输出的电流取样信号curr_sample与前端取样信号prior_sample，将被各自比较以避免侦测电路208被不慎除能(disabled)。取样电路724中亦包含一检验信号产生器(check signal generator)730，此检验信号产生器730包含一使取样计数信号sample_count同步于第二时脉CLK2的正反器，而此正反器的输出信号将一起与侦测信号detection_sig传送至一与门。就其而言，检验信号产生器730将产生一检验信号(checksignal)ck_for_idle_clk，并传送至多任务器726用以确保除能信号disable_sig是在比较器输出cmp_out确立的后于一全取样计数周期(fullsample counter cycle)期间传送出。除能电路220的基本功能为，当第一时脉信号CLK1被侦测得知不再动作时，其能产生一重置信号(resetting signal)。
图8为表示侦测信号detection_sig和闸控时脉信号gated_clk生成的时序操作图800。当第一时脉信号CLK1为动作状态时，此信号的第一个下降波缘将触发信号clk1_isactive_pulse1并使其设定为“1”。另外，此信号的第二个下降波缘将触发信号detection_sig并将其设定为“1”。侦测信号detection_sig受第二时脉信号CLK2同步触发，并产生一同步于第二时脉信号CLK2的侦测信号detection_sig_clk2。然后，在侦测信号detection_sig_clk2和第二时脉信号传送至一与门后，随即产生一闸控时脉信号gated_clk。
图9为表示除能信号disable_sig生成的时序操作图900。如同图中不同的追踪箭头所指示，当侦测信号detection_sig为动作状态时，计数器702开始计数。现时取样信号curr_sample和在先取样信号prior_sample将被相互比较，若两信号相同时，则除能信号disable_sig将动作，因此，侦测电路的侦测信号detection_sig被重置(resetting)并停止动作。
图10为根据本发明，在两不同时脉域内同步化信号的实施步骤流程图1000。首先，输入信号由开始方块(starting block)1002发出，然后进入程序方块(process block)1004，此时系统接收到此输入信号。接着，信号进入到决定方块(decision block)1006，判断第一时脉CLK1是否为动作状态。若第一时脉为非动作状态，则信号进入到程序方块1008，此时系统除能电路发出一除能信号disable_sig至侦测电路，藉此使其能将信号从第一时脉域同步于第二时脉域的电路停止动作，最后流程步骤进入到结束方块(end block)1010。假若第一时脉为动作状态时，信号即进入程序方块1012，此时系统的侦测电路发送一正确的侦测信号detection_sig至闸控时脉模块。接着，信号进入到程序方块1014，其中闸控时脉模块接收此正确信号后，并发送一闸控信号gated_clk至输出选择模块。接着，信号来到程序方块1016，其中输出选择模块接收此闸控信号并对来自第一时脉域的信号进行同步触发，最后流程进入到结束方块1010。综合上述，本发明的同步电路系统能在当第一时脉被侦测为非动作时，抑止信号受第二时脉同步触发，因而降低电路的功率消耗。
以上所述提出多个不同的实施例或范例用以实现本发明的不同特征；亦通过组成元件的特别例和操作流程的描述以帮助本发明的阐述。当然，本文的有限实施例并非用以限缩本发明的权利要求范围。
本发明已针对其较佳实施例作特别的说明与描述，对于熟知本技术的专门人士应可明了及实施，因此其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围中。
权利要求
1.一种信号同步电路，用以当一第一时脉为非动作状态时，抑止信号由该第一时脉所操控的一第一时脉域传送至一第二时脉操控的一第二时脉域，其特征在于，该信号同步电路包含至少一信号接收模块，用以接收至少一于该第一时脉域里的被选择信号；一侦测电路，以产生指示该第一时脉是否动作的一侦测信号；及至少一输出选择模块，当只有在该第一时脉信号为动作状态时，该输出选择模块让该被选择信号从该第一时脉域传送至该第二时脉域。
2.如权利要求1所述的信号同步电路，其中，该信号接收模块包含一正反器，用以根据该第一时脉的一触发状况，接收该被选择信号。
3.如权利要求1所述的信号同步电路，其中，该输出选择模块包含一第一正反器，用以根据一闸控时脉模块所产生一闸控时脉的触发状况，接收来自该第一时脉域的该被选择信号。
4.如权利要求3所述的信号同步电路，其中，该闸控时脉模块更包含一第二正反器，根据该第二时脉的触发状况，接收该侦测信号；及一与门，当该第二时脉为动作状态时，该与门使该第二正反器的输出信号通过并产生该闸控时脉。
5.如权利要求1所述的信号同步电路，其中，该侦测电路更包含二个或更多个以串联方式连结并受该第一时脉同步化的正反器。
6.如权利要求5所述的信号同步电路，其中，该正反器具有一固定值输入信号且该第一时脉为该正反器的时脉输入信号。
7.如权利要求5所述的信号同步电路，其中，该侦测电路更包含至少一同步于该第二时脉的正反器，并以串联方式与产生该侦测信号的正反器连结。
8.如权利要求1所述的信号同步电路，其中，更包含一除能电路，用以当该第一时脉变为非动作状态时，对该侦测信号进行除能。
9.如权利要求8所述的信号同步电路，其中，该除能电路更包含一计数器，用以当该计数器被该第一时脉触发时，接收该侦测信号做为其输入，并产生一计数器输出；一第一多任务器基本取样电路，用以于该第二时脉域里产生该计数器输出的一第一取样信号；一第二多任务器基本取样电路，用以于第二时脉域里产生该计数器输出的一第二取样信号；一比较器模块，用以比较该第一取样信号与该第二取样信号是否相同；及一第三多任务器基本取样电路，用以当该第一取样信号和该第二取样信号相同时，产生一除能信号。
10.如权利要求9所述的信号同步电路，其中，该第一和该第二多任务器基本取样电路，依据在一预设时间里的一取样触发信号，产生该第一和该第二取样信号以避免不慎将该侦测信号除能。
11.如权利要求10所述的信号同步电路，其中，该除能电路更包含一检验信号，在该取样触发信号确立后，在一完整该第二时脉下被判定确立。
12.一种信号同步电路，用以允许信号从一第一时脉操控的一第一时脉域传送至一第二时脉操控的一第二时脉域，其特征在于，该信号同步电路包含一侦测电路，用以产生指示该第一时脉是否为动作状态的一侦测信号；一信号同步模块，当该第一时脉为动作状态时，该信号同步模块允许至少一被选择信号通过该第一时脉域至该第二时脉域，该信号同步模块更包含一第一闩锁，使该侦测信号同步于该第二时脉；一信号通行模块，用以让该第一闩锁的输出信号通行，并产生同步于该第二时脉的一闸控时脉信号；及一输出选择模块，根据该闸控时脉信号的触发状况，输出该被选择信号。
13.一种不同时脉域间信号同步的运作方法，用以当一第一时脉为非动作状态时，抑止信号由该第一时脉所操控的一第一时脉域传送到由一第二时脉所操控的一第二时脉域并被该第二时脉触发，其特征在于，该方法包含接收至少一该第一时脉域里的一被选择信号；侦测该第一时脉是否动作；及当该第一时脉被侦测为非动作时，抑止该第一时脉域的该被选择信号被该第二时脉同步化。
14.如权利要求13所述的方法，其中，上述的抑止动作更包含产生一闸控时脉信号，用以抑止至少一接收该被选择信号的输出选择电路的运作。
15.如权利要求14所述的方法，其中，更包含利用该第二时脉同步化该侦测信号；及当该第二时脉为动作状态时，传送出被同步化的该侦测信号，以产生该闸控时脉信号。
16.如权利要求13所述的方法，其中，上述的侦测步骤更包含，通过输入一固定值信号到至少一受该第一时脉同步化的正反器，侦测该第一时脉是否为非动作状态。
17.如权利要求13所述的方法，其中，更包含，当第一时脉变为非动作状态时，对该侦测信号除能。
全文摘要
本发明涉及不同时脉域间信号同步的装置与运作方法，特别是一改良式信号同步电路，当第一时脉为非动作状态，此信号同步电路能抑止信号由第一时脉操控的第一时脉域传送到由第二时脉操控的第二时脉域。此信号同步电路包含至少一信号接收模块，用以接收至少一从第一时脉域被选取的信号、一可产生判断第一时脉是否为动作状态的侦测信号的侦测电路及至少一输出选择模块，用以当第一时脉为动作状态时，传送从第一时脉域被选取的信号至第二时脉域。
文档编号H04L7/033GK1570805SQ200410056009
公开日2005年1月26日 申请日期2004年8月4日 优先权日2003年10月10日
发明者李察·邓肯 申请人:威盛电子股份有限公司