专利名称：图像信号处理电路的制作方法
技术领域：
本发明涉及进行隔行扫描(interlace)图像信号转换为顺序图像信号的图像信号处理，即所谓的IP转换的图像信号处理电路。
背景技术：
以往，作为电视信号，采用NTSC等隔行扫描图像信号。该隔行扫描图像信号，1帧的信号由仅为奇数号码的水平扫描线的奇数半帧信号和仅为偶数号码的水平扫描线的偶数半帧信号构成，在电视画面上按顺序显示相互之间偏离1条水平扫描线份的处于1条水平扫描线的2个半帧的奇数半帧信号和偶数半帧信号。在NTSC中，1个半帧的显示进行1/60秒，1/30秒完成1个帧的显示。
在这里，如果在每1/60秒的显示中可以替换为对全部的水平扫描线相关的新图像信号，就可以提高电视画面的分辩率。
因此，公知通过对隔行图像信号进行插补处理，而转换为所有的水平扫描线相关信号的顺序图像信号，并进行显示的装置。即，对于隔行扫描图像信号中的没有信号的水平扫描线，采用该半帧相邻的水平扫描线的信号、前半帧或后半帧的该水平扫描线的信号等，进行插补处理，生成相应的扫描线信号，从而生成顺序图像信号。通过这种顺序图像信号，可以进行分辩率高的显示，即使在大画面的显示中也能进行清晰的显示。
再者，在专利文献1～4等中记载有关于这种将隔行扫描图像信号转换为顺序图像信号的IP转换。
专利文献1特开2002-185933号公报专利文献2特开2002-112202号公报
专利文献3特开2002-64792号公报专利文献4特开2001-339694号公报然而，在上述现有例中，虽然电源投入时间短，但存在画面显示不好看的问题。这是因为，在IP转换的处理开始时，图像存储器内容纳了没有意义的数据，只有从新输入的隔行扫描图像取得的顺序图像存满图像存储器以后，才能显示正确的图像。即，由于在IP转换中，为了进行半帧间插补，或基于多个半帧的图像数据的移动检测等，而得到1帧份的顺序图像需要一定程度的时间，所以到该期间为止无法进行充分的显示。
发明内容
本发明，是一种将隔行扫描图像信号转换为顺序图像信号的图像信号处理电路，其特征在于，针对输入的隔行扫描图像信号，开始进行向顺序图像信号的转换处理之后经过所定时间，在到转换所得的顺序图像信号成为仅基于转换处理开始后输入的隔行图像信号而得到的信号为止的期间内，将预先准备的背景颜色信号作为顺序图像信号输出，其后将输出信号切换为由转换处理生成的顺序信号并输出。
而且，优选将切换为由上述转换处理而生成的顺序信号的定时设为对输入的隔行扫描图像信号中的垂直同步信号进行计数，且计数值达到预先所定的数的时刻。
而且，在将上述背景颜色信号作为顺序图像信号输出时，优选向所有的像素数据输出相同的数据。
如以上那样，根据本发明，在到成为仅基于转换处理开始后输入的隔行扫描图像信号后得到的信号为止的期间内，把预先准备的背景颜色信号作为顺序图像信号输出，其后将输出信号切换为由转换处理生成的顺序信号并输出。因此，可以防止基于电源上升时等不确定的数据而生成并输出图像的情况。
通过利用垂直同步信号的计数来进行从背景颜色数据向通常数据切换的定时，从而用简单的结构就可以有效地检测出充分地得到所输入的数据、得到正确的顺序图像信号的定时。
另外，作为背景颜色数据通过采用单色的数据，从而可以使输出背景颜色数据用的结构非常简单。
而且，通过从IP转换开始就对垂直同步信号进行计数，从而可以使来自背景颜色数据的切换成为适当的定时。
图1是表示IP转换的概念构成的图。
图2是表示IP转换的硬件构成的图。
图3是表示数据转换状态的图。
图4是表示背景颜色数据切换动作的流程图。
图中10-图像存储器，12-半帧内插补数据生成部，14-半帧间插补数据生成部，16-移动信息检测部，18-混合系数α生成部，20、22-乘法器，24-加法器，30-输入数据缓冲器，34-W定时控制部，35-输入数据缓冲器R/W控制部，36-R定时控制部，37-IP转换用数据缓冲器R/W控制部，38-IP转换用数据缓冲器，40-IP转换处理部，42-输出数据缓冲器W控制部，44-输出数据缓冲器，46-输出数据缓冲器读取数据选择部，48-输出同步信号生成部，49-输出数据缓冲器R控制部，50-背景颜色数据输出判定部，52-缓冲器数据/背景颜色数据选择部。
具体实施例方式
下面，根据附图对本发明的实施方式进行说明。图1是表示实施方式的插补处理的概要的图。在图像存储器10中，依次存有4个半帧份的隔行扫描图像信号。在该例中，区域10-1存储最老的半帧数据，以区域10-2、10-3、10-4的顺序依序存储新的半帧数据。而且，区域10-3的半帧是IP转换的对象半帧。另外，在区域10-1～10-4中，为了依次存储隔行扫描图像信号，在这些区域10-1～10-4中，交替存储奇数半帧数据与偶数半帧数据。
将作为IP转换对象半帧的数据的区域10-3的数据，向半帧内插补数据生成部12供给。在该半帧内插补数据生成部12中，通过将以前的水平扫描线(水平行)的数据再次输出，从而作为没有数据的水平行的输出。再者，电路如果有富余，也可以根据上下相邻的隔1条水平行的数据，生成该中间水平行的图像数据。
将作为对象半帧的1个以前的半帧的数据的区域10-2的数据，向半帧间插补数据生成部14供给。在该区域10-2中存储将要插补的水平行的数据，例如直接输出该水平行的数据。
向移动信息检测部16供给区域10-1～10-4的数据。该移动信息检测部比较4个半帧的数据，根据半帧间图像的一致度，检测出图像的移动。通常，根据2个奇数半帧的像素数据之间的一致度、2个偶数半帧的像素数据之间的一致度来检测移动量。然后，将该检测结果向混合系数α生成部18供给。混合系数α生成部18按照预先制定的方式，产生在移动大时增大的混合系数α。
向乘法器20供给来自半帧内插补数据生成部12的半帧内插补数据，对插补所得到的水平行数据乘以混合系数α。另一方面，向乘法器22供给来自半帧间插补数据生成部14的数据，这里是乘以(1-α)。而且，将乘法器20的输出和乘法器22的输出一起输入到加法器24，对插补的水平行的数据进行加法处理，并从加法器24输出插补过的顺序图像信号。
另外，在上述例子中，即使对于直接使用原始数据的水平行的数据，也使其通过半帧内插补数据生成部12等，但也可以暂时分离后再插补。
图2表示用于进行上述动作的装置的详细结构。图像数据，经由输入数据缓冲器30，从图像存储器I/F32写入图像存储器10中。另外，将表示图像数据相关的水平垂直方向的定时的水平同步信号(Hsync)向W定时控制部34供给。该W定时控制部34，通过输入数据缓冲器R/W控制部35，控制图像数据向数据缓冲器30的写入并从这里读出的定时。另外，W定时控制部34控制图像存储器I/F32，并控制从输入数据缓冲器30送出的图像数据向图像存储器10的写入定时。
也将同步信号(水平同步信号)向R定时控制部36供给。图像存储器10内的数据以图像存储器I/F32为媒介，向4个IP转换用数据缓冲器38供给。即，在图像存储器10中，存储如图1所示的4个半帧的数据，并将其提供给4个IP转换用数据缓冲器38。再者，R定时控制部36在控制由图像存储器I/F32进行的数据读出的同时，还通过IP转换用数据缓冲器R/W控制部37控制向I/F转换用数据缓冲器38的写入。
将来自IP转换用数据缓冲器38的数据，提供给IP转换处理部40，并在这里进行用于插补处理的运算。即，在IP转换处理部40中进行半帧内插补、半帧间插补、混合系数计算、插补数据的制作等处理。由此，制作出没有数据的水平行数据，该插补数据与原来的水平行数据通过输出数据缓冲器W控制部42，向4个输出数据缓冲器(0)44-1～输出数据缓冲器(3)44-4。在这里，从IP转换处理部40引出2条线，一条是插补过的水平行数据，另一条是原始的水平行数据。而且，从输出数据缓冲器W控制部42输出的2条水平行的数据(一条为插补，另一条为原始数据)依次写入输出数据缓冲器(0)44-1及输出数据缓冲器(1)44-2的组合，以及输出数据缓冲器(2)44-3及输出数据缓冲器(3)44-4的组合。
然后，将4个输出数据缓冲器(0)44-1～输出数据缓冲器(3)44-4的输出提供给输出数据缓冲器读取数据选择部46。
在这里，将输入方的同步信号提供给输出同步信号生成部48，并在这里生成与输入同步信号同步的2倍频率的输出同步信号(输出水平同步信号)。向输出数据缓冲器R控制部49供给该输出水平同步信号，该输出数据缓冲器R控制部49在控制来自输出数据缓冲器44-1～44-4的输出定时的同时，还控制由输出数据缓冲器读取数据选择部46进行的选择。由此，从输出数据缓冲器读取数据选择部46，输出与水平同步信号同步且具有与所有的水平行相关的信号的顺序图像信号。
在这里，根据图3对数据的移动进行说明。4个半帧数据进入图像存储器10内，由IP转换用数据缓冲器38从各半帧中取出1行的数据。例如，将成为IP转换对象的半帧中的n行的数据、作为2个半帧前的数据的区域10-1的n行的数据、1个半帧前的n+1行(插补行)的数据、1个半帧后的n+1行的数据分别收纳在4个IP转换用数据缓冲器38内。而从IP转换处理部40输出对象半帧的n行的数据(原始数据)、利用根据移动来比例分配半帧内插补(前行的数据)和半帧间插补(1个半帧前的该行的数据)的插补而得到的n+1行的数据(插补)，并将这些写入输出数据缓冲器44-1、44-2中。
然后，这些写入输出数据缓冲器44-1、44-2的数据，按照输出水平同步信号依次输出。再者，对上述那样的输出数据缓冲器44-1、44-2的写入，在输入水平同步信号的1个水平期间(输出水平同步信号的2个水平期间)内进行，在该期间中，依次输出写入到输出数据缓冲器44-3、44-4中的数据。这样，在水平同步信号的1个水平期间中处理读入的数据，在输出水平同步信号的2个水平行期间内，做成2行份的数据并写入输出数据缓冲器44，将其在下一个输出水平同步信号的2行份的期间内输出。
由此，从隔行扫描图像信号，生成顺序图像信号，再输出。
这里，也将输入同步信号提供给背景颜色数据输出判定部50。该背景颜色数据输出判定部50，对输入同步信号中的垂直同步信号(Vsync)进行计数。另外，向背景颜色数据输出判定部50供给表示从外部微机等供给的顺序处理的接通/断开的信号、背景颜色数据、应等待的垂直同步信号数相关的数据。
即，在电源上升时等，到向图像存储器10写入4个半帧的图像数据为止，无法正确地进行插补处理。因此，在这个期间内，背景颜色数据输出判定部50，选择背景颜色数据的输出，控制缓冲器数据/背景颜色数据选择部52，从这里输出背景颜色数据。
该背景颜色数据是由从微机供给的信号决定的蓝或黑的数据。然后，缓冲器数据/背景颜色数据选择部52，不是从输出数据缓冲器读取数据选择部46输出的数据，而是输出从背景颜色数据输出判定部50供给的背景颜色数据。虽然可以在输出水平同步信号的所定期间内从输出数据缓冲器44依次读出每个像素的数据，但是，也可以代替全部像素数据，而输出单一的背景颜色数据。
另外，从微机向背景颜色数据输出判定部50供给应等待的垂直同步信号数，当输入同步信号中的垂直同步信号的计数值达到应等待的垂直同步信号数时，检测背景颜色数据的输出结束，并对缓冲器数据/背景颜色数据选择部52进行切换，以便选择来自输出数据缓冲器读取数据选择部46的数据。
由此，通过IP转换，从缓冲器读取数据/背景颜色数据选择部52输出顺序图像信号。
在这里，图4表示的是背景颜色数据输出判定部50的处理动作的流程图。首先，作为初始值，设定顺序显示信号＝off，顺序显示图像数据＝黑(背景颜色数据)，应等待的垂直同步信号＝5，垂直同步信号计数器＝0(S11)。其次，判定顺序显示信号是否为ON(S12)。如果是否，则反复进行该S12的判定，当成为是时，就开始垂直同步信号的计数(S13)。然后，判定计数器的计数值是否等于应等待的垂直同步信号数(S14)。若该判定为否，则重复S14的判定，当变成是时，就向缓冲数据/背景颜色数据选择部52指示，以便切换成来自数据缓冲器44的顺序图像数据的输出(S15)。
再者，在上述例子中，设从微机供给的应等待的垂直同步信号数为5。这是因为，在上述插补计算中需要4个半帧的数据，当计数的垂直同步信号数到5时，4个半帧的插补演算处理一定完成，在输出数据缓冲器44中保存了基于输入的图像数据的输出用图像数据。另外，从安全角度考虑，也可以在更多计数了垂直同步信号时，再切换输出。
另外，在本实施方式中，在输出之前，进行图像数据和背景颜色数据的替换，但也可以将IP转换用数据缓冲器38供给的数据替换为背景颜色数据。
这样，根据本实施方式，在插补处理中，在还不能输入足够的图像数据的期间内输出背景颜色数据。因此，画面显示成为背景颜色数据的显示，可以防止进行奇异的画面显示。
权利要求
1.一种图像信号处理电路，其中将隔行扫描图像信号转换为顺序图像信号，其特征在于，针对输入的隔行扫描图像信号，开始进行向顺序图像信号的转换处理之后经过所定时间，在到转换所得的顺序图像信号成为仅基于转换处理开始后输入的隔行图像信号而得到的信号为止的期间内，将预先准备的背景颜色信号作为顺序图像信号输出，其后将输出信号切换为由转换处理生成的顺序信号并输出。
2.根据权利要求1所述的图像信号转换电路，其特征在于，将切换为由上述转换处理而生成的顺序信号的定时设为对输入的隔行扫描图像信号中的垂直同步信号进行计数，且计数值达到预先所定的数的时刻。
3.根据权利要求1或2所述的图像信号转换电路，其特征在于，在将上述背景颜色信号作为顺序图像信号输出时，向所有的像素数据输出相同的数据。
全文摘要
本发明提供一种以简单的结构，防止不需要的画面显示的图像信号处理电路。背景颜色数据输出判定部(50)，从IP转换的开始时到对所定数的垂直同步信号计数为止，输出选择背景颜色数据的控制信号。缓冲器数据/背景颜色数据选择部(52)，通过利用来自背景颜色数据输出判定部(50)的控制信号，在所定期间内选择输出背景颜色，从而在电源上升时等无法生成仅基于输入图像信号的顺序图像信号时，输出背景颜色并将其显示在画面上。
文档编号H04N5/44GK1592395SQ20041005753
公开日2005年3月9日 申请日期2004年8月17日 优先权日2003年9月2日
发明者斋藤觉 申请人:三洋电机株式会社