专利名称：用于图像接收装置等化信号的电路装置的制作方法
技术领域：
本发明涉及一种电路装置，特别涉及一种用于一 图像接收装置预先等化
垂直消隐区间(Vertical Blanking Interval)信号，以减低噪声及信道影 响垂直消隐区间信号的程度的电路装置。
背景技术：
在一般显示器中，显示画面可分为垂直及水平部分信号，水平部分信号 用来传输每条水平线的像素数据，而垂直部分信号主要用来分离画面
(frame),相关信号的规范可参考图像电子工程标准协会(Video Electronics Standards Association, VESA)的广义定时乂>式(Generalized Timing Formula, GTF )。为了使显示器能正确区别每个画面的像素数据，垂 直部分信号插入一消隐信号在相邻两个画面之间，其是由一前廊信号(Front porch )、 一垂直同步信号(VSYNC)及一后廊信号(Back porch)组成。前廊 信号及后廊信号所包含的每条水平线信号又可称为垂直消隐区间(Vertical Blanking Interval )信号，主要用来传送画面的控制信号或数据信号。例如， 在美国国家电视规格委员(National Television Standards Committee, NTSC)系统中，垂直消隐区间信号包含21条水平线信号，其中，第1至第9 条水平线预留来传送电视定时信号，而第10至第21条可用来传送数据信号， 如电子文字广播(Teletext)信号或字幕(Caption)信号。
因此， 一般数字式显示器内部皆有一垂直消隐区间分割器(Vertical Blanking Interval Slicer， VBI slicer),其功用为撷取垂直消隐区间信号 中的电子文字、宽屏幕信令(widescreen s ignal ing )信号或其它垂直消隐 区间规范的信号。在现有技术中，垂直消隐区间分割器通常包含一数字式锁 相环(Phase Lock Loop )及具有一分割电平估侧(SI icing Level Estimation ) 的功能。数字式锁相环电路可锁定相位以同步信号，而分割电平估侧的运作 方式是简单地估测接收信号是否大于信号高电平或低于低信号电平，判定接
收数据为T或'0，。然而，在传输过程中，信号往往会受到噪声及信道效应的影响，例如热噪声(Thermo Noise )或符号间干扰(Inter-Symbol Interference, ISI )都会使信号的振幅及相位失真，如此一来，不仅使数字 式锁相环电路难以锁定信号相位，在分割电平估侧方面，可能导致信号判定 的结果产生高位错误率(BER)。
发明内容
因此，本发明的主要目的在于提供一种用于一图像接收装置预先等化信 号，以减低噪声及信道影响信号的程度的电路装置。
本发明揭露一种用于一图像接收装置等化信号的电路装置。该电路装置 包含有一均衡器及一垂直消隐区间.分割器(Vertical Blanking Interval slicer, VBIslicer)。该均衡器包含有一第一输入端、 一第二输入端、 一输 出端、 一判断单元及一等化单元。该第一输入端用来接收一第一垂直消隐区 间信号。该判断单元耦接于该第二输入端，用来根据一第二垂直消隐区间信 号，决定一参考信号，其中，该参考信号对应于该第一垂直消隐区间信号的 一片段信号。该等化单元耦接于该第一输入端、该判断单元与该输出端，用 来根据该参考信号对该片段信号进行一算法后，通过该输出端输出一等化信 号。该垂直消隐区间分割器耦接于该输出端与该第二输入端，用来根据该等
化单元所输出的信号，输出该第二垂直消隐区间信号至该均衡器的第二输入
二山 ,。
图1为本发明用于一图像接收装置等化信号的电路装置的示意图。
图2为根据图1电路装置的判断单元的功能方块示意图。
图3为本发明实施例电路装置的相关信号波形图。
图4为根据图1电路装置的等化单元的功能方块示意图。
图5为本发明实施例用于实现电路装置的一流程的流程图。
附图符号说明
10 电路装置
12 均衡器
14 垂直消隐区间分割器
INI 第一输入端IN2第二输入端
OUT输出端
100判断单元
110等化单元
VBI1第一垂直消隐区间信号
VBI2第二垂直消隐区间信号
210第一比较单元
220第二比较单元
230内存
SPRE1第一预设信号
SPRE2第二预设信号
Sl、 S2起始搜寻点
410第一运算单元
420第二运算单元
430滤波单元
440系数寄存器
E0R误差信号
60流程
600、 602、 604、 606、 608、 610、 612、 614、 616、 618 步骤
具体实施例方式
请参考图1，图1为本发明用于一图像接收装置等化信号的电路装置10 的示意图。电路装置10包含有一均衡器12及一垂直消隐区间分割器(VBI slicer) 14。均衡器12包含有一第一输入端IN1、 一第二输入端IN2、 一输 出端0UT、 一判断单元100及一等化单元110,用来通过第一输入端IN1接收 一第 一垂直消隐区间信号VBI1 ，并通过输出端OUT输出信号至垂直消隐区间 分割器14。第一垂直消隐区间信号VBI1是用来传送符合复合视频信号 (Composite Video, CVBS )规范的电子文字(Teletext)信号。均衡器12 的判断单元100根据第二输入端IN2所接收的 一第二垂直消隐区间信号VB12 ， 决定一参考信号VREF，其中，参考信号VREF对应于第一垂直消隐区间信号 VBI1的一片段信号VBI_SEG。第二垂直消隐区间信号VBI2通常包含一时钟信号及一帧码(Frame Code)信号，其信号的型态为一特定样式，而此为本领 域具通常知识者所熟知，在此不再加以赘述。在判断单元100决定参考信号 VREF后，等化单元110根据参考信号VREF,对片段信号VBI —SEG进行一算法 后，通过输出端OUT输出一等化信号VBI_EQ。垂直消隐区间分割器14可为 现有技术的垂直消隐区间分割器，包含一数字式锁相环(Phase lock loop) 与一分割电平估侧(slicing level estimation)的功能，用来根据等化单 元12所输出的信号，产生具有完美波形的第二垂直消隐区间信号VBI2并输 出至均衡器12的第二输入端IN2。因此，在本发明中，等化单元110、垂直 消隐区间分割器14及判断单元100的输出及输入关系可形成一回路。
在本发明中，由于受到传输通道的物理特性的影响，第一垂直消隐区间 信号VBI1通常混和有噪声与完美垂直消隐区间信号，造成信号波形失真。当 均衡器12启动后，均衡器12会将第一垂直消隐区间信号VBI1输出至垂直消 隐区间分割器14,而垂直消隐区间分割器14通过分割电平估测，根据第一 垂直消隐区间信号VBI1,产生第二垂直消隐区间信号VBI2至判断单元100。 由于第二垂直消隐区间信号VBI2包含时钟信号及帧码信号，判断单元100通 过预设信号比较第二垂直消隐区间信号VBI2，从第二垂直消隐区间信号VBI2 决定出包含时钟信号及帧码信号的参考信号VREF并输出至等化单元110。等 化单元110的功用如同一数字可适性滤波器(Adaptive Filter),用以根据 参考信号，对第 一垂直消隐区间信号VBI 1的片段信号VBI _SEG进行相关算法， 如最小均方算法(LMS Algorithm),以得到传输通道对第一垂直消隐区间信 号VBIl的脉冲响应(Impulse Response)。其中，判断单元100与等化单元 110的详细操作内容将详述于后。因此，本发明是利用垂直消隐区间分割器 14反馈信号至均衡器12，并通过判断单元100判断信号内是否包含预设信号 以决定出用于算法的标准信号，使均衡器12能对正确的信号区间作等化动作 并根据此脉冲响应，对第一垂直消隐区间信号VBI1进行信号回复，减少第一 垂直消隐区间信号VBI1的噪声成分，进而降低垂直消隐区间分割器14判断 第一垂直消隐区间信号VBI1的位错误率。
请参考图2,图2为图1的判断单元100的功能方块示意图。判断单元 100包含一第一比较单元210、 一第二比较单元220及一内存230,其中第一 比较单元210与该第二比较单元220可整合于一相关器(Correlator)中。 第一比较单元210用来比较第二垂直消隐区间信号VBI2与一第一预设信号
7SPRE1,以决定第一垂直消隐区间信号VBI1的一起始搜寻点S2,并藉此得到 参考信号VREF的一起始搜寻点Sl。其中，在第二垂直消隐区间信号VBI2的 片段信号符合该第 一预设信号SPRE1时，第 一比较单元210利用 一计数值CTR， 纪录起始搜寻点S2存在于第一垂直消隐区间信号VBI1中一信号区间的所在 位置。由于垂直消隐区间包含数条垂直消隐区间信号，当电路装置10连续对 不同输入的垂直消隐区间信号进行等化时，计数值CTR也不断更新，以确保 起始搜寻点S2的所在信号区间的正确性。而为了在噪声过度干扰的情况下能 正确得到第一垂直消隐区间信号VBI1的起始搜寻点S2,第一比较单元210 利用一搜寻窗口 ( Searching Window ) SW来决定起始搜寻点S2。根据计数值 CTR指示的信号区间内，搜寻窗口 SW于第一垂直消隐区间信号VBI1中，通 过找寻搜寻窗口范围内的区域最大值(Local Maximum Value),决定该起始 搜寻点S2。其中，搜寻窗口 SW的范围大小较佳地固定为时钟信号的一个周 期的大小。在内存230中，事先已存储一对应于第一垂直消隐区间信号VBI1 的一完美信号(Desire Signal )，内存230从完美信号中撷取出参考信号VREF 后输出至等化单元110。其中，内存230根据起始搜寻点S2坐落在第一垂直 消隐区间信号VBI1中的位置，从完美信号中决定起始搜寻点Sl的相对位置， 以撷取参考信号VREF。
为了更进一步减低误取参考起始搜寻点S2的机率，第二比较单元220需 检验参考起始点S2的正确性，其运作原理如下。首先，因为第二垂直消隐区 间信号VB12与第 一垂直消隐区间信号VB11之间有时间延迟的关系，第二比 较单元220比较第二垂直消隐区间信号VBI2与一第二预设信号SPRE2，以检 查起始搜寻点S2的时间点往后第二垂直消隐区间信号VBI2是否包含第二预 设信号SPRE2，并根据比较结果递增或递减一比较结果COUNT。接着，第二比 较单元220再比较比较结果COUNT与一默认值，以决定目前所得到的第一垂 直消隐区间信号VBI1的起始搜寻点S2与参考信号VREF的起始搜寻点Sl是 否够可靠。若比较结果COUNT大于该默认值，则表示起始搜寻点S2与起始搜 寻点Sl可被采用，并由内存230存储及输出参考信号VREF至该等化单元。 举例来说，若规范的帧码为'111，而时钟信号为一 T与'0，交替的数字 信号，可设定第一预设信号SPRE1可为'1010111，(共7个位)而第二预设 信号SPRE2为'01010101010111，(共14个位)。若垂直消隐区间分割器14 可正确判断出第二垂直消隐区间信号VBI2的帧码与相邻两周期的时钟信号时，则第二垂直消隐区间信号VBI2内应包含'1010111，的数字信号。如此 一来，第一比较单元210可成功地比较第一预设信号SPRE1与第二垂直消隐 区间信号VBI2。另外，第一比较单元210可记录当时一水平计数器(H counter ) 的值HCNT，并利用HCNT减去一默认值可得到第一垂直消隐区间信号VBI1的 一参考搜寻点(默认值可根据VBI1与VBI2间的延迟状态来调整)，并接着将 搜寻窗口 SW设置在此参考搜寻点，以使搜寻窗口 SW搜寻第一垂直消隐区间 信号VBI1中窗口范围内的区域最大值，此点即为第 一垂直消隐区间信号VBI1 的起始搜寻点S2。同时，第二比较单元220从第一比较单元210决定出的参 考信号VREF的起始搜寻点Sl开始比较第二垂直消隐区间信号VBI2与第二预 设信号SPRE2 ' 01010101010111，的每个相对位，并^f艮据是否比较到第二预 设信号SPRE2的位序列来递增或递减比较结果COUNT的值。当比较结果COUNT 大于默认值时，则等化单元10开始运作以对第一垂直消隐区间信号VBI1进 行算法。因此，在判断单元100中，第一比较单元210主要功用在于粗略决 定(coarse search )该参考信号的起始搜寻点Sl,而第二比较单元220主 要功用在决定第一比较单元210决定的起始搜寻点Sl的可靠性，如此一来， 可使第一比较单元210避免噪声严重干扰而决定出错误的起始搜寻点。
请参考图3,图3为电路装置10的相关信号波形图，由上至下分别为第 一垂直消隐区间信号VBIl、第二垂直消隐区间信号VBI2及参考信号VREF。 由上可知，判断单元IOO通过两次的信号比较，提高判断参考信号之是否为 欲得到的信号的准确性，以防止在错误判断参考信号的情况下造成等化单元 110无法发挥正常运作的情况。
请参考图4，图4为图1的等化单元110的功能方块示意图。等化单元 110包含一第一运算单元410、 一第二运算单元420以及一滤波单元430。第 一运算单元410用来根据该参考信号与该等化信号，产生一误差信号EOR。 第二运算单元420用来根据误差信号EOR,对第一垂直消隐区间信号的片段 信号VBI-SEG进行算法，以产生多个系数。滤波单元430为一有限脉沖响应 滤波器(Finite Impulse Response Filter, FIR Filter),用来根据该多个 系数与第一垂直消隐区间信号的片段信号VBI-SEG,产生等化信号VBI—EQ。 等化单元110为一数字可适性滤波器，其将片段信号VBLSEG作为输入信号， 将判断单元IOO输出的参考信号VREF作为算法的标准信号，通过最小均方算 法或递归最小平方误差算法(Recursive least square Algorithm, RLS )等可快速收敛的算法，产生等化信号VBI—EQ。前述算法详细的运算方式应为本 领域具通常知识者所熟习，在此不再加以赘述。除此之外，等化单元110包 含一系数寄存器440,用来存储用于该滤波单元430的多个数值。系数寄存 器440可根据一预设时间，以该多个数值取代滤波单元430的多个系数，或 以滤波单元430的多个系数取代该多个数值。如此一来，在经过预设时间后， 若判断单元100未比较出完全符合第二预设信号SPRE2的第一信号Sl，代表 判断单元IOO输出的参考信号可能不正确，则系数寄存器440将存储的多个 数值取代该滤波单元的多个系数，以防止等化单元110的错误率随着时间渐 增；若在预设时间期间，判断单元IOO有比较出完全符合第二预设信号SPRE2 的第一信号Sl,代表判断单元IOO输出的参考信号正确，均衡器12成功地 等化片段信号VBI-SEG,因此，系数寄存器440将滤波单元430的多个系数 取代存储的多个数值，以留作备份系数。
请参考图5,图5为本发明一实施例用于实现电路装置10的一流程60 的流程图。在流程60中，如前所述，规范的帧码为'111，而时钟信号为一 T与'0'交替的数字信号，可设定第一预设信号SPRE1可为'1010111， 而第二预设信号SPRE2为'01010101010111，。因此，流程60包含下列步骤 步骤600:开始。
步骤602:比较第二垂直消隐区间信号VBI2是否有信号符合'1010111'。 若是，则进行步骤604;若否，则进行步骤602。
步骤604:调整搜寻窗口 SW以决定起始搜寻点Sl与起始搜寻点S2。
步骤606:从第二垂直消隐区间信号VBI2的起始点，比较第二垂直消隐 区间信号VBI2与'01010101010111，，并根据比较结果递增或递减比较结 果COUNT,并从参考信号的起始搜寻点Sl对应于第二垂直消隐区间信号VBI2 的信号点开始比较第二垂直消隐区间信号VBI2是否符合'01010101010111，。 若是，则进行步骤608;若否，则进行步骤610。
步骤608:以滤波单元430的多个系数取代系数寄存器440的多个数值， 并进行步骤612。
步骤610:以系数寄存器440的多个数值取代滤波单元430的多个系数， 并进行步骤614。
步骤612:比较比较结果COUNT是否大于默认值。若是，则进行步骤616; 若否，则进行步骤604。步骤614:比较比较结果COUNT是否小于默认值。若是，则进行步骤618; 若否，则进行步骤604。
步骤616:开始对片段信号VBI —SEG进行算法，以产生等化信号VBI—EQ， 并进行步鸟聚606。
步骤618:停止对片段信号VBI-SEG进行算法，并进行步骤604。
特别注意的是，在本发明中，第一预设信号SPRE1及第二预设信号SPRE2 不限于上述的样式及长度，本领域具通常知识者可据以改变，例如，当噪声 或信道影响较严重时或欲增加参考信号的起始点的可靠度时，可使用较长的 第一预设信号SPRE1及第二预设信号SPRE2以比较出够长的参考信号，使等 化单元的算法有较大的可靠度；相反地，若信号失真的程度很小时，可使用 较短的第一预设信号SPRE1及第二预设信号SPRE2。
综上所述，相较于现有技术，本发明是增设一均衡器于垂直消隐区间分 割器之前，利用垂直消隐区间信号内嵌的时钟与帧码信号来选择进行等化的 区间，以及通过比较垂直消隐区间分割器反馈至均衡器的信号，找寻均衡器
需要的参考信号。因此，本发明可减低噪声及信道效应对信号的影响，降低 信号失真的程度，使垂直消隐区间分割器的数字锁相环能正确锁住信号相位，
并且使分割电平估侧的判定更为准确，大大减低数据错误率。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均 等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种用于一图像接收装置等化信号的电路装置，包含有一均衡器，包含有第一输入端，用来接收一第一垂直消隐区间信号；第二输入端；输出端；判断单元，耦接于该第二输入端，用来根据一第二垂直消隐区间信号，决定一参考信号，该参考信号对应于该第一垂直消隐区间信号的一片段信号；以及一等化单元，耦接于该第一输入端、该判断单元与该输出端，用来根据该参考信号，对该片段信号进行一算法后，通过该输出端输出一等化信号；以及一垂直消隐区间分割器，耦接于该输出端与该第二输入端，用来根据该等化单元所输出的信号，输出该第二垂直消隐区间信号至该均衡器的第二输入端。
2. 如权利要求1所述的电路装置，其中，该第一垂直消隐区间信号用来 传送符合复合视频信号规范的电子文字信号。
3. 如权利要求1所述的电路装置，其中，该第二垂直消隐区间信号包含 一时钟信号及一帧码信号。
4. 如权利要求3所述的电路装置，其中，该参考信号包含该时钟信号及 该帧码信号。
5. 如权利要求1所述的电路装置，其中，该判断单元包含有第 一比较单元，用来比较该第二垂直消隐区间信号与 一第 一预设信号， 以决定该参考信号；第二比较单元，耦接于该第一比较单元，用来比较该第二垂直消隐区间 信号与一第二预设信号，以产生一比较结果，及比较该比较结果与一默认值， 以决定该参考信号的使用状态；以及内存，耦接于该第一比较单元与该第二比较单元，用来存储及输出该参 考信号至该等化单元。
6. 如权利要求5所述的电路装置，其中，该第一比较单元在该第二垂直消隐区间信号的片段信号符合该第 一预设信号时，决定该第 一垂直消隐区间 信号的一参考点，进而决定对应于该参考点的该参考信号的一起始点。
7. 如权利要求6所述的电路装置，其中，该第一比较单元包含一搜寻窗 口，用来在该第二垂直消隐区间信号符合该第一预设信号时，在该第一垂直 消隐区间信号的一第一区间范围内找寻该搜寻窗口内的区域最大值，以决定 该参考点。
8. 如权利要求7所述的电路装置，其中，该第一比较单元另包含一计数 值，用来记录该第 一 区间范围存在于该第 一垂直消隐区间信号中的所在位置。
9. 如权利要求5所述的电路装置，其中，该第二比较单元是在该比较结 果大于一默认值时，决定该内存输出该参考信号。
10. 如权利要求5所述的电路装置，其冲，该第一比较单元与该第二比较 单元被整合于一相关器。
11. 如权利要求1所述的电路装置，其中，该等化单元包含有 第一运算单元，用来根据该参考信号与该等化信号，产生一误差信号； 第二运算单元，耦接于该第一输入端及该第一运算单元，用来根据该误差信号，对该第一垂直消隐区间信号的片段信号进行该算法，以产生多个系 数；以及滤波单元，耦接于该第一输入端、第二运算单元及该第一运算单元，用 来根据该多个系数与该第 一垂直消隐区间信号的片段信号，产生该等化信号。
12. 如权利要求11所述的电路装置，其中，该等化单元另包含一系数寄 存器，用来存储用于该滤波单元的多个数值。
13. 如权利要求12所述的电路装置，其中，该系数寄存器另用来根据一 预设时间，以该多个数值取代输入至该滤波单元的多个系数，或以输入至该 滤波单元的多个系数取代该多个数值。
14. 如权利要求ll所述的电路装置，其中，该滤波单元是一有限脉沖响 应滤波器。
15. 如权利要求1所述的电路装置，其中，该算法是最小均方算法。
16. 如权利要求1所述的电路装置，其中，该算法是递归最小平方误差算法。
17. 如权利要求1所述的电路装置，其中，该参考信号包含小该第二垂直 消隐区间信号中。
全文摘要
一种等化信号的电路装置包含有一均衡器及一垂直消隐区间分割器。该均衡器包含有一第一输入端、一第二输入端、一输出端、一判断单元及一等化单元。该第一输入端用来接收一第一垂直消隐区间信号。该判断单元则根据一第二垂直消隐区间信号，决定一参考信号，其中该参考信号对应于该第一垂直消隐区间信号的一片段信号。该等化单元用来根据该参考信号对该片段信号进行一算法后，通过该输出端输出一等化信号。该垂直消隐区间时间间隔分割器用来根据该等化单元所输出的信号，输出该第二垂直消隐区间信号至该均衡器的第二输入端。
文档编号H04N7/087GK101296352SQ20071010090
公开日2008年10月29日 申请日期2007年4月28日 优先权日2007年4月28日
发明者挺 邱, 陈诘征 申请人:联咏科技股份有限公司