专利名称：驱动电路和等离子显示设备的制作方法
技术领域：
本发明涉及驱动电路和等离子显示设备。
背景技术：
在作为等离子显示设备之一的AC(交流)驱动型等离子显示板(Plasma Display PanelPDP)中，两电极型PDP使用两个电极来执行选择性放电(地址放电)和维持放电(sustain discharge)，而三电极型PDP使用第三电极来执行地址放电。在上述的三电极型PDP中，有的情况下第三电极被形成在其上放置了用于执行维持放电的第一电极和第二电极的衬底上，而有的情况下第三电极被形成在与此衬底相对的另一衬底上。
由于上述每一类型的PDP设备都基于同一操作原理，因此后文中将说明这样的PDP设备的结构的例子在此结构中，用于执行维持放电的第一和第二电极被设置在第一衬底上，而第三电极则被单独地设置在与第一衬底相对的第二衬底上。
图13的示意图示出了AC驱动型PDP设备的整体结构。在图13中，AC驱动型PDP设备1包括具有以矩阵形式分布的多个单元的面板P，其中每个单元都是所显示的图像的一个像素。更具体地说，如图13所示，位于矩阵第m列第n行的是单元Cmn。在AC驱动型PDP设备1中设置了形成在第一衬底上的多个公共电极X和互相平行的扫描电极Y1到Yn，还设置了形成在与上述第一衬底相对的第二衬底上的地址电极A1到Am，并使它们的方向垂直于电极Y1到Yn和X。公共电极X被置于各自对应的扫描电极Y1到Yn附近，并且在一个接线端被彼此连接在一起。
上述多个公共电极X的公共接线端被连接到X侧电路2的输出接线端，而扫描电极Y1到Yn则被连接到Y侧电路3的多个输出接线端。地址电极A1到Am被连接到地址侧电路4的多个输出接线端。X侧电路2由重复放电的电路构成，Y侧电路3由执行按行顺序扫描的电路和重复放电的电路构成。构成地址侧电路4的电路选择将要被显示的行。
这些X侧电路2、Y侧电路3和地址侧电路4被驱动控制电路5提供的控制信号所控制。即，地址侧电路4和在Y侧电路3中用于执行按行顺序扫描的电路确定了哪些单元将要被点亮，而且PDP设备的显示操作由X侧电路2和Y侧电路3的重复放电来执行。
驱动控制电路5基于来自外部的显示数据D、代表了该显示数据D的读时序的时钟CLK以及水平同步信号HS和垂直同步信号VS来产生上述控制信号，并且将此控制信号提供给X侧电路2、Y侧电路3和地址侧电路4。根据上面示出的结构，AC驱动型PDP设备1控制每个单元的闪烁并能够在面板P上显示图像。
这里将说明图13所示的AC驱动型PDP设备1的各单元的结构。图14A到14C的示意图示出了包括在图13所示的AC驱动型PDP设备1中的单元的结构。图14A的示意图示出了第i行第j列的作为一个像素的单元Cij的横截面结构。在图14A中，公共电极X和扫描电极Yi被形成在前玻璃衬底11上。其上覆盖了电介质层12以将电极与放电空间17相隔离，得到的构造上又覆盖了MgO(氧化镁)保护薄膜13。
同时，地址电极Aj被形成在与前玻璃衬底11相对的后玻璃衬底14上，并且地址电极Aj被电介质层15所覆盖。电介质层15被荧光物质18所覆盖。MgO保护薄膜13和电介质层15之间的放电空间17中充入了Ne与Xe潘宁(Penning)气体或类似气体。
图14B是用于说明AC驱动型PDP设备的电容Cp的图形。如图14B所示，在AC驱动型PDP设备中，在放电空间17中、在公共电极X和扫描电极Y之间以及在前玻璃衬底11中，分别存在着电容分量Ca、Cb和Cc，每个单元的电容Cp单元(Cp单元＝Ca+Cb+Cc)由它们的和决定。所有单元的电容Cp单元之和是面板电容Cp。
图14C的示意图说明了AC驱动型PDP设备的光发射。如图14C所示，红色、蓝色和绿色的荧光物质18以带状按照颜色被排列在肋16的内表面上。荧光物质18被公共电极X和扫描电极Y之间的放电所激发，发射出光19。
接着，使用波形图来说明图13所示的AC驱动型PDP设备1的操作。
图15的波形图示出了图13所示的AC驱动型PDP设备1的操作。图15所示的例子是在构成一帧的多个子场的其中一个子场中，施加在X、Y和地址电极上的电压波形。一个子场被划分为以下三个周期由一个全写入周期和一个全擦除周期所构成的复位周期、地址周期以及维持放电(维持)周期。
首先，在复位周期，施加在公共电极X上的电压从地电平下降到(-Vs/2)。另一方面，对于施加在扫描电极Y上的电压来说，该施加在扫描电极Y上的电压为电压Vw与电压(Vs/2)之和。此时，电压(Vs/2+Vw)随时间逐渐增加。结果，公共电极X与扫描电极Y之间的电势差变为(Vs+Vw)，不论之前显示状态如何，每条显示行上的每个单元中都出现放电以产生壁电荷(全写入)。
接着，在公共电极X和扫描电极Y的电压都回到地电平之后，施加在公共电极X上的电压从地电平提高到(Vs/2)，而施加在扫描电极Y上的电压下降到(-Vs/2)。结果，壁电荷自身所产生的电压超过了每个单元的放电起始电压，放电开始。此时，如上所述，存储的壁电荷被施加在公共电极X上的电压擦除(全擦除)。
接着，在地址周期，地址放电根据显示数据按行顺序执行以点亮/熄灭各单元。此时，电压(Vs/2)被施加在公共电极X上。当向对应于某条显示行的扫描电极Y施加电压时，电压(-Vs/2)被施加在按行顺序被选择的扫描电极Y上，而地电平电压被施加在没有被选择的扫描电极Y上。
此时，具有电压Va的地址脉冲被有选择地施加在地址电极A1到Am中的对应于将要进行维持放电(即将要被点亮)的单元的地址电极Aj上。结果，在将要被点亮的地址电极Aj和被按行顺序选择的扫描电极Y之间出现放电。以此为导火(引导)，公共电极X和扫描电极Y之间立刻开始放电。在被选择的单元的扫描电极Y和公共电极X上的MgO保护薄膜表面上存储了其数量可以实现下次维持放电的壁电荷。
之后，在维持放电周期，公共电极X的电压由于电源恢复电路(将在后面描述)的操作而逐渐上升。结果，在此上升的峰值附近，公共电极X的电压被钳在(Vs/2)。
接着，扫描电极Y的电压逐渐下降。此时，电源恢复电路恢复了部分电荷。电源恢复电路的操作将在后面描述。在此下降的峰值附近，扫描电极Y的电压被钳在(-Vs/2)。类似地，当施加在公共电极X和扫描电极Y上的电压从电压(-Vs/2)被提高到地电平(0V)时，所述被施加的电压是被逐渐提高的。在扫描电极Y，只有当最初施加了高电压时，电压(Vs/2+Vx)才被施加于其上。电压Vx是为了产生维持放电所必需的电压而被增加的电压，它是在图15所示的地址周期产生的壁电荷电压的附加。
当施加在公共电极X和扫描电极Y上的电压从电压(Vs/2)下降到地电平(0V)时，所述被施加的电压逐渐下降，并且部分存储在所述单元中的电荷被收回入电源恢复电路。
这样，在维持放电周期，极性彼此相反的电压(+Vs/2，-Vs/2)被交替施加在每条显示行的扫描电极Y和公共电极X上以执行维持放电，并且显示一个子场的图像。交替施加电压的操作被称为维持操作，后面将使用图18对详细的操作进行说明。
在AC驱动型PDP设备的每个单元中，在每个单元的放电空间中、公共电极X和扫描电极Y之间以及前玻璃衬底中，都分别存在着电容分量，每个单元的电容就是由它们的和所决定的。红色、蓝色和绿色的荧光物质以带状按照颜色被涂在AC驱动型PDP设备的单元的内表面上。荧光物质被公共电极X和扫描电极Y之间的放电激发而发光。
但是，前面提到的X侧电路2和Y侧电路3(此后被称为驱动电路)是用于输出高电压信号从而引起单元内部放电的电路，因此，构成驱动电路的每个元件都需要高压电阻，而这将增加制造成本。因此，提出了通过减小上述驱动电路中所包括的各个元件的耐受电压来简化电路构成并降低制造成本的技术。提出了利用电极之间的电势差来执行电极间放电的驱动电路，例如在一个电极上施加正电压而在另一个电极上施加负电压，如下面的专利文件1所述。该电路被称为TERES(Technology of ReciprocalSustainer)电路。
接下来将说明前面提到的TERES电路的原理性构成和操作。
图16的示意图示出了图13所示的AC驱动型PDP设备1的驱动电路的原理性构成(仅示出了X侧电路2，Y侧电路3因为具有同样的构成和操作而被略去)。
在图16中，电容负载20(此后被称为“负载”)是单元Cmn的在一个公共电极X和一个扫描电极Y之间形成的总电容。公共电极X和扫描电极Y在负载20中形成。这里扫描电极Y是指多个扫描电极Y1到Yn中的任选的一个。
首先，在公共电极X侧，开关SW1和SW2被串连在电源提供的电压(Vs/2)的供电线(电源线)和地(GND)之间。电容器C1的一个接线端被连接到上述两个开关SW1和SW2的互连点，开关SW3被连接在电容器C1的另一个接线端和地之间。连接到电容器C1的一个接线端的信号线被设置为第一信号线OUTA，连接到另一接线端的信号线被设置为第二信号线OUTB。
开关SW4和SW5被串连在上述电容器C1的两端。两开关SW4和SW5的互连点通过输出线OUTC被连接到负载20的公共电极X，还被连接到电源恢复电路21。电源恢复电路21包括连接到负载20的两个线圈L1和L2，开关SW6串连到一个线圈L1，开关SW7串连到另一个线圈L2。另外，电源恢复电路21还包括连接在上述两个开关SW6和SW7的互连点和第二信号线OUTB之间的电容器C2。
上述电容负载20和分别连接到电容负载20的线圈L1、L2构成了两系统串连谐振电路。即，该电源恢复电路21具有两系统L-C谐振电路，并且恢复电荷，所述电荷通过线圈L1和负载20的谐振以及线圈L2和负载20的谐振来提供给面板P。
前面提到的开关SW1到SW7被图13所示的驱动控制电路5分别提供的控制信号所控制。如上所述，驱动控制电路5由逻辑电路或类似电路构成，其基于外部提供的显示数据D、时钟CLK、水平同步信号HS和垂直同步信号VS等来产生上述控制信号，并且将所述控制信号提供给开关SW1到SW7。如上所述，单元中的公共电极X和扫描电极Y的放电周期被称为维持放电周期。
图18的时序图示出了AC驱动型PDP设备1的驱动电路在维持放电周期的驱动波形，其中所述驱动电路的构成如上述图16所示。
在维持放电周期，在公共电极X侧，开关SW1、SW3和SW5先被导通，而其余开关SW2、SW4、SW6和SW7被断开。此时，第一信号线OUTA的电压(第一电势)变为(+Vs/2)，而第二信号线OUTB的电压(第二电势)和输出线OUTC的电压变为地电平(t1)。
接着，导通电源恢复电路21的开关SW6，线圈L1和负载20的电容器出现L-C谐振，电容器C2中恢复的电荷通过开关SW6和线圈L1被提供给负载20(t2)。通过这样的电流流动，施加在公共电极X上的输出线OUTC的电压逐渐升高，如图18中时刻t2到t3所示。开关SW5在时刻t2被断开。
接着，通过在谐振时出现的峰值电压附近导通开关SW4，施加在公共电极X上的输出线OUTC的电压被钳在(Vs/2)(t3)。在时刻t3，开关SW6被断开。
当施加在公共电极X上的输出线OUTC的电压从(Vs/2)向地电平(0V)下降时，开关SW7先被导通，并且开关SW4被断开(t4)。结果，线圈L2和负载20的电容器出现L-C谐振，部分存储在负载20中的电荷通过线圈L2和开关SW7被收回入电源恢复电路21的电容器C2中。通过这样的电流流动，施加在公共电极X上的输出线OUTC的电压逐渐下降，如图18中时刻t4到t5所示。
接着，在谐振时出现的峰值电压(负方向的峰值)附近导通开关SW5，将施加在公共电极X上的输出线OUTC的电压钳在(-Vs/2)(t5)。开关SW7在时刻t5被断开。
接着，开关SW1、SW3和SW5被断开，而开关SW2和SW4被导通。此时，开关SW6和SW7保持断开状态。结果，第一信号线OUTA的电压变成了地电平，而第二信号线OUTB的电压和输出线OUTC的电压变成了(-Vs/2)(t6)。
接着，导通电源恢复电路21的开关SW7，线圈L2和负载20的电容器出现L-C谐振，电容器C2中恢复的电荷(负值)通过开关SW7和线圈L2提供给负载20(t7)。通过这样的电流流动，施加在公共电极X上的输出线OUTC的电压逐渐降低，如图18中时刻t7到t8所示。开关SW4在时刻t7被断开。
接着，在谐振时出现的峰值电压(负方向的峰值)附近，通过导通开关SW5将施加在公共电极X上的输出线OUTC的电压钳在(-Vs/2)(t8)。开关SW7在时刻t8被断开。
在施加在公共电极X上的输出线OUTC的电压从(-Vs/2)向地电平(0V)上升时，开关SW6先被导通，并且开关SW5被断开(t9)。结果，线圈L1和负载20的电容器出现L-C谐振，部分存储在负载20中的电荷通过线圈L1和开关SW6被收回入电源恢复电路的电容器C2中。通过这样的电流流动，施加在公共电极X上的输出线OUTC的电压逐渐上升，如图18中时刻t9到t10所示。
接着，在谐振时出现的峰值电压附近导通开关SW4，施加在公共电极X上的输出线OUTC的电压被钳在地电平(t10)。开关SW6在时刻t10被断开。通过上述操作，图16所示的驱动电路在维持放电周期向公共电极X施加从-Vs/2到Vs/2变化的电压。与提供给前面提到的公共电极X的电压极性不同的电压(+Vs/2，-Vs/2)被交替地施加在各条显示行的扫描电极Y上。由此，AC驱动型PDP设备1可以执行维持放电。
在维持放电期间，其数量可以实现维持放电的具有不同极性的壁电荷被存储在公共电极X和扫描电极Y的保护薄膜表面上。当放电在公共电极X和扫描电极Y之间进行时，单元中公共电极X和扫描电极Y上的壁电荷变成了与所述壁电荷目前的极性相反的壁电荷，并且使放电聚集。此时，壁电荷需要时间来移动，此时间决定于电压+Vs/2或电压-Vs/2施加在公共电极X上的时间。
作为图16所示电路的具体例子，设计了图17的电路。在图17所示的电路图中，使用功率MOSFET(或者可以使用IGBT)作为图16所示电路的每个开关元件S1到S5。在图17中也示出了驱动各开关元件SW1到SW5的驱动电路。在图17中，驱动电路M1、M2、M3N和M3P是使用驱动电路MA构成的。驱动电路MA是使用波形处理电路802、高电平平移电路803和输出放大电路804构成的。
通过高电平平移电路803，将从输入信号接线端输入的信号IN1转换为以输出基准电压接线端电压Vss为基准的信号。高电平平移电路803的输出电压通过输出放大电路804被放大，并且作为开关元件SW1的驱动脉冲被提供给开关元件SW1。输出放大电路804的供电电压从供电电压Ve，通过二极管DE被提供给驱动电路M1的输出供电接线端Vc。在第一信号线OUTA具有地电平的周期(开关元件SW2导通的周期，图18中的t6到t10)，上述二极管DE是导通的，电荷注入电容器CE。在图18的从t1到t6这个周期(下一循环的同一段时间)里，所述电荷通过上述输出放大电路804，作为驱动脉冲被提供给开关元件SW1的控制接线端。
在图17中，驱动电路M4、M5、M6和M7是用驱动电路MB构成的。驱动电路MB是用门耦合器构成的，这些门耦合器是光发射元件。在该门耦合器元件中，光耦合器和放大电路被容纳在一个封装件中，并且能够直接驱动功率MOSFET、IGBT或类似元件的栅极接线端。可以使用光耦合器和放大电路的组合来代替门耦合器。
通过上述门耦合器M4到M7的工作，可以基于从输入接线端输入的以地电压为基准的输入信号IN4到IN7来驱动开关SW4到SW7。在上述驱动电路MB中，输入部分和输出部分被光隔离，因此，即使输入部分与输出部分的基准电压不同，仍然可以执行稳定的驱动。下面的专利文件2中描述了使用光发射元件的TERES电路的驱动方法。
欧洲专利申请公布No.1065650(日本专利No.3201603)[专利文件2]美国专利申请公布No.2002-0097203(日本专利申请早期公开No.2002-215087)发明内容本发明的目的在于提供一种驱动电路和一种具有小电路规模和高可靠性的等离子显示设备。
根据本发明的一个方面，提供了用于矩阵型显示设备的用于向作为显示器的电容负载施加预定电压的驱动电路，包括用于向该电容负载的一个接线端提供电势的第一信号线、用于向上述第一信号线提供第一电势的第一开关元件、用于驱动上述第一开关元件的第一驱动电路、用于向上述第一信号线提供第三电势的第二开关元件、用于向电容负载的所述一个接线端提供与第一电势不同的第二电势的第二信号线、连接在上述第一信号线和上述第二信号线之间并且能够向上述第一信号线提供比第一和第三电势更低的电势的第一电容器、用于向上述第二信号线提供第三电势的第三开关元件、用于将上述第一信号线连接到电容负载的所述一个接线端的第四开关元件、用于将上述第二信号线连接到电容负载的所述一个接线端的第五开关元件、连接在上述第一信号线和第二信号线中的至少一条与用于提供第三电势的供电线之间的线圈电路，以及用于向上述第一驱动电路提供以上述第一信号线的电势作为基准的供电电压的浮动电源电路。
根据本发明的另一个方面，提供了用于矩阵型显示设备的用于将预定电压施加到作为显示器的电容负载的驱动电路，其包括用于向电容负载的一个接线端提供电势的第一信号线、用于向上述第一信号线提供第一电势的第一开关元件、用于驱动上述第一开关元件的第一驱动电路、用于向上述第一信号线提供第三电势的第二开关元件、用于向电容负载的所述一个接线端提供与第一电势不同的第二电势的第二信号线、连接在上述第一信号线和上述第二信号线之间并且能够向上述第一信号线提供比第一和第三电势更低的电势的第一电容器、用于向上述第二信号线提供第三电势的第三开关元件、用于将上述第一信号线连接到电容负载的所述一个接线端的第四开关元件、用于将上述第二信号线连接到电容负载的所述一个接线端的第五开关元件、连接在上述第一信号线和第二信号线中的至少一条与用于提供第三电势的供电线之间的线圈电路，以及与上述第一开关元件并联并且当电源接通时被导通以向上述第一电容器充电的驱动开始开关电路。
图1是示出了AC驱动型PDP设备的驱动电路的原理性构成的例子的示图；图2是示出了驱动电路的原理性构成的示图，在该驱动电路中，图1所示的线圈电路A和B被具体的电路所代替；图3是示出了图2所示的驱动电路的操作的波形图；图4是图示出了应用图2所示的驱动电路的等离子显示设备的示图；图5是示出了本发明第一实施例的示图；图6是示出了本发明第二实施例的示图；图7是示出了本发明第三实施例的示图；图8是示出了本发明第四实施例的示图；图9是示出了本发明第五实施例的示图；图10是示出了本发明第六实施例的示图；图11是示出了高电平平移电路和输出放大电路的电路构成的例子的示图；图12是示出了图11所示的电路的输入信号的例子和输出信号的例子的示图；图13是整个等离子显示设备的框图；图14A、14B和14C是示出了等离子显示面板的例子的示图；图15是示出了等离子显示设备的驱动波形的示图；图16是TERES型驱动电路的原理图；图17是示出了图16所示的电路的应用的例子的示图；以及图18是图16所示的电路的操作波形图。
具体实施例方式
下面将使用附图对本发明的实施例进行说明。
本发明的实施例使用图13到图15所示的等离子显示设备(矩阵型平板显示设备)。图13到图15以及对它们的说明与上面所述相同。为了进一步减少上述TERES电路的电路元件，由与本申请相同的申请人提交了日本专利申请No.2002-290535(未公开)。图1示出了在日本专利申请No.2002-290535中描述的电路的原理图。图2示出了图1所示的原理图的电路的例子。图3示出了图2的操作波形图。图4示出了一个例子，其中上述图2所示的电路被应用于等离子显示设备的X电极驱动电路和Y电极驱动电路。
图1的示图根据本发明的实施例，示出了用于AC驱动型PDP(等离子显示板)设备的驱动电路的原理性构成的例子。图1所示的实施例中的驱动电路可以被应用于AC驱动型PDP设备(显示设备)1，所述AC驱动型PDP设备的整体构成例如图13所示，其单元构成例如图14A～14C所示。所述驱动电路也能够处理图15所示的复位周期和地址周期的操作。所述驱动电路也能够在图15所示的维持放电周期中，对应在扫描电极Y上的初始电压Vx的增加操作。在图1中，与图16中的标号和符号相同的元件具有同样的功能。在图1中，只有X侧电路的原理性构成被示出，如图16中一样，而Y侧电路由于具有与X侧电路相同的构成和操作而被省略。X侧电路和Y侧电路的详细的电路例子将在后面描述。
在图1中，电容负载20(此后称为“负载”)是在单元的一个公共电极X和一个扫描电极Y之间形成的总电容。在负载20中形成了公共电极X和扫描电极Y。这里，所述扫描电极Y是指多个扫描电极Y1到Yn中的任选一个。
首先，开关SW1和SW2被串连在由电源提供的电压(Vs/2)的供电线(第一供电线)和地(GND)之间。电容器C1的一个接线端被连接到上述两个开关SW1和SW2的互连点，开关SW3被连接在电容器C1的另一个接线端和地之间。连接到电容器C1的一个接线端的信号线被设置为第一信号线OUTA，连接到另一接线端的信号线被设置为第二信号线OUTB。
此外，线圈电路A被连接在上述两个开关SW1和SW2的互连点与地之间。线圈电路B的两个接线端与开关SW3的两个接线端并联。换句话说，线圈电路A连接在第一信号线OUTA和地之间，而线圈电路B连接在第二信号线OUTB和地之间。线圈电路A和B是至少包括线圈的电路，所述线圈被构成使得经由开关SW4和SW5，与负载20产生L-C谐振。即，线圈电路A和B以及负载20构成了电源恢复电路。
开关SW4和SW5被串连在上述电容器C1的两端。两开关SW4和SW5的互连点通过输出线OUTC被连接到负载20的公共电极X。虽然没有示出，但是类似的电路也被连接到负载20的扫描电极Y侧。
前面提到的开关SW1到SW5被图13所示的驱动控制电路5分别提供的控制信号所控制。如上所述，驱动控制电路5是使用逻辑电路或类似电路构成，其基于外部提供的显示数据D、时钟CLK、水平同步信号HS和垂直同步信号VS等来产生上述控制信号，并且将所述控制信号提供给开关SW1到SW5。根据上述构成，图1所示的驱动电路在维持放电周期执行维持放电，在所述维持放电周期中，单元中的公共电极X和扫描电极Y进行放电。
这里通过用具体电路代替前面提到的线圈电路A和B来说明前面提到的驱动电路的操作。
图2是驱动电路的原理性构成，在该驱动电路中，图1中的线圈电路A和B被具体的电路所代替。如图2所示，线圈电路A包括二极管DA和线圈LA，线圈电路B包括二极管DB和线圈LB。二极管DA的负极接线端连接到开关SW1和SW2的互连点。换句话说，二极管DA的负极接线端连接到第一信号线OUTA。二极管DA的正极接线端通过线圈LA连接到地。二极管DB的负极接线端通过线圈LB连接到地。二极管DB的正极接线端连接到电容器C1和开关SW3的互连点。换句话说，二极管DB的正极接线端连接到第二信号线OUTB。
由于前面提到的二极管DA的正向，线圈电路A是用于通过开关SW4向负载20提供电荷的充电电路。由于二极管DB的正向，线圈电路B是用于通过开关SW5从负载20释放电荷的放电电路。通过控制由线圈电路A、开关SW4和负载20所构成的充电电路的充电处理的时序，以及由线圈电路B、开关SW5和负载20所构成的放电电路的放电处理，来实现对负载20的电源恢复处理。在图2中，线圈电路A和B的其他构成与图1所示的构成相同，其说明被略去。
接下来说明图2所示的驱动电路的操作。
图3是图2所示的驱动电路的操作的波形图。在图3中，第一信号线OUTA、第二信号线OUTB和输出线OUTC的电压波形被一起显示。这里，电压波形的纵轴对应于输出线OUTC的电压值。为了便于参照，第一信号线OUTA的电压波形被升高了一点，而第二信号线OUTA的电压波形被降低了一点，于是它们就不会与输出线OUTC的电压波形相重叠。
当在第一信号线OUTA为地，第二信号线OUTB和输出线OUTC为-Vs/2的状态下，开关SW4首先被导通，开关SW1到SW5被关断时，存储在负载20中的电压-Vs/2通过开关SW4被传送到第一信号线OUTA，第一信号线OUTA的电压变成了-Vs/2，并且该电压被施加在电容器C1的一个接线端上。结果，电容器C1的另一个接线端的电势变成了-Vs，并且第二信号线OUTB的电压也变成了-Vs(t11)。
紧接着在时刻t11之后，通过开关SW4，在线圈LA和负载20的电容器之间发生L-C谐振，从而通过线圈LA和开关SW4将电荷从地提供给负载20。因此，第一信号线OUTA和输出线OUTC的电势从-Vs/2经过地电平的电势升高到+Vs/2左右。通过这样的电流流动，施加在公共电极X上的输出线OUTC的电压逐渐上升，如图3的时刻t11到t12所示。
接着，在谐振时出现的峰值电压附近，导通开关SW1和SW3，于是施加在公共电极X上的输出线OUTC的电压被钳在Vs/2(t12)。接着，开关SW1、SW3和SW4被断开(t13)。接着，开关SW5被导通(t14)。结果，存储在负载20中的电压Vs/2通过开关SW5被施加在第二信号线OUTB上，第二信号线OUTB的电压变成了Vs/2。结果，第一信号线OUTA的电压升高到了Vs。
紧接着时刻t14，通过开关SW5，在线圈LB和负载20的电容器之间发生L-C谐振，从而负载20通过线圈LB和开关SW5将电荷释放到地。因此，第二信号线OUTB和输出线OUTC的电势从+Vs/2经过地电平的电势降低到-Vs/2左右。通过这样的电流流动，施加在公共电极X上的输出线OUTC的电压逐渐下降，如图3的时刻t14到t15所示。
接着，在此谐振时出现的峰值电压附近，导通开关SW2，于是施加在公共电极X上的输出线OUTC的电压被钳在-Vs/2(t15)。从上面描述的操作看出，在维持放电期间，图2所示的驱动电路在公共电极X上施加了从-Vs/2变化到+Vs/2的电压。与施加在公共电极X上的电压具有不同极性的电压(+Vs/2，-Vs/2)被交替地施加在每条显示行的扫描电极Y上。由此，AC驱动型PDP设备能够执行维持放电。
如图3所示，当与图18的传统技术的波形示意图相比较时，图3的输出线OUTC的电压波形中不存在图18所示的地电平周期T。即，当维持操作以同样的循环被执行时，与传统技术相比，这个实施例的驱动电路能够增加电压Vs/2或-Vs/2的维持时间，其中电压Vs/2或-Vs/2是维持放电脉冲的顶部宽度或底部宽度。在维持放电周期，如上所述，壁电荷移动时间是必需的，并且作为结果，这个时间能够被可靠地保证。此外，与传统技术相同的维持时间得到了保证，并且在本实施例的驱动电路中，维持放电能够更加稳定地被执行，并且还能够预期获得操作余量的扩大、面板P的亮度的增加等等。
此外，比较图16所示的传统驱动电路的电路构成和图2所示的本实施例的驱动电路的电路构成，由于图2中不存在图16中的开关SW6和SW7，因此开关的数量减少了。因此，开关控制的复杂度减小了。此外，不必插入用于执行控制信号的电平平移的电路，其中所述控制信号是用于控制图16中的开关SW6和SW7的；或者不必在控制信号电路和开关SW6和SW7之间的控制信号的传输路径中使用光耦合器等对所述传输路径进行电隔离，因此能够减少元件的数目。在图2的驱动电路中，被包括在图16所示的驱动电路中的电容器C2也可以被删掉。这样，因为不存在电容器C2，所以图16中未示出的用于监控施加在电容器C2上的电压的电路不是必需的。结果可以进一步减少元件的数目。
接着，通过图示来说明图2所示的驱动电路的具体的电路例子(包括扫描电极Y侧)。
图4的示意图示出了图2所示的驱动电路的具体的电路例子。在图4中，负载20是在一个公共电极X和一个扫描电极Y之间形成的单元的总电容。在负载20中，形成了公共电极X和扫描电极Y。这里，所述扫描电极Y是指图13所示的多个扫描电极Y1到Yn中的任选一个。
首先，在公共电极X侧，开关SW1和SW2被串连在从电源(未示出)提供的电压(Vs/2)的供电线和地之间。电容器C1的一个接线端被连接到上述两个开关SW1和SW2的互连点，开关SW3被连接在电容器C1的另一个接线端和地之间。电容器Cx与电容器C1并联。
开关SW4和SW5被串连在上述电容器C1的两端。两开关SW4和SW5的互连点通过输出线OUTC被连接到负载20的公共电极X。
如图2所示，线圈电路A包括二极管DA和线圈LA，线圈电路B包括二极管DB和线圈LB。二极管DA的负极接线端连接到开关SW1和SW2的互连点。二极管DA的正极接线端通过线圈LA连接到地。二极管DB的负极接线端通过线圈LB和开关SW10连接到地。
开关SW10是用于防止施加在第二信号线OUTB上的电压(Vs/2+Vw)和(Vs/2+Vx)在上述复位周期和地址周期直接泄漏到地的开关。二极管DB的正极接线端连接到电容器C1和开关SW3的互连点。二极管D2的正极接线端连接到二极管DB的负极接线端。二极管D2的负极接线端连接到二极管DB的正极接线端。二极管DB的负极接线端通过线圈LB连接到地。
在扫描电极Y侧，开关SW1’和SW2’被串连在从电源(未示出)提供的电压(Vs/2)的供电线和地之间。电容器C4的一个接线端连接到这两个开关SW1’和SW2’的互连点，开关SW3’被连接在电容器C4的另一个接线端和地之间。电容器Cy与电容器C4并联。
串联在一起的开关SW4’和SW5’被连接在上述电容器C4的两端。两开关SW4’和SW5’的互连点通过输出线OUTC’被连接到负载20的扫描电极Y。开关SW4’和SW5’构成了扫描驱动器SD。在地址周期(见图15)的扫描时间，驱动器SD输出扫描脉冲并为每条行执行对扫描电极Y的选择操作。用于连接开关SW4’和电容器C4的一个接线端的连线被设置为第三信号线OUTA’，用于连接开关SW5’和电容器C4的另一个接线端的连线被设置为第四信号线OUTB’。
此外，包括了电阻器R1和npn晶体管Tr1的开关SW8被连接在第四信号线OUTB’和产生写入电压Vw(见图15)的供电线之间。包括了n沟道MOS场效应晶体管(FET)Tr2和Tr3的开关SW9被连接在第四信号线OUTB’和用于产生电压Vx(见图15)的供电线之间。
第三信号线OUTA’通过线圈电路A’被连接到地。第四信号线OUTB’通过线圈电路B’被连接到地。线圈电路A’包括二极管DA’和线圈LA’，线圈电路B’包括二极管DB’和线圈LB’。二极管DA’的负极接线端被连接到开关SW1’和SW2’的互连点。二极管DA’的正极接线端通过线圈LA’被连接到地。
二极管DB’的负极接线端通过线圈LB’和开关SW10被连接到地。开关10是用于防止施加在第四信号线OUTB’上的电压(Vs/2+Vw)和(Vs/2+Vx)在上述复位周期和地址周期直接泄漏到地的开关。二极管DB’的正极接线端连接到电容器C4和开关SW3’的互连点。二极管D2’的正极接线端连接到二极管DB’的负极接线端。二极管D2’的负极接线端连接到二极管DB’的正极接线端。
上面提到的开关SW1到SW5、SW8到SW10、SW1’到SW5’以及晶体管Tr1到Tr3由图13所示的驱动控制电路5分别提供的控制信号所控制。
根据上面的构成，从-Vs/2到Vs/2变化的电压在维持放电周期被施加在公共电极X上。与施加在上述公共电极X上的电压具有不同极性的电压(+Vs/2，-Vs/2)被交替地施加在每条显示行的扫描电极Y上。
在图17所示的电路中，提供给构成开关SW1的晶体管QSW1(由功率MOSFET、IGBT和类似器件构成)的驱动脉冲是由驱动电路M1形成的。图17中的驱动电路M1使用由波形处理电路802、高电平平移电路803和输出放大电路804构成的驱动电路MA。驱动电路MA包括高电平平移电路803，其执行从以地电平为基准的信号到高于地电平的电压的电平平移。这样，当与输出基准电压相对应的晶体管QSW1的输出接线端(例如功率MOSFET的源极接线端)高于地电压时，正常的操作能够被执行。
另一方面，在图4所示的电路中，在第一信号线OUTA中产生了低于地电压的负电压(图3中t11到t12之间的周期)。这样，图17所示的驱动电路M1(驱动电路MA)的输出基准电压(在晶体管QSW1的输出接线端(功率MOSFET的源极接线端、IGBT的发射极接线端)产生的电压)也变成了负电压。驱动电路MA的高电平平移电路803的功能仅是执行将输入信号向高电压侧的电平平移，因此，当输出基准电压接线端Vss为负电压时，信号可能就不能被正常传输。当上述驱动电路MA由PN结型IC形成时，衬底被设置为地电压。当上述输出基准电压接线端Vss变为负电压时，所述IC中出现了低于被施加在上述衬底上的电压(地电压)的电压，因此IC可能会被损坏，因为异常电流流入了IC中的寄生二极管以及类似原因。
当电源接通，电容器C1被充电时，图4所示的开关SW1需要被保持为导通状态。电容器C1充电所需的时间大于维持时间。即，当电容器C1在图15所示的维持放电周期开始处没有被充电时，在所述维持放电周期的开始处，大量的电流通过晶体管QSW1(图17)流入电容器C1。因此，晶体管QSW1的电流容量必须很大，否则它就有可能被损坏。因此，当电源接通，向电容器C1充电时，有必要通过开关SW1来向电容器C1提供电压Vs/2。
用于驱动图4所示的开关SW1的驱动控制电路M1需要这样的功能即使当上述输出基准电压接线端Vss变为负电压时，它也能正常传输信号；还能够长时间提供接通电源时向C1充电所必需的驱动脉冲。上述两种功能对于将图1到图4的方法付诸实际应用是很重要的，后面将说明包括了具有上述两种功能的驱动电路的驱动电路。
第一实施例图5示出了根据本发明第一实施例的图2所示的驱动电路的具体的电路例子。
驱动电路M2N、M2P、M3N和M3P是通过使用驱动电路MA构成的。驱动电路MA是通过使用波形处理电路802、高电平平移电路803和输出放大电路804构成的。波形处理电路802执行阻抗变换。高电平平移电路803执行将以地电压为基准的信号变换到比地电压高的电压的电平平移。驱动电路MA具有输入供电接线端V1、输入信号接线端V2、输入基准电压接线端V3、输出供电接线端Vc、输出信号接线端Vo和输出基准电压接线端Vss。电压Vcc(例如5V)被施加在输入供电接线端V1上。输入基准电压接线端V3被连接到地。驱动电路MA将被输入至输入信号接线端V2的以地为基准的信号转换为以输出基准电压接线端Vss的电势为基准的信号。
驱动电路M1、M4和M5是通过使用驱动电路MB构成的。驱动电路MB具有输入信号接线端V2、输入基准电压接线端V3、输出电压接线端Vc、输出信号接线端Vo和输出基准电压接线端Vss，并且是通过使用门耦合器构成的，该门耦合器是光发射元件。在该门耦合器元件中，光耦合器和放大电路被容纳在一个封装件中，并且能够直接驱动功率MOSFET、IGBT或类似元件的栅极接线端。光耦合器和放大电路的组合可以用来代替门耦合器，以放大光耦合器的输出电压。由于在驱动电路MB中，输入部分和输出部分被光彼此隔离，因此，即使输入部分与输出部分的基准电压不同，仍然可以执行稳定的驱动，因此能够执行与驱动电路MA中相同的基准电压转换。
输入信号接线端IN1通过电阻器被连接到驱动电路M1的输入信号接线端V2。驱动电路M1是门耦合器，并且具有输入信号接线端V2、输入基准电压接线端V3、输出供电接线端Vc、输出信号接线端Vo和输出基准电压接线端Vss。电容器CE被连接在输出供电接线端Vc和输出基准电压接线端Vss之间。电压Ve(例如15V)的接线端通过开关SWE和二极管DE被连接到输出供电接线端Vc。
开关SW1具有n沟道MOSFET器件QSW1和二极管DSW1。在晶体管QSW1中，栅极被连接到输出信号接线端Vo，漏极被连接到电压Vs/2(例如90V)的一个接线端，源极被连接到输出基准电压接线端Vss和二极管DSW1的正极。二极管DSW1的负极被连接到信号线OUTA。晶体管QSW1以输出基准电压接线端Vss为基准操作。该输出基准电压接线端Vss通过二极管DSW1被连接到信号线OUTA，因此其电势随时间变化(见图3)。因此，驱动电路M1将输入信号接线端IN1的以地为基准的信号转换为以输出基准电压接线端Vss的电势为基准的信号。
开关SW2具有SW2N和SW2P。开关SW2N由n沟道MOSFET和二极管构成，并由驱动电路M2N驱动。开关SW2P由p沟道MOSFET和二极管构成，并由驱动电路M2P驱动。
开关SW3具有SW3N和SW3P。开关SW3N由n沟道MOSFET和二极管构成，并由驱动电路M3N驱动。开关SW3P由p沟道MOSFET和二极管构成，并由驱动电路M3P驱动。
开关SW4由n沟道MOSFET构成，并由驱动电路M4驱动。开关SW5由n沟道MOSFET构成，并由驱动电路M5驱动。
如上所述，驱动电路MB被用来作为驱动晶体管QSW1的驱动电路M1。驱动电路MB是用光发射元件门耦合器构成的。在该门耦合器元件中，光耦合器和放大电路被容纳在一个封装件中，并且能够直接驱动功率MOSFET、IGBT或类似元件的栅极接线端。光耦合器和放大电路的组合可以用来代替门耦合器。即使当信号线OUTA如图3所示变成负电压时，驱动电路M1也可以通过使用光发射元件来正常地传输信号。
通过上述门耦合器的操作，就能够基于从输入信号接线端IN1输入的以地电势为基准的信号来驱动开关SW1。在上述驱动电路MB中，输入部分和输出部分被光隔离，因此即使当输入部分和输出部分的基准电压不同时，也可以执行稳定的驱动。
在图5所示的电路中，浮动电源电路是使用开关SWE、二极管DE和电容器CE构成的。在这个浮动电源电路中，当信号线OUTA为地电压时(图13的t13到t16)，开关SWE被导通，电荷被存储在电容器CE中。除了当信号线OUTA为地电压时以外，开关SWE总是断开的。浮动电源电路向驱动电路M1的供电接线端Vc提供以信号线OUTA的电势(Vss)为基准的供电电压。
存储在上述电容器CE中的电荷在图3所示的t12到t13中作为驱动脉冲被提供给晶体管QSW1的栅极接线端。结果，晶体管QSW1被导通，信号线OUTA的电压被升高到1/2Vs。
当电源被接通时，有必要通过晶体管QSW1将充电电流逐渐提供给电容器C1。当电源被接通而电容器C1没有被充电时，在晶体管QSW1被导通的同时，可能会有大量的电流从供电电压1/2Vs侧流经晶体管QSW1，从而由于电流超过了晶体管QSW1的额定电流而导致晶体管QSW1损坏。为了解决这个问题，在电源被接通，供电电压1/2Vs上升的期间，晶体管QSW1也被导通，于是充电电流逐渐流入电容器C1。
为了在电源被接通时逐渐向上述电容器C1充电，有必要使驱动电路M1在一段比较长的时间(与维持周期相比)内保持驱动脉冲的高电平，在此段时间内，充电电流流入上述电容器C1。因此，在上述浮动电源电路中，用于给驱动电路M1供电的电容器CE的电容被设置为足够大的值，于是能够存储保持晶体管QSW1在长时间内导通所必需的数量的电荷。
特别地，当适用于等离子显示设备维持电路的高速门耦合器被用来作为上述驱动电路M1时，有必要提高被传递到门耦合器的光无源元件的偏置电流，因此上述电容器CE有必要使用大容量电容。实验结果发现，电容器CE需要100μF或更大。
在图5所示的电路中，即使当信号线OUTA变成负电压时，也可以通过由上述驱动电路M1、开关SWE、二极管DE和电容器CE构成的浮动电源电路的操作来向晶体管QSW1提供稳定的驱动脉冲。当电源被接通时，电容器C1可以被逐渐充电，上述驱动电路的操作安全可以被保证。
第二实施例接下来将使用图6来说明本发明的第二实施例。在第二实施例中，使用另一个浮动电源电路(DC/DC转换器DC1)来代替第一实施例(图5)中的浮动电源电路(开关SWE和二极管DE)。
在图6所示的电路中，浮动电源是使用DC/DC转换器DC1和电容器CE构成的。DC/DC转换器DC1是使用变压器T200、控制电路CT200、二极管D200、D201和电容器C200、C201构成的。在DC/DC转换器DC1中，从输入接线端200输入的脉冲被二极管D201和电容器C201整形，从而得到输入DC电压。在上述DC/DC转换器DC1中，输出DC电压被提供给电容器CE的两个接线端，而基准电压是在晶体管QSW1的源极接线端(输出接线端)产生的电压。结果，稳定的供电电压可以被提供给驱动电路M1。与图5所示相同的驱动电路MB(由门耦合器和类似电路构成)被用于驱动电路M1。
在图6所示的电路中，被提供给驱动电路M1的浮动电源电压可以由不受维持周期影响的独立电路和类似电路构成。因此，即使当电源被接通或出现类似情况时，供电电压能够在长时间内保持稳定(按照DC/DC转换器DC1的晶振频率，总是可以提供稳定的输出DC电压)。因此，连接到驱动电路M1的电容器CE的电容值可以很小。如同第一实施例中那样，即使当信号线OUTA如图3所示变为负电压时，驱动电路M1也能够通过使用光发射元件来正常地传输信号。
第三实施例图7的示意图示出了本发明的第三实施例。在第三实施例中，在第一实施例的电路(图5)中增加了驱动开始开关电路701。驱动开始开关电路701由p沟道功率MOSFET器件QSW1P、npn双极晶体管Q1P、二极管DSW1P和电阻器R101、R102、R103构成。
在图7所示的电路中，当电源被接通时，输入信号IN1P被设置为高电平，驱动开始开关电路701中的晶体管Q1P被导通，晶体管QSW1P(使用p沟道MOSFET构成)也被导通，并且电容器C1被逐渐充电。驱动开始开关电路701通过DC耦合来构成，因此驱动开始开关电路701可以在很长时间内以输入信号IN1P的电平保持在“导通”的状态。在这种情况下，开关SW1是断开的。驱动开始开关电路701与开关SW1并联，并且在一段时间内保持导通，直到电源接通时信号线OUTA的电势从地电势变成预定的值，并且对电容器C1充电。
另一方面，当大量电流在很短的时间(例如等离子显示设备的维持周期)内被传递时，开关SW1被导通，驱动开始开关电路701被断开。在这种状态下，在很短的时间(例如等离子显示设备的维持周期)内需要大量电流的电路(开关SW1)和在很长时间内保持导通并具有小量电流的电路(驱动开始开关电路701)被隔开，因此它们都可以被优化地设计。
当使用图7所示的电路时，没有必要将开关SW1在长时间内保持导通，因此，可以使用小电容的电容器CE来构成浮动电源电路。
第四实施例图8的示意图示出了本发明的第四实施例。第四实施例与第一实施例(图5)基本相同，所不同的只是使用MA作为驱动电路M1，并且增加了低电平平移电路801。浮动电压FVe(例如15V)被提供给驱动电路M1的输入电源接线端V1。
在图8所示的电路中，低电平平移电路801、波形处理电路802、高电平平移电路803和输出放大电路804被用来形成用于晶体管QSW1的驱动脉冲。低电平平移电路801由pnp双极晶体管Q110和电阻器R111、R112、R113构成。波形处理电路802、高电平平移电路803和输出放大电路804与图5中的驱动电路MA具有相同的构成。在图8中，浮动电源电路是使用开关SWE、二极管DE和电容器CE构成的。在图8中，信号线OUTA的最低电压被由二极管D300和电容器C300构成的整形电路整形，通过整形电路获得的电压SUB1被提供给连接到波形处理电路802的输入基准电压接线端V3。例如，电压SUB1变成了这样的电压，在该电压中保持了图3中的信号线OUTA的最低电压(大约-Vs/2)。
低电平平移电路801对以地电势为基准的输入信号IN1的基准电势朝负值方向执行电平平移。高电平平移电路803对低电平平移电路801的输出信号的基准电势朝正值方向执行电平平移。输出放大电路804放大高电平平移电路803的输出信号。
在图8所示的电路中，通过低电平平移电路801，以地电压为基准的信号IN1被转换为以低电平基准电压SUB1为基准的信号。低电平基准电压SUB1是通过对信号线OUTA的最低电压(例如在图13的从t11到t12期间产生的负脉冲)整形得到的。因此，低电平基准电压SUB1被设置为被输入到输出放大电路804的基准接线端Vss的输出基准电压(晶体管QSW1的源极电压)，或更低。结果，通过由波形处理电路802、高电平平移电路803和输出放大电路804所构成的驱动电路MA传输的信号比低电平基准电压SUB1具有更高的电压。相应地，在图17所示的电路(不使用低电平平移电路的电路)中，可以解决当信号OUTA为负电压时(图3中t11到t12的时间段)不能传输信号的问题。当使用上述实施例时，即使是使用PN节型IC作为上述驱动电路MA，衬底电压也可以被设置为该IC中产生的最低电压(低电平基准电压)，因此不会发生异常电流在IC中流动因而损坏IC的情况。
在图8中，由开关SWE、二极管DE和电容器CE所构成的浮动电源电路的基本操作与图5所示的电路相同。在图5所示的电路中，驱动电路MB被用来作为驱动电路M1，而在图8所示的实施例中，驱动电路MA被用来作为驱动电路M1。为了使得驱动电路MB高速操作，有必要将大量偏置电流传递到驱动电路MB(门耦合器)中的光无源器件。另一方面，因为驱动电流MA不使用光无源器件，因此驱动电路MA不需要这么多偏置电流。在图5所示的电路中，用于存储驱动电路的供电电压的电容器CE需要采用大电容量的电容器，因为当电源被接通时，晶体管QSW1被长时间保持导通状态使得电容器C1被逐渐充电。另一方面，在图8所示的电路中，在驱动电路MA中消耗的电荷数量很少，因此电容器CE的电容可以很小。
图11是示出了图8所示的低电平平移电路801、高电平平移电路803和输出放大电路804的电路构成的例子的示图。波形处理电路802可以被删去。
首先说明低电平平移电路801的构成。在npn晶体管Q110中，基极接线端通过电阻器R111被连接到输入信号IN1的接线端，发射极接线端通过电阻器R112被连接到电压Vc1(例如5V)，集电极接线端通过电阻器R113被连接到低电平基准电压SUB1的接线端。集电极接线端输出信号VLS1到高电平平移电路803，并且被连接到npn晶体管Q4的基极接线端。
如图11所示，高电平平移电路803由npn晶体管Q4、pnp晶体管Q5和电阻器R3、R4构成。这里，npn晶体管Q4的发射极接线端通过电阻器R3被连接到低电平基准电势SUB1的接线端。npn晶体管Q4的集电极接线端被连接到pnp晶体管Q5的集电极接线端。pnp晶体管Q5的基极接线端被连接到pnp晶体管Q6的基极接线端。npn晶体管Q4的集电极接线端和pnp晶体管Q5的集电极接线端的互连点被连接到pnp晶体管Q5的基极接线端和pnp晶体管Q6的基极接线端的互连点。这样，高电平平移电路803输出传输信号VLS2。pnp晶体管Q5的发射极接线端通过电阻器R4被连接到电源接线端Vc。
接下来说明输出放大电路804的电路构成。如图11所示，输出放大电路804包括电阻器R5和R6、pnp晶体管Q6、倒相器INV、n沟道MOSFET器件Q7和n沟道MOSFET器件Q8。pnp晶体管Q6的发射极接线端通过电阻器R5被连接到电源接线端Vc。pnp晶体管Q6的集电极接线端通过电阻器R6被连接到基准电压接线端Vss。pnp晶体管Q6的集电极接线端和电阻器R6的互连点被连接到倒相器INV的输入接线端和n沟道MOSFET器件Q7的栅极接线端。
n沟道MOSFET器件Q7的漏极接线端被连接到电源接线端Vc。n沟道MOSFET器件Q7的源极接线端被连接到n沟道MOSFET器件Q8的漏极接线端。n沟道MOSFET器件Q8的栅极接线端被连接到倒相器INV的输出接线端。n沟道MOSFET器件Q8的源极接线端被连接到基准电压接线端Vss。n沟道MOSFET器件Q7的源极接线端和n沟道MOSFET器件Q8的漏极接线端的互连点被连接到输出接线端Vo，并且输出用于驱动开关SW1的信号Vg。根据上面所示的构成，传输信号VLS2被放大以向开关SW1的栅极接线端输出驱动信号Vg。
图12示出了图11所示的电路的操作时序图。输入信号IN1是通过将开关SW1的控制信号逻辑倒相而得到的。即，在脉冲VA和VB，开关SW1是导通的。信号IN1可以通过使用倒相器而被逻辑倒相。输入信号IN1以地(GND)为基准电势，并且具有脉冲VA和脉冲VB(例如幅值为5V)。基准电压接线端Vss对应于图3中的信号线OUTA，并且从-Vs/2(例如-90V)到Vs/2(例如90V)变化。为了简化说明，基准电压接线端Vss的波形被简化示出。
这里将说明基准电压接线端Vss执行图12所示的改变的目的。在前面提到的图15中所示的显示设备的驱动波形图中，有必要通过向每条显示行中的公共电极X和扫描电极Y交替施加彼此极性不同的电压(+Vs/2，-Vs/2)来执行维持放电。因此，正电压+Vs/2和负电压-Vs/2被交替地施加在负载20的公共电极X上。于是，开关SW1的基准电压Vss从-Vs/2变成了Vs/2。
首先，在时刻t1，Vss＝0V，图8所示的整形电路(二极管D300和电容器C300)的输出SUB1为SUB1＝0V，而且通过图8所示的电容器CE，Vc＝Ve。由于时刻t1输入信号IN1＝5V，因此pnp晶体管Q110被断开。结果，低电平平移电路801的输出信号VLS1为VLS1＝0V。结果，npn晶体管Q4被断开，pnp晶体管Q5也被断开。结果，高电平平移电路803的输出信号VLS2为VLS2≈Vc＝Ve。
由于信号VLS2≈Ve，所以pnp晶体管Q6被断开。结果，pnp晶体管Q6的输出信号Q6V与Vss位于同一电势。由此，n沟道MOSFET器件Q7被断开，n沟道MOSFET器件Q8被导通，因此输出放大电路804的输出信号Vg变为Vg＝0V。
接着，当Vss在时刻t2变为Vss＝-Vs/2时，使得电压变为-Vs/2的电荷被充入图8的整形电路中的电容器C300，而且建立起SUB1≈Vs/2。Vc＝Ve-Vs/2也被建立。在时刻t2，输入信号保持在IN1＝5V的状态，pnp晶体管Q110也保持断开。结果，低电平平移电路801的输出信号VLS1与SUB1具有同样的电压。类似地，npn晶体管Q4被暂时导通以使得npn晶体管Q4的集电极接线端与SUB1具有大致相同的电压，然后npn晶体管Q4被断开。
接着，pnp晶体管Q5的基极接线端电势变为SUB1≈Vs/2，并且由于与pnp晶体管Q5的发射极接线端电势Vc＝Ve-Vs/2之间的电势差，pnp晶体管Q5被暂时导通。然后，当pnp晶体管Q5的基极接线端电势变为大约Vc＝Ve-Vs/2时，它被断开。结果，高电平平移电路803的输出信号VLS2变为VLS2≈Ve-Vs/2。接着，由于信号VLS2≈Ve-Vs/2被建立，pnp晶体管Q6被断开。结果，pnp晶体管Q6的输出信号Q6V具有与Vss同样的电势-Vs/2。由上可知，n沟道MOSFET器件Q7被断开，而n沟道MOSFET器件Q8被导通，因此输出放大电路804的输出信号Vg变为Vg＝-Vs/2。
接着，当输入信号IN1在时刻t3由于脉冲VA而变为0V时，pnp晶体管Q110被导通。结果，低电平平移电路801的输出信号VLS1的电压值变成了在SUB1和Vc1之间的一个值，并且被施加在电阻器R113上，形成脉冲VA1(开始信号)。
接着，npn晶体管Q4被导通，由此pnp晶体管Q5也被导通。结果，高电平平移电路803的输出信号VLS2的电压值变成了在SUB1和Vc(-Vs/2到Ve-Vs/2)之间的一个值，并且被施加在电阻器R3上，输出脉冲VA2(开始信号)。接着，pnp晶体管Q5被导通，由此pnp晶体管Q6也被导通。结果，pnp晶体管Q6的输出信号Q6V的电压值变成了在SUB1和Vc(-Vs/2到Ve-Vs/2)之间的一个值，并且被电阻器R5和R6分配，形成脉冲VA3。
上面操作的结果是，n沟道MOSFET器件Q7被导通，而n沟道MOSFET器件Q8被断开，于是输出放大电路804的输出信号Vg变为Vg＝Ve-Vs/2，并形成脉冲V4。当脉冲VA结束(IN1变为5V)时，脉冲VA1到VA4中的每一个都结束，状态恢复到前面提到的时刻t2和t3之间的情形。
接着，在时刻t4，当Vss回复到Vss＝0V时，电容器C300的电压通过图8所示的整形电路中的二极管D300的操作而被保持在-Vs/2，并且SUB1≈-Vs/2被保持。在时刻t4建立了Vc＝Ve。输入信号IN1在时刻t4保持在IN1＝5V，因此pnp晶体管Q110保持断开。结果，低电平平移电路801的输出信号VLS1的电压值保持在SUB1≈-Vs/2。类似地，npn晶体管Q4也被保持断开。
接着，由于施加在pnp晶体管Q5的发射极接线端的电势Vc＝Ve和施加在其基极接线端的电势Ve-Vs/2之间的电势差，pnp晶体管Q5被暂时导通。于是，在pnp晶体管Q5的基极接线端电势变为大致Vc＝Ve的时间点，pnp晶体管Q5被断开。结果，高电平平移电路803的输出信号VLS2变为VLS2≈V3。接着，由于传输信号VLS2≈Ve，npn晶体管Q6被断开。结果，pnp晶体管Q6的输出信号Q6V与Vss具有同样的电势0V。以上操作的结果是，n沟道MOSFET器件Q7被断开，而n沟道MOSFET器件Q8被导通，因此输出放大电路804的输出信号Vg变为Vg＝0V。
如上面所说明的那样，即使当输入信号IN1的基准电势GND和基准电势Vss(OUTA)在驱动开关SW1时是不同电势，并且基准电势Vss为负电势时，也可以通过使用低电平平移电路801、高电平平移电路803和输出放大电路804来防止过量电流流入在衬底(其提供低电平基准电势作为衬底电势)和晶体管之间出现的寄生二极管，并且可以执行稳定的操作。
第五实施例图9的示意图示出了本发明的第五实施例。与图8相比较，图9的不同点在于，其使用了与图6相同的DC/DC转换器DC1代替开关SWE和二极管DE来作为浮动电源电路。结果，电容器CE的电容可以比图8中的更小。
第六实施例图10的示意图示出了本发明的第六实施例。与图9相比较，图10的不同点在于，构成了浮动电源电路的DC/DC转换器DC1变成了DC/DC转换器DC2。DC/DC转换器DC2与DC/DC转换器DC1的不同点在于，低电平基准电压SUB1是通过向变压器T400增加连线L400、二极管D400和电容器C400而形成的。低电平平移电路801基于由DC/DC转换器DC2产生的低电平基准电压SUB1来执行电平平移。在图10所示的电路中，提供给电容器CE和上述低电平基准电压SUB1的驱动电路的供电电压是通过使用同样的DC/DC转换器DC2而产生的，但是它们可以使用独立的DC/DC转换器来分别被产生。上述浮动电源电路产生的低电平基准电压SUB1被设置为比信号线OUTA中出现的最低电压更低的电压(例如比在图3的t1到t2之间出现的负脉冲更低的电压)。
结果，可以基于输入信号IN1来提供用于驱动晶体管QSW1的驱动脉冲。即使当使用PN结型IC来作为由波形处理电路802、高电平平移电路803和输出放大电路804所组成的驱动电路MA时，它也不可能由于上述的异常电流等而被损坏。
在保护二极管D401中，正极被连接到由DC/DC转换器DC2产生的低电平基准电压SUB1的接线端，负极被连接到驱动电路M1的基准接线端Vss。即，负极通过二极管DSW1被连接到输出信号线OUTA。保护二极管D401被连接在图10所示的电路中，于是低电平基准电压SUB1就不会变得比所述输出基准电压(晶体管QSW1的源极电压)更低，而且也不会在例如接通和切断电源时这样的瞬间造成故障。
如上所述，根据第一到第六实施例，在如图1到图4所示的驱动电路中，即使当输出基准电压Vss变为负电压时，用于向第一信号线OUTA提供第一电势Vs/2的信号也能够在用于驱动第一开关SW1的驱动电路M1中被可靠地传输。能够提供当接通电源时，向连接在第一信号线OUTA和第二信号线OUTB之间的电容器C1逐渐充电所必需的驱动脉冲。
上面的描述说明了等离子显示设备，但是本发明也可以应用于其它的矩阵型平板显示设备。图1和图2中的线圈电路A和B分别在信号线OUTA和OUTB中提供，但是所述线圈电路并不局限于此，而且可以只提供一个线圈电路。在信号线OUTA和OUTB中的至少一个和地电势之间只连接有线圈电路是合适的。
即使当第一信号线变为负电压时，第一驱动电路也能够可靠地驱动第一开关元件。当电源接通时，连接在第一信号线和第二信号线之间的第一电容器能够被逐渐充电。结果，在等离子显示设备中，可以防止大量电流在维持放电周期开始时流入第一开关元件。
应该认为，这些实施例的各个方面都是说明性的而非限制性的，因此将包括在权利要求的等同物的意义和范围中的所有修改。本发明可以体现其它特定形式被实施而不偏离其精神或基本特征。
本申请基于2003年12月22日递交的在先日本专利申请No.2003-425666并要求其优先权，其整体内容通过引用而包含于此。
权利要求
1.一种用于矩阵型显示设备的驱动电路，用于向作为显示器的电容负载施加预定电压，所述驱动电路包括用于向所述电容负载的一个接线端提供电势的第一信号线；用于向所述第一信号线提供第一电势的第一开关元件；用于驱动所述第一开关元件的第一驱动电路；用于向所述第一信号线提供第三电势的第二开关元件；用于向所述电容负载的所述一个接线端提供与所述第一电势不同的第二电势的第二信号线；连接在所述第一信号线和所述第二信号线之间并且能够向所述第一信号线提供比所述第一电势和所述第三电势更低的电势的第一电容器；用于向所述第二信号线提供所述第三电势的第三开关元件；用于将所述第一信号线连接到所述电容负载的所述一个接线端的第四开关元件；用于将所述第二信号线连接到所述电容负载的所述一个接线端的第五开关元件；连接在所述第一信号线和所述第二信号线中的至少一条与用于提供所述第三电势的供电线之间的线圈电路；和用于向所述第一驱动电路提供以所述第一信号线的电势作为基准的供电电压的浮动电源电路。
2.根据权利要求1所述的驱动电路，其中，所述浮动电源电路是通过使用电源开关元件、二极管和第二电容器构成的。
3.根据权利要求2所述的驱动电路，其中，所述第二电容器为100μF或更大。
4.根据权利要求2所述的驱动电路，其中，当所述第一信号线的电势为所述第三电势时，所述电源开关元件被导通。
5.根据权利要求2所述的驱动电路，其中，所述第一驱动电路是通过使用光发射元件构成的。
6.根据权利要求5所述的驱动电路，其中，所述第一驱动电路是通过使用门耦合器构成的。
7.根据权利要求5所述的驱动电路，其中，所述第一驱动电路是通过使用光耦合器和用于放大所述光耦合器的输出电压的放大电路构成的。
8.根据权利要求1所述的驱动电路，其中，所述浮动电源电路是通过使用DC/DC转换器构成的。
9.根据权利要求8所述的驱动电路，其中，所述第一开关元件是通过使用第一晶体管和第一二极管构成的，所述DC/DC转换器的基准电压是出现在所述第一晶体管的输出接线端的电压。
10.根据权利要求8所述的驱动电路，其中，所述DC/DC转换器是通过使用变压器构成的。
11.一种用于矩阵型显示设备的驱动电路，用于向作为显示器的电容负载施加预定电压，所述驱动电路包括用于向所述电容负载的一个接线端提供电势的第一信号线；用于向所述第一信号线提供第一电势的第一开关元件；用于驱动所述第一开关元件的第一驱动电路；用于向所述第一信号线提供第三电势的第二开关元件；用于向所述电容负载的所述一个接线端提供与所述第一电势不同的第二电势的第二信号线；连接在所述第一信号线和所述第二信号线之间并且能够向所述第一信号线提供比所述第一电势和所述第三电势更低的电势的第一电容器；用于向所述第二信号线提供所述第三电势的第三开关元件；用于将所述第一信号线连接到所述电容负载的所述一个接线端的第四开关元件；用于将所述第二信号线连接到所述电容负载的所述一个接线端的第五开关元件；连接在所述第一信号线和所述第二信号线中的至少一条与用于提供所述第三电势的供电线之间的线圈电路；和驱动开始开关电路，所述驱动开始开关电路与所述第一开关元件并联，并且当电源接通时被导通以向所述第一电容器充电。
12.根据权利要求11所述的驱动电路，其中，所述驱动开始开关在所述第一信号线的电势从地电势变为预定电势的期间处于导通状态。
13.根据权利要求11所述的驱动电路，其中，所述驱动开始开关是通过使用p沟道MOS场效应晶体管构成的。
14.根据权利要求1所述的驱动电路，其中，所述第一驱动电路包括用于以地电势为基准的输入信号的基准电势朝负值方向执行电平平移的低电平平移电路，用于对所述低电平平移电路的输出信号的基准电势朝正值方向执行电平平移的高电平平移电路，和用于放大所述高电平平移电路的输出信号的输出放大电路。
15.根据权利要求14所述的驱动电路，其中，所述低电平平移电路对所述输入信号的所述基准电势执行电平平移，平移到所述第一信号线上出现的最低电势或更低电势。
16.根据权利要求14所述的驱动电路，其中，所述低电平平移电路基于对所述第一信号线上出现的电压的整形所得到的电压来执行电平平移。
17.根据权利要求14所述的驱动电路，其中，所述浮动电源电路具有电源开关元件、二极管和电容器。
18.根据权利要求17所述的驱动电路，其中，当所述第一信号线的电势为所述第三电势时，所述电源开关元件被导通。
19.根据权利要求14所述的驱动电路，其中，所述浮动电源电路是通过使用DC/DC转换器构成的。
20.根据权利要求19所述的驱动电路，其中，所述第一开关元件是通过使用第一晶体管和第一二极管构成的；以及其中，所述DC/DC转换器的基准电压是出现在所述第一晶体管的输出接线端的电压。
21.根据权利要求19所述的驱动电路，其中，所述DC/DC转换器是通过使用变压器构成的。
22.根据权利要求14所述的驱动电路，其中，所述低电平平移电路基于由所述DC/DC转换器产生的低电平基准电压来执行电平平移。
23.根据权利要求22所述的驱动电路，还包括保护二极管，所述保护二极管的正极被连接到被提供了所述低电平基准电压的低电平基准电压接线端，负极被连接到所述第一信号线。
24.一种等离子显示设备，包括多个X电极；多个Y电极，所述多个Y电极平行于所述多个X电极布置，以在所述多个X电极和所述多个Y电极之间产生放电；用于向所述多个X电极提供放电电压的X电极驱动电路；和用于向所述多个Y电极提供放电电压的Y电极驱动电路，其中，所述X电极驱动电路或者所述Y电极驱动电路的至少一个使用根据权利要求1的驱动电路。
全文摘要
本发明提供了一种驱动电路和等离子显示设备。包括用于向电容负载的一个接线端提供电势的第一信号线、用于向第一信号线提供第一电势的第一开关元件、用于驱动第一开关元件的第一驱动电路以及用于向电容负载的所述一个接线端提供与上述第一电势不同的第二电势的第二信号线。第一电容器能够向第一信号线提供比第一和第三电势更低的电势。线圈电路被连接在第一信号线或第二信号线与用于提供第三电势的供电线之间。浮动电源电路向第一驱动电路提供以第一信号线的电势为基准的供电电压。
文档编号H04N5/66GK1637802SQ200410086330
公开日2005年7月13日 申请日期2004年10月25日 优先权日2003年12月22日
发明者小野泽诚, 富尾重寿, 坂本哲也, 伊藤克美 申请人:富士通日立等离子显示器股份有限公司