频谱管理装置、方法和系统的制作方法

专利名称：频谱管理装置、方法和系统的制作方法
技术领域：
本发明总地涉及电子电路，并且更具体地，涉及发出(emit)电磁辐射的数字电路。
背景技术：
发送数字数据的数字电路也可以发出电磁辐射。在频率谱的各个部分中的电磁辐射可能引起对其他电路或系统的干扰。


图1示出电子系统的框图；图2示出数字数据端口的图；图3示出可重配置的局部(partial)响应编码器的图；图4示出数字数据端口的图；图5和6示出互连(interconnect)的数字数据端口的图；图7示出幅度相对于频率的图(plot)；图8示出电子系统的框图；以及图9和10根据本发明的各种实施方案示出流程图。
具体实施例方式
在以下详细的描述中，将参照通过图示方式示出可以在其中实施本发明的实施方案的附图。这些实施方案以足够详细的方式被描述，以使本领域的技术人员能够实施本发明。应当理解，本发明的各种实施方案尽管不同，但并不必互相排斥。例如，连同一个实施方案一起描述的特定的特征、结构或者特性，在没有背离本发明的精神和范围的情况下，可以在其他实施方案中实现。另外，应当可以理解，在每个所公开的实施方案中，在没有背离本发明的精神和范围的情况下，可以修改单个元件的位置和排列。因此，以下的详细描述不应作为限制性的，并且仅仅以所附的权利要求书来定义本发明的范围，与赋予权利要求书的整个等同物范围一起来恰当地解释本发明的范围。在附图中，同样的数字在所有几个视图中表示同样或相似的功能性。
图1示出电子系统的框图。系统100包括集成电路102和104，以及天线114。集成电路102包括无线接口110、功能块106和数字数据端口134；而集成电路104被示出包括数字数据端口144。天线114可以是定向天线或全向天线。使用在这里，术语全向天线表示在至少一个平面中具有基本统一模式(pattern)的任何天线。例如，在一些实施方案中，天线114可以是诸如双极天线或1/4波长(quarter-wave)天线的全向天线。再例如，在一些实施方案中，天线114可以是诸如抛物柱面反射器天线(parabolic dish antenna)或八木天线(Yagi antenna)的定向天线。
在工作中，系统100可以具有使用数字信号和射频(RF)信号进行通信的能力。例如，无线接口110被耦合到天线114，以在各种频率上发送和接收RF信号。再例如，数字数据端口134和144通过导线(conductor)135耦合，以使用数字信号进行通信。
在一些实施方案中，通过天线114发送或接收的RF信号可以对应于语音信号、数据信号或它们的组合。例如，无线接口110可以是无线局域网(WLAN)接口、蜂窝电话接口、全球定位系统(GPS)接口等等。
在一些实施方案中，数字数据端口134和144使用在各种频率和各种距离上发送的数字信号进行通信。例如数字数据端口134和144可以以几兆赫兹(MHz)、几百兆赫兹、几千兆赫兹(GHz)的符号速率(symbol rate)或数据速率，任何在兆赫兹、百兆赫兹、千兆赫兹间的速率或更高的速率来通信。此外，集成电路102和104可以间隔近，并且导线135可以短，或集成电路102和104可以间隔远，并且导线135可以长。
集成电路102还包括功能块106。功能块106代表集成电路102与无线接口110和数字数据端口134通信的任何部分。例如，在一些实施方案中，集成电路102包括无线接口、数字数据端口和处理器。在这些实施方案中，功能块106可以代表处理器的一部分，或完整的处理器。再例如，在一些实施方案中，集成电路102可以包括无线接口、数字数据端口和专用于特殊任务的硬件。在这些实施方案中，功能块106可以包括数据路径组件(component)，例如放大器、模数转换器、寄存器、加法器和乘法器，或者可以包括控制组件，例如状态机等。集成电路102可以包括很多无线接口110、很多数字数据端口134和很多功能块106。此外，在一些实施方案中，集成电路102可以包括很多不同于在图1中示出的电路类型。
集成电路104被示出包括数字数据端口144。在一些实施方案中，集成电路104包括多于一个的数字数据端口。例如，在一些实施方案中，集成电路102和104各自包括多个通过导线135耦合的数字数据端口。此外，集成电路104可以包括功能块、无线接口或其他适当的电路。
由数字数据端口134和144发送的数字信号可以发出电磁辐射，所述电磁辐射呈现出可以对无线信号潜在地造成干扰的发射功率谱(transmitted power spectrum)。例如，具有2.5千兆采样(gigasample)/秒(GS/s)符号速率的数字信号可以产生宽广的频率范围内(包括在800-900MHz和2.4GHz)的射频(RF)能量，所述频率范围可能是系统100中的无线接口110或其他无线接口使用的无线频带。上述工作速率和无线频带仅仅作为实施例列出。这里的讨论不是想要将系统100中的数字数据端口或无线接口的工作限制于作为实施例列出的工作速率或频带。系统100所使用的其他可能的频带可以包括用于GPS信号的1.5GHz、用于无线局域网信号的5-6GHz或其他有用的RF频带。此外，系统100可以包括工作在各种无线频带中的多个无线接口。
在一些实施方案中，数字数据端口134和144包括通过管理导线135上的数字信号的发射频谱(transmitted spectrum)来减少潜在干扰的电路。例如，数字数据端口134可以包括脉冲成形(pulse shaping)、波形编码、滤波、可变时钟速率、可变数据速率等等，以抑制感兴趣的频带中的RF能量。在附图中示出数字数据端口的各种实施方案，并参考附图对数字数据端口的各种实施方案进行描述。
图2示出数字数据端口的框图。数字数据端口200包括可重配置的局部响应编码器210、低通滤波器220和线路驱动器(line driver)230。为了简化，图2仅示出数字数据端口的发送部分。在一些实施方案中，数字数据端口包括接收部分和发送部分。数字数据端口200可以用作电子系统中的数字数据端口，例如系统100中的数字数据端口134(图1)。
可重配置的局部响应编码器210对在节点205上接收的数据的频谱进行整形(reshape)。在节点205上接收的数据可以对应于接收自系统中功能块的数据，所述功能块例如系统100中的功能块106(图1)。来自可重配置的局部响应编码器210、经过频谱整形的数据通过低通滤波器220，并且由线路驱动器230驱动到导线235上。导线235可以对应于系统中的导线，例如系统100中的导线135(图1)。
可重配置的局部响应编码器210可以在驱动到导线235上的数字信号的发射频谱中产生一个或更多个“凹陷(notch)”。例如，在一些实施方案中，可以在由一个或更多个无线接口使用的无线频带中产生频谱凹陷。在其他实施方案中，可以在由一个或更多个无线接口使用的无线频带区域(region)内产生频谱凹陷，或者可以在不同于由一个或更多个无线接口使用的无线频带的频带中产生频谱凹陷。在一些实施方案中，可重配置的局部响应编码器210被用来重组辐射频谱(emitted spectrum)，以减少对无线接口或其他无线设备的干扰。
在一些实施方案中，可重配置的局部响应编码器210可以是可配置为在各频带中创建频谱凹陷。例如，在一些实施方案中，可重配置的局部响应编码器210可以在操作前被预设为在指定的频率范围内创建频谱凹陷。同样在一些实施方案中，可重配置的局部响应编码器210可以在操作期间被重新配置为来移动频谱凹陷的频谱位置。下面参考图3描述可重配置的局部响应编码器的各种实施方案。
图3示出可重配置的局部响应编码器。可重配置的局部响应编码器300在节点305上接收数据，并在节点355上发送数据。可重配置的局部响应编码器300包括延迟元件(element)310、320和330；缩放(scaling)元件312、322和332；和求和器350。
在操作中，求和器350将在节点305上接收到的数据与接收自缩放元件312、322和332的延迟、缩放数据求和。在一些实施方案中，延迟元件310、320和330是可配置的，以允许引入各种延迟来修改在节点355上发送的数据信号的频谱特性。此外，在一些实施方案中，缩放元件312、322和332的正负标记(sign)和系数(coefficient)是可配置的，以允许引入各种缩放来修改在节点355上发送的数据信号的频谱特性。此外，可以改变可重配置的局部响应编码器300的工作时钟速率，以修改在节点355上发送的数据信号的频谱特性。
通常，在可重配置的局部响应编码器300中可以出现任意数目的延迟元件和缩放元件。为了简化，余下的讨论集中在包含单个延迟元件和单个+1或-1缩放元件的实施方案。在这些实施方案中，求和器350将来自两个来源(节点305和单个延迟/缩放元件组)的数据求和。在节点355上输出的数据用下面的表示法(notation)OUT＝1+Dn其中，“OUT”是发送的符号(symbol)，“1”表示在节点305上接收到的数据，“+D”表示缩放系数的正负标记(sign)，“n”表示延迟值。使用此表示法，1+D表示这样的局部响应编码器，其中，接收的数据与延迟了单个符号周期的接收的数据求和。还是使用此表示法，1-D2表示这样的局部响应编码器，其中，接收到的数据与延迟了两个符号周期的接收的数据的负值(negative)求和；1-D4表示这样的局部响应编码器，其中，接收到的数据与延迟了四个符号周期的接收的数据的负值求和。
形如1+Dn的可重配置的局部响应编码器是相关滤波器的实施例，所述相关滤波器产生具有频率响应A(f)＝sin(2πfD)和重复频谱凹陷的频谱。例如，1-D2局部响应编码器以1/2符号速率的整数倍速率产生具有频谱凹陷的频谱，1-D4局部响应编码器以1/4符号速率的整数倍速率产生具有频谱凹陷的频谱。
从形如1+Dn的局部响应编码器输出的符号呈现三个信号级别(level)，部分是因为它们是通过将输入符号与延迟和缩放的输入符号求和生成。三级信号的数据检测可以将滤波器和存储器合并，例如无限冲激响应(IIR)滤波器。参考图4进一步描述了具有存储器的各种实施方案。还可以通过在局部响应编码前对数据预编码，来在不含存储器的情况下执行对三级信号的数据检测。在下文中，参考图5和6描述了包括预编码的各种实施方案。
图4示出数字数据端口的图。数字数据端口400包括接收器450、低通滤波器410、数据限幅器(data slicer)420、IIR滤波器430和时钟恢复电路440。为了简化，图4仅示出数字数据端口的接收部分。在一些实施方案中，数字数据端口400包括发送部分和接收部分。数字数据端口400可以用作电子系统中的数字数据端口，例如，系统100中的数字数据端口144(图1)。
在操作中，接收器450在节点452接收信号，并将所述信号提供给低通滤波器410。接收器450可以是适合接收所述信号的任意类型的接收器。例如，接收器450可以是低功率线性放大器。低通滤波器410可以是适合处理所述接收到的信号的任意类型的低通滤波器。在一些实施方案中，低通滤波器410呈现适当设置的截止频率，以通过信号中包括了信息的频率分量，并滤除包括了干扰信号的频率分量。在一些实施方案中，低通滤波器410被省略。
时钟恢复电路440接收来自低通滤波器410的输出，并恢复时钟信号。在一些实施方案中，时钟恢复电路440可以包括控制循环，以从接收到的信号中恢复时钟。本发明不受时钟恢复电路440的特定细节的限制。
数据限幅器420接收来自低通滤波器410的信号和来自时钟恢复电路440的时钟信号。数据限幅器420对信号“限幅(slice)”，以通过对信号取样来恢复发送的符号。在一些实施方案中，接收到的信号包括三个信号级别，并且数据限幅器420在这三个级别间进行区分。数据限幅器420可以包括多个数字比较器、模数转换器或其他适合的电路。
由数据限幅器420恢复的发送符号被IIR滤波器430处理，以对编码器(例如可重配置的局部响应编码器210(图2))提供的局部响应编码进行译码。例如，当符号使用1-D2编码器编码时，IIR滤波器430执行1-D2的逆(inverse)，并且当符号使用1-D4编码器编码时，IIR滤波器430执行1-D4的逆。
图5示出互连的数字数据端口的图。数字数据端口502在导线535上发送数字信号，并且数字数据端口504在导线535上接收所述数字信号。数字数据端口502包括预编码器510、可重配置的局部响应编码器210、低通滤波器220和线路驱动器230。数字数据端口504包括接收器450、时钟恢复电路440、数据限幅器420和符号到位(symbol-to-bit)电路520。
除预编码器510以外，数字数据端口502和数字数据端口200(图2)类似。预编码器510对输入位数据流编码，以允许数字数据端口504在不使用存储器的情况下恢复数据。例如，在图5中，用符号到位电路520代替图4的IIR。符号到位电路520可以基于由预编码器510提供的预编码将三个接收到的信号级别映射到两个级别。
在图5代表的实施方案中，接收器450直接驱动数据限幅器420，而不首先通过低通滤波器。在一些实施方案中，如在图4中示出的一样包括低通滤波器。
图6示出互连的数字数据端口的图。数字数据端口602在导线635上发送数字信号，数字数据端口604在导线635上接收所述数字信号。数字数据端口602包括8B10B编码器610、预编码器510、可重配置的局部响应编码器210、低通滤波器220和线路驱动器230。数字数据端口604包括接收器450、数据限幅器420、符号到位电路520和8B10B译码器及时钟恢复电路620。
除8B10B编码器610以外，数字数据端口602和数字数据端口502(图5)类似。8B10B编码器610是抑制DC频谱分量和频谱毛刺(spike)的“频谱白化(spectral whitening)”编码器的实施例。一些实施方案包括频谱白化编码器而不包括8B10B编码器，一些实施方案则省略了频谱白化编码器。
除8B10B译码器和时钟恢复电路620以外，数字数据端口604和数字数据端口504(图5)类似。在符号到位电路520从符号中产生位值后，8B10B译码器和时钟恢复电路620对由8B10B编码器610提供的编码进行译码，并恢复时钟信号，以提供给数据限幅器420和符号到位电路520。
图7示出幅度相对于频率的图。图700示出发送的数字信号的频谱。例如，图700可以对应于导线135(图1)、导线535(图5)或导线635(图6)上的信号的频谱。
图700呈现各种频率上的多个频谱凹陷。例如，频谱凹陷710、720、730和740分别存在于约850MHz、1.7GHz、2.54GHz和3.4GHz的频率上。在一些实施方案中，可以使用具有工作在3.4GHz的1-D4局部响应编码器和低通滤波器的数字数据端口生成此频谱，所述低通滤波器用来基本抑制高于约1.7GHz的信号的能量。例如，参照图6，可重配置的局部响应编码器210可以被配置为1-D4编码器，并且低通滤波器220可以基本抑制高于约1.7GHz的信号的能量。
可以通过重新配置局部响应编码器来移动图700中示出的频谱凹陷。例如，可以通过改变编码器中的延迟值来修改频谱凹陷的数目。此外，可以通过修改可重配置的局部响应编码器工作所在的时钟速率来在频率上移动已有的频谱凹陷。
示例性重新配置包括但不限于，降低时钟频率以将频谱凹陷720降低到1.5GHz，从而减少GPS无线频带中的干扰；改变时钟频率，以修改2.4GHz无线频带附近的频谱凹陷730的频谱位置；或者修改1+Dn局部响应编码器中的延迟，以修改频谱凹陷的数目。
图700示出特定数目的各种频率上的频谱凹陷，并且以上对图700的讨论提及特定的无线频带。这不是本发明的限制。例如，可以创建任意数目的频谱凹陷，并且可以修改它们的频谱位置，以减少任意感兴趣的频带中的干扰。在一些实施方案中，创建频谱凹陷，以减少对不同于无线接口电路的电路的干扰。
图8示出电子系统的框图。系统800包括集成电路802和804，以及天线814和816。集成电路802包括无线接口810和812、检错电路830、控制电路832、存储器840和数字数据端口834；集成电路804被示出包括数字数据端口844。天线814和816可以是定向天线或全向天线。例如，在一些实施方案中，天线814可以是全向天线，例如双极天线或1/4波长天线。再例如，在一些实施方案中，天线816可以是定向天线，例如抛物柱面反射器天线或八木天线。
在操作中，系统800可以包括使用数字信号和RF信号进行通信的能力。例如，无线接口810和812被耦合到天线814和816，以在各种频率上发送和接收RF信号。再例如，数字数据端口834和844被导线835耦合，以使用数字信号进行通信。
在一些实施方案中，通过天线814发送或接收的模拟信号可以对应于语音信号、数据信号或它们的组合。例如，无线接口810和812之一或两者都可以是无线局域网接口、蜂窝电话接口、全球定位系统(GPS)接口等等。
在一些实施方案中，数字数据端口834和844使用在各种频率和各种距离上发送的数据信号进行通信。例如数字数据端口834和844可以以几兆赫兹(MHz)、几百兆赫兹、几千兆赫兹(GHz)的数据速率，任何在兆赫兹、百兆赫兹、千兆赫兹间的速率或更高的速率来通信。此外，集成电路802和804可以间隔近，并且导线835可以短，或集成电路802和804可以间隔远，并且导线835可以长。
集成电路802还包括检错电路830、控制块832和存储器840。检错电路830和控制块832的组合形成了自适应电路，以测量由无线接口电路接收的数据中的错误，并修改局部响应编码器的特性来减小测量到的错误。
检错电路830可以检测接收自各种无线接口的数据中的错误。例如，检错电路830可以是误比特率(BER)检测器或运算器，或者检错电路830可以跟踪分组(packet)错误、分组重发等等。通常，检错电路830可以是任何适合于提供对各种无线接口所使用的无线链路的鲁棒性(robustness)进行指示的控制块832的电路。
控制块832可以接收来自检错电路830的错误信息，并配置数字数据端口834的部分。例如，在一些实施方案中，控制块832可以配置或重新配置数字数据端口834内的可配置的局部响应编码器。在一些实施方案中，控制块832可以修改可配置的局部响应编码器的时钟速率或延迟值或缩放系数，以修改发送信号的频谱特性。
控制块832可以是任何类型的适合配置或重新配置可重配置的局部响应编码器的电路。例如，控制块832可以是处理器，例如微处理器、数字信号处理器、微控制器等等。再例如，控制块832可以是专用数字硬件，例如状态机。
如图8中所示，控制块832被包括在集成电路802中。在一些实施方案中，控制块832在集成电路802的外部。例如，控制块832可以是在集成电路802外部并耦合到集成电路802的处理器。
存储器840代表包括了机器可读介质的制品。例如，存储器840代表了以下制品中的任意一个或更多个硬盘、软盘、随机访问存储器(RAM)、动态随机访问存储器(DRAM)、静态随机访问存储器(SRAM)、只读存储器(ROM)、闪存、CDROM或任意其他类型的包括了机器(例如控制块832)可读介质的制品。在一些实施方案中，存储器840可以存储命令，用来进行本发明的各种方法实施方案的执行。
在一些实施方案的操作中，控制块832从存储器840读取命令和数据，并响应于它们而执行动作(action)。例如，当控制块832从存储器840读取命令时，可以由控制块832执行本发明的各种方法实施方案。
在一些实施方案中，如图8所示，存储器840在集成电路802内部，在其他实施方案中，840在集成电路802外部。在一些实施方案中，存储器840被省略。
集成电路804被示出包括数字数据端口844。在一些实施方案中，集成电路804包括多于一个的数字数据端口。例如，在一些实施方案中，集成电路802和804各包括多个由导线835耦合的数字数据端口。此外，集成电路804可以包括功能块、无线接口或其他合适的电路。
集成电路802和804也由导线854耦合。在图8中，导线854被示出为单根导线，但是这不是本发明的限制。例如，导线854可以是包括了任意数目导线的通信接口；实施例包括但不限于，串行接口、并行接口、处理器总线、系统总线等等。在一些实施方案中，导线854可以被用来协调集成电路802和804中数字数据端口的配置。例如，如果在集成电路802中修改了可重配置的局部响应编码器的工作时钟速率、延迟或缩放，导线854可以被用来协调在集成电路804中对相同可配置参数的修改。
本发明的系统、数字数据端口、控制块、可重配置的局部响应编码器和其他实施方案可以用很多方式实现。在一些实施方案中，它们在集成电路中实现。在一些实施方案中，本发明的各种实施方案的设计描述被包括在库(library)中，使设计者能将它们包括在定制的或半定制的设计中。例如，任何公开的实施方案都可以在可合成的硬件设计语言(例如VHDL或Verilog)中实现，并且可以被分发(distribute)给设计者，以包括在标准单元(cell)设计、门阵列等等之中。同样地，本发明的任何实施方案也可以被表示为目标为具体制造工艺的硬宏(hard macro)。例如，此处描述的任何数字数据端口实施方案可以被表示为分配给集成电路的多个层的多边形(polygon)。
图9根据本发明的各种实施方案示出流程图。在一些实施方案中，方法900或其部分由电子系统、集成电路或数字数据端口来执行，其实施方案在各个图中示出。在其他实施方案中，方法900的整个或部分由控制电路或处理器来执行。方法900不受执行此方法的特定类型的装置或软件部件限制。可以按呈现的顺序或按不同的顺序执行方法900中的各种动作。此外，在一些实施方案中，从方法900中省略掉了图9中列出的一些动作。
方法900被示为以框910开始，在910中数据通过频谱白化编码器。频谱白化编码器的实施例包括参考前面的图描述的8B10B编码器。在920，数据被预编码。在一些实施方案中，这对应于将数据通过诸如预编码器510(图5，6)的预编码器。
在930，将数据通过可重配置的局部响应编码器，以创建频谱凹陷。在一些实施方案中，这对应于将数据通过形如1+Dn的可重配置的局部响应编码器。可以在一个或更多个无线频带中或其附近创建频谱凹陷，以减少潜在的RF干扰。
在940，修改可重配置的局部响应编码器的时钟速率，以改变频谱凹陷的频率特性。例如，可以提高时钟速率来提高频谱凹陷的频率，或者可以降低时钟速率来降低频谱凹陷的频率。
图10根据本发明的各种实施方案示出流图。在一些实施方案中，方法1000或方法1000的部分由处理器来执行，其实施方案在各个图中示出。在其他实施方案中，方法1000由控制电路、集成电路或电子系统来执行。方法1000不受执行此方法的特定类型的装置或软件部件限制。可以按呈现的顺序或按不同的顺序执行方法1000中的各种动作。此外，在一些实施方案中，从方法1000中省略掉了图10中列出的一些动作。
方法1000被示为以框1010开始，在1010中，检测在无线链路上接收到的数据流中的错误。在一些实施方案中，框1010的动作对应于检错电路830(图8)的操作。在一些实施方案中，框1010的动作由处理器在软件中执行。
在1020，修改数字数据端口中局部响应编码器的特性，以减少在框1010中检测到的错误。可修改的特性可以包括局部响应编码器的时钟速率、延迟值、缩放系数值或其他可配置部分。框1020的动作可以对应于处理器或控制块(例如控制块832(图8))对数字数据端口(例如数字数据端口834(图8))的部分进行配置。
尽管是结合某些实施方案描述本发明的，但是，应该理解(如本领域的技术人员已经理解的)在不背离本发明的精神和范围的情况下，可以采取修改和变化。这些修改和变化被认为落入本发明和所附权利要求书的范围内。
权利要求
1.一种方法，包括将数据通过可重配置的局部响应编码器，以创建频谱凹陷；以及修改所述可重配置的局部响应编码器的特性，以改变所述频谱凹陷的频率特性。
2.如权利要求1所述的方法，还包括在所述数据通过所述可重配置的局部响应编码器前，对所述数据预编码。
3.如权利要求2所述的方法，还包括将所述数据通过频谱白化编码器。
4.如权利要求1所述的方法，其中，修改所述可重配置的局部响应编码器的特性的操作包括修改所述可重配置的局部响应编码器的时钟频率。
5.一种方法，包括检测在无线链路上接收到的数据流中的错误；以及修改数字数据端口中局部响应编码器的特性，以减少所述错误。
6.如权利要求5所述的方法，其中，修改特性的操作包括修改时钟频率。
7.如权利要求5所述的方法，其中所述无线链路工作在一频带中；以及修改局部响应编码器的特性的操作包括相对于所述频带在频率上移动频谱凹陷。
8.如权利要求7所述的方法，其中，修改特性的操作包括修改所述局部响应编码器工作所在的时钟频率。
9.一种装置，包括可重配置的局部响应编码器，所述可重配置的局部响应编码器用来对数据编码并在无线频带的区域内创建频谱凹陷。
10.如权利要求9所述的装置，其中，所述频谱凹陷在约800MHz和约900MHz之间。
11.如权利要求9所述的装置，还包括低通滤波器，所述低通滤波器用来减少在所述频谱凹陷之上的无线频带中的频谱能量。
12.如权利要求9所述的装置，其中，所述可重配置的局部响应编码器实现1-D4。
13.如权利要求12所述的装置，其中，所述可重配置的局部响应编码器以约3.4GHz的时钟频率工作。
14.如权利要求9所述的装置，其中，所述可重配置的局部响应编码器实现1-D2。
15.如权利要求9所述的装置，其中，所述可重配置的局部响应编码器实现1+D。
16.如权利要求9所述的装置，其中，所述无线频带对应于全球定位系统(GPS)信号。
17.如权利要求9所述的装置，其中，所述无线频带对应于蜂窝电话信号。
18.如权利要求9所述的装置，其中，所述无线频带对应于无线局域网(WLAN)信号。
19.一种装置，包括无线接口电路；以及包括用来创建频谱凹陷的局部响应编码器的数字接口电路。
20.如权利要求19所述的装置，其中，所述频谱凹陷在频率上邻近所述无线接口电路的工作频率。
21.如权利要求19所述的装置，其中，所述局部响应编码器实现1-D4。
22.如权利要求19所述的装置，其中，所述数字接口电路还包括预编码器，所述预编码器用来消除接收器中对存储器的需要。
23.如权利要求19所述的装置，其中，所述无线接口电路包括全球定位系统(GPS)接收器。
24.如权利要求19所述的装置，其中，所述无线接口电路包括蜂窝电话接口。
25.如权利要求19所述的装置，其中，所述无线接口电路包括无线局域网接口。
26.一种电子系统，包括第一集成电路，所述第一集成电路包括无线接口电路和具有局部响应编码器的数字数据端口，所述局部响应编码器用来减轻对所述无线接口电路的干扰；第二集成电路，所述第二集成电路可与所述第一集成电路的所述数字数据端口进行数字通信；以及全向天线，所述全向天线被耦合到所述第一集成电路的所述无线接口。
27.如权利要求26所述的电子系统，其中，所述无线接口电路包括在约800MHz和约900MHz间工作的装置。
28.如权利要求26所述的电子系统，其中，所述无线接口电路包括在约2.4GHz和约2.5GHz间工作的装置。
29.如权利要求26所述的电子系统，其中，所述局部响应编码器包括滤波器，以实现1-D4。
30.如权利要求26所述的电子系统，还包括自适应电路，所述自适应电路用来测量所述无线接口电路接收到的数据中的错误，并且修改所述局部响应编码器的特性。
全文摘要
可重配置的局部响应编码器管理数字信号的辐射频谱。
文档编号H04L25/497GK1883172SQ200480034082
公开日2006年12月20日 申请日期2004年11月10日 优先权日2003年11月19日
发明者杰弗里·哈普, 欧内斯特·徐 申请人:英特尔公司