专利名称：图象处理装置和图象处理方法
技术领域：
本发明涉及在投影图象显示装置中校正倾斜投影图象时发生的图象失真的技术。
背景技术：
图18是表示先有的投影显示装置的投影图象的样子的说明图。投影显示装置20一般利用液晶光阀(液晶屏)等光调制装置将图象信号调制在从光源入射的光上，从液晶光阀射出的调制光经投影光学系统在屏幕30上成像。即，这样的投影显示装置将液晶光阀显示的图象放大显示在屏幕30上。
如图18(A)所示，当配置投影显示装置20使投影显示装置20的光轴20c和屏幕30的中心位置的法线30n一致时，投影在屏幕30上的图象32是与加给液晶光阀的图象信号对应的图象相似的不失真的图象(以下称正图象)(图18(B)。但是，若这样配置，当在用户和屏幕之间存在投影显示装置时，会发生投影显示装置妨碍用户观看图象的问题。
因此，例如，如图18(C)所示，一般，将投影显示装置20配置在比图18(A)所示的位置低的位置(高的位置也可以)上，使其倾斜，使投影显示装置20的光轴20c和屏幕30的法线30n所成的角度(以下称“倾斜角”)θp在0度以上。一般，把这样配置成具有规定的倾斜角的投影显示装置的图象投影称为“倾斜投影”。但是，当把投影显示装置配置成倾斜投影时，如图18(D)所示，投影在屏幕30上的图象34与图象32相比，在垂直方向放大了，而且，在图象的上端边缘，水平方向也放大了，成为梯形形状，发生梯形失真(也叫做“拱顶石形失真”、“倾斜失真”)。以下将屏幕上显示的梯形图象称为失真图象。再有，当投影显示装置配置在高的位置时，在图象下端边缘会发生水平方向放大的梯形失真。倾斜角θp越大，该梯形失真越大。
对这样的梯形失真，可以进行光学校正，或对图象进行电处理来校正。图19是表示对图象进行电处理来校正梯形失真的方式的说明图。图19(A)示出以图象下端边缘为基准的倾斜投影时投影在屏幕30上的图象34(失真图象)和不是倾斜投影时投影在屏幕30上的图象32(正图象)。为了除去失真图象34的失真，形成和正图象相似的图象34’(图19(B))，只要使不是倾斜投影时投影在屏幕30上的图象成为图19(B)的虚线所示的校正图象32’并将图象信号加给液晶光阀即可。即，只要将与和失真图象34相反形状的失真图象部分32’a对应的图象信号加给液晶光阀即可。再有，以下，将该图象部分32’a称为“有效图象部分”，将这以外的图象部分32’b(用斜线表示)称为“无效图象部分”。
这里，液晶光阀具有多个2维排列的象素，对各象素加给表示想要投影的图象的象素信号，调制入射的光。因此，有必要对所有液晶光阀的各象素加给象素信号。因此，在校正图象32’中，对与有效图象部分32’a对应的液晶光阀的象素加给与想要显示的图象对应的象素信号，对无效图象部分32’b的象素加给显示黑色的象素信号，用来形成什么都不显示的区域。在倾斜投影时，当把与该校正图象32’对应的图象信号加给液晶光阀时，投影在屏幕30上的图象不是失真图象34，可以成为与图象32大致相似的不失真的图象(正图象)34’。
作为这样的校正方式的一个例子，有特开平8-98119号公报记载的方式。该校正方式是根据倾斜角θp、从倾斜投影时屏幕30上投影的图象34’内的任意象素FP’(图19(B))的位置和校正图象32’内对应的象素FP(图19(B))的位置关系中求出校正图象32’的有效图象部分32’a和无效图象部分32’b的方式。再有，投影的图象34’内的任意象素FP’的位置和校正图象32’内对应的象素FP的位置关系由下式(1a)、(1b)表示。
Yb=Vn·sin[π2+tan-1(Vn-Vm2L)]sin[π2-θp-tan-1(Vn-Vm2L)]...(1a)]]>Xb=hn·L+Yb·sinθpL...(1b)]]>这里，参数Yb表示从投影图象34’内的下端边缘到象素FP’的位置的垂直方向的距离。参数Xb表示从投影图象34’内的左端边缘到象素FP’的位置的水平方向的距离。参数Vn表示从校正图象32’内的左端边缘到象素FP的位置的水平方向的距离。参数Vn表示校正图象32’的下端和上端的距离。参数L表示从投影显示装置20内的投影透镜到屏幕30的距离。参数θp表示垂直方向的倾斜角，即投影显示装置20的光轴20c和屏幕30的法线30n在垂直方向所成的角度。
根据上式(1a)、(1b)，在对于垂直方向的倾斜投影在屏幕30上投影没有梯形失真的图象34’的情况下，可以决定将图象34’的各象素的象素信号加给液晶光阀的哪一列象素为好。
上述先有例示出投影显示装置20的光轴20c和屏幕30的法线30n在水平方向一致、投影显示装置20的光轴20c和屏幕30的法线30n在垂直方向不一致而具有倾斜角θp的情况，即示出发生左右对称的梯形失真时的校正方式的例子。但是，实际上，也有投影显示装置20的光轴20c和屏幕30的法线30n在水平方向不一致、即投影显示装置20相对屏幕30左右倾斜的情况。这时，发生的梯形失真成为左右不对称的形状，在这样的情况下，使用上述先有的技术不能很好地校正失真。
此外，上述式(1a)、(1b)除了垂直方向的倾斜角θp以外，还依赖投影显示装置20(投影透镜)和屏幕30的距离L，该距离L是随使用环境变化的参数。为了利用上式(1a)、(1b)，必须不同的使用环境求出距离来进行设定，所以，实际上存在很难利用式(1a)、(1b)来恰当地校正梯形失真的问题。
发明内容
本发明是为了解决先有技术中的上述课题而提出的，其目的在于提供一种技术，能够容易校正在屏幕上倾斜投影图象时发生的图象失真。
为了至少解决上述课题的一部分，本发明的第1图象处理装置，用来对将在图象形成部上形成的图象投影到屏幕上并进行显示的投影显示装置的上述图象形成部形成的图象进行处理，具有图象校正部，为了在上述图象形成部形成的没有失真的原图象倾斜投影到上述屏幕上时校正显示图象的失真，形成校正了上述原图象的形状的失真校正图象并加给上述图象形成部，上述图象校正部具有第1校正部，根据表示上述失真校正图象的左侧和右侧的失真校正量的可变水平校正参数，对上述图象形成部的每一根水平线，决定由上述失真校正图象的显示开始位置和显示结束位置所夹的显示象素区域，同时，根据上述显示象素区域内的象素数和包含在上述原图象的1根线中的象素数的关系，去决定上述显示象素区域内的各象素和上述原图象的各象素的第1对应关系，根据上述第1对应关系从上述原图象形成上述失真校正图象，其特征在于上述图象校正部进而具有第2校正部，根据表示上述失真校正图象的上下方向的失真校正量的可变垂直校正参数，决定由上述图象形成部的上述失真校正图象的显示开始线和显示结束线所夹的显示线区域，同时，决定上述显示线区域内的各条线和上述原图象的各条线的第2对应关系，根据上述第2对应关系从上述原图象形成上述失真校正图象；上述第2对应关系根据上述失真校正图象中的梯形的有效图象部分的高度和上述原图象的高度决定，愈接近上述梯形的短底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈多，愈接近上述梯形的长底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈少。
若按照本发明的第1图象处理装置，根据表示上述失真校正图象的左侧和右侧的失真校正量的可变水平校正参数，能够容易校正倾斜投影的水平方向的失真。再有，图象形成部不仅是CRT那样的图象显示装置，还包含光阀和空间光调制器。作为光阀，例如，可以举出液晶屏。此外，作为空间光调制器，例如，可以举出与象素对应配置的镜面元件中的利用了反射的器件。
这里，上述可变水平校正参数至少包含两个表示上述失真校正图象的左侧和右侧的失真校正量的参数。
上述左侧和右侧的失真校正量最好分别独立设定。
若能够独立设定失真校正图象的左侧和右侧的校正量，即使当水平方向的图象失真左右不对称时，也能够容易校正。
此外，上述第1校正部最好具有象素滤波处理部，根据上述原图象，对上述失真校正图象的上述显示象素区域内的象素进行内插滤波处理。
若按照上述构成，能够缓和因不连续象素的存在而引起的图象变差。
此外，上述图象校正部最好进而具有第2校正部，根据表示上述失真校正图象的上下方向的失真校正量的可变垂直校正参数，决定由上述图象形成部的上述失真校正图象的显示开始线和显示结束线所夹的显示线区域，同时，决定上述显示线区域内的各条线和上述原图象的各条线的第2对应关系，根据上述第2对应关系从上述原图象形成上述失真校正图象。
若按照该构成，通过适当设定可变垂直校正参数，能够容易校正上下方向发生的图象失真。
这里，上述第2对应关系最好根据上述失真校正图象中的梯形的有效图象部分的高度和上述原图象的高度决定，愈接近上述梯形的短底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈多，愈接近上述梯形的长底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈少。
若这样，能够简单地决定第2对应关系。
再有，上述第2对应关系由下面所示的式(2)决定。
MLAD=1RSY·[{LAD-(IMGY-KSSY)}]]>+(IMGY-KSSY)·sin{π2·LAD-(IMGY-KSSY)KSSY-1}]...(2)]]>
这里，MLAD表示上述原图象的线地址，RSY表示上述显示图象区域的高度对上述原图象的高度的比，LAD表示上述显示线区域内的线地址，IMGY表示上述原图象的高度，KSSY表示上述梯形的有效图象部分的高度。
此外，上述第2校正部最好具有线滤波处理部，根据上述原图象，对上述失真校正图象的上述显示线区域内的线进行内插滤波处理。
若这样，能够缓和因不连续线的存在而引起的图象变差。
本发明的第2图象处理装置是用来对将在图象形成部上形成的图象投影到屏幕上并进行显示的投影显示装置的上述图象形成部形成的图象进行处理的图象处理装置，其特征在于，具有图象校正部，为了在上述图象形成部形成的没有失真的原图象倾斜投影到上述屏幕上时校正显示图象的失真，形成校正了上述原图象的形状的失真校正图象并加给上述图象形成部，上述图象校正部具有将上述原图象缩小生成缩小图象的缩小部和水平校正部，该水平校正部使用表示上述失真校正图象的左侧和右侧的失真校正量的可变水平校正参数和与各水平线的位置对应的1以上的放大率，分别对上述缩小图象的各水平线进行放大，同时，通过校正上述左侧和右侧的失真形成上述失真校正图象。
在第2图象处理装置中，同样，根据表示左侧和右侧的失真校正量的可变水平校正参数，能够容易校正倾斜投影水平方向的失真。进而，通过使用1以上的放大率放大缩小图象来形成失真校正图象，所以，能够使失真校正图象的水平方向的分辨率大致恒定。
这里，上述缩小图象的水平宽度只要与上述失真校正图象中的梯形的有效图象部分的最小水平宽度相等即可。
此外，上述可变水平校正参数至少包含两个表示上述失真校正图象的左侧和右侧的失真校正量的参数。
上述左侧和右侧的失真校正量最好分别独立设定。
若能够独立设定失真校正图象的左侧和右侧的校正量，即使当水平方向的图象失真左右不对称时，也能够容易校正。
此外，上述水平校正部最好具有象素滤波处理部，根据上述缩小图象，对上述失真校正图象的显示象素区域内的象素进行内插滤波处理。
若按照上述构成，能够缓和因不连续象素的存在而引起的图象变差。
此外，上述缩小图象的垂直方向的高度小于上述失真校正图象中的梯形的有效图象部分的垂直方向的高度。
上述图象校正部最好进而具有垂直校正部，根据表示上述失真校正图象的上下方向的失真校正量的可变垂直校正参数，决定由上述图象形成部的上述失真校正图象的显示开始线和显示结束线所夹的显示线区域，同时，决定上述显示线区域内的各条线和上述缩小图象的各条线的对应关系，根据上述对应关系放大上述缩小图象并形成上述失真校正图象。
若按照该构成，通过适当设定可变垂直校正参数，能够容易校正上下方向发生的图象失真。进而，通过根据显示线区域内的各条线和上述缩小图象的各条线的对应关系放大缩小图象来形成失真校正图象，所以，能够使失真校正图象的垂直方向的分辨率大致恒定。
上述对应关系的决定能满足下面的条件即可，即，在上述图象形成部形成不失真图象时，使倾斜投影到屏幕上时发生的垂直方向的失真消失，而且通过按垂直方向的位置调整从上述缩小图象放大到上述失真校正图象的垂直方向的放大率，能够形成上述失真校正图象中的梯形的有效图象部分。
特别是上述对应关系最好是这样的关系，即，该关系根据上述失真校正图象中的梯形的有效图象部分的高度和上述缩小图象的高度决定，愈接近上述梯形的短底边，与上述有效图象部分的1根线对应的上述原图象的实质线条数愈多，愈接近上述梯形的长底边，与上述有效图象部分的1根线对应的上述原图象的实质线条数愈少。
若这样，能够简单地决定对应关系。
再有，上述对应关系由下述式(3)决定。
MLAD={LAD-(IMGY-KSSY)}]]>-(KSSY-KEMY)·[1-sin{π2·KSSY-(LAD-(IMGY-KSSY))KSSY-1}]...(3)]]>
这里，MLAD表示上述原图象的线地址，LAD表示上述显示线区域内的线地址，IMGY表示上述原图象的高度，KSSY表示上述梯形的有效图象部分的高度，MEMY表示上述缩小图象的高度。
本发明的第1图象处理方法，用来对将在图象形成部上形成的图象投影到屏幕上并进行显示的投影显示装置的上述图象形成部形成的图象进行处理，其特征在于，具有图象校正工序，为了在上述图象形成部形成的没有失真的原图象倾斜投影到上述屏幕上时校正显示图象的失真，形成校正了上述原图象的形状的失真校正图象并加给上述图象形成部，上述图象校正工序具有第1校正工序，根据表示上述失真校正图象的左侧和右侧的失真校正量的可变水平校正参数，对上述图象形成部的每一根水平线，决定由上述失真校正图象的显示开始位置和显示结束位置所夹的显示象素区域，同时，根据上述显示象素区域内的象素数和包含在上述原图象的1根线中的象素数的关系，去决定上述显示象素区域内的各象素和上述原图象的各象素的第1对应关系，根据上述第1对应关系从上述原图象形成上述失真校正图象，上述图象校正工序进而具有第2校正工序，根据表示上述失真校正图象的上下方向的失真校正量的可变垂直校正参数，决定由上述图象形成部的上述失真校正图象的显示开始线和显示结束线所夹的显示线区域，同时，决定上述显示线区域内的各条线和上述原图象的各条线的第2对应关系，根据上述第2对应关系从上述原图象形成上述失真校正图象；上述第2对应关系根据上述失真校正图象中的梯形的有效图象部分的高度和上述原图象的高度决定，愈接近上述梯形的短底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈多，愈接近上述梯形的长底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈少。
本发明的第2图象处理方法是用来对将在图象形成部上形成的图象投影到屏幕上并进行显示的投影显示装置的上述图象形成部形成的图象进行处理的图象处理方法，其特征在于，具有图象校正工序，为了在上述图象形成部形成的没有失真的原图象倾斜投影到上述屏幕上时校正显示图象的失真，形成校正了上述原图象的形状的失真校正图象并加给上述图象形成部，上述图象校正工序具有将上述原图象缩小生成缩小图象的缩小工序和水平校正工序，该水平校正工序中使用表示上述失真校正图象的左侧和右侧的失真校正量的可变水平校正参数和与各水平线的位置对应的1以上的放大率，分别对上述缩小图象的各水平线进行放大，同时，通过校正上述左侧和右侧的失真形成上述失真校正图象。
若按照本发明的第1、第2的图象处理方法，能够具有和上述图象处理装置同样的作用和效果。
图1是表示本发明实施例的图象处理装置的整体构成的方框图。
图2是表示视频处理器122内的构成的方框图。
图3是表示梯形失真校正电路152的内部构成的方框图。
图4是表示以写入到帧存储器120的原图象MF、表示应加给液晶屏126的图象的尺寸的显示图象区域IF和利用梯形失真校正电路152校正的实际加给液晶屏126的失真校正图象CF为例进行说明的说明图。
图5是表示就设定作为决定梯形失真的校正量的参数的倾角θ1X、θ2X的设定方法进行说明的说明图。
图6是表示就设定作为决定梯形失真的校正量的参数的倾角θ1X、θ2X的设定方法进行说明的说明图。
图7是表示失真校正处理的程序的说明图。
图8是表示就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按1根线中的各象素算出的参数进行说明的说明图。
图9是表示以线地址LAD＝70的情况为例、就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按1根线中的各象素算出的参数进行说明的说明图。
图10是表示水平校正电路172的动作的时序图。
图11是表示就与垂直校正控制电路180和线地址发生电路200的动作关连的各种参数进行说明的说明图。
图12是表示垂直校正电路170的动作的时序图。
图13是表示第2实施例中的失真校正处理的程序的说明图。
图14是表示就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按垂直方向的各条线算出的参数进行说明的说明图。
图15是表示以线地址LAD＝549的情况为例、就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按1根线中的各象素算出的参数进行说明的说明图。
图16是表示就与垂直校正控制电路180和线地址发生电路200的动作关连的各种参数进行说明的说明图。
图17是表示失真校正图象CF和投影的显示图象在垂直方向上的关系的说明图。
图18是表示先有的投影显示装置的投影图象的样子的说明图。
图19是表示就对图象进行电处理并校正的方式进行说明的说明图。
具体实施例方式
下面，根据以下示出的实施例说明本发明的实施形态。
A.第1实施例A-1.图象处理装置的整体构成图1是表示本发明实施例的图象处理装置的整体构成的方框图。该图象处理装置100是具有第1视频选择器110、A/D变换器112、第2视频选择器114、视频译码器116、帧存储器120、视频处理器122、液晶屏驱动电路124、液晶屏126、CPU130和遥控器控制部132的计算机系统。
图象处理装置100设在液晶投影仪(液晶投影显示装置)内，是用来处理液晶屏126上形成的图象的装置。使用未图示的光学系统将液晶屏126上形成的图象投影到投影屏幕上。
对第1视频选择器110加给由个人计算机输出的多个图象信号GCAV1、GCAV2，根据视频处理器122给出的选择信号SEL1有选择地输出其中一个信号。从第1视频选择器输出的图象信号包含红(R)、绿(G)、兰(B)3色模拟图象信号AR1、AG1、AB1和水平同步信号HSYNC1和垂直同步信号VSYNC1。这样的图象信号称之为分量图象信号。
AD变换器112通过AD变换器112内的3个AD变换电路将第1视频选择器110输出的3个模拟图象信号AR1、AG1、AB1分别变换成数字图象信号DR1、DG1、DB1。再有，有时也把这些数字图象信号DR1、DG1、DB1统称为数字图象信号DV1。
对第2视频选择器114加给由录象机或电视机输出的多个视频信号TVAV1、TVAV2，根据视频处理器122给出的选择信号SEL2有选择地输出其中一个信号。这些图象信号是辉度信号、色信号和同步信号重叠在一起的视频信号，称之为组合图象信号。
视频译码器116将第2视频选择器114给出的组合图象信号分离成水平同步信号HSYNC2和垂直同步信号VSYNC2，同时，变换成R、G、B3个数字图象信号DR2、DG2、DB2。再有，有时也把这些数字图象信号DR2、DG2、DB2统称为数字图象信号DV2。
视频处理器122是用来向帧存储器120进行写入或读出的处理器，具有进行图象的放大、缩小、梯形失真校正、画面显示调整的功能。视频处理器122的内部构成和功能的详细情况将在后面叙述。对视频处理器122，除了AD变换器112供给的数字图象信号DV1、视频译码器116供给的数字图象信号DV2之外，还可以从CPU130经总线供给数字图象信号DV3。
从帧存储器120中读出经视频处理器122处理的数字图象信号DV4供给液晶屏驱动电路124。在液晶屏126上形成与该数字图象信号DV4对应的图象。此外，液晶屏驱动电路124生成用于图象形成的垂直同步信号VSYNC3和水平同步信号HSYNC3。再有，生成垂直同步信号VSYNC3和水平同步信号HSYNC3的电路也可以不在液晶屏驱动电路124内，而在其它电路中生成。例如，也可以在视频处理器122内。再有，液晶屏126相当于本发明的图象形成部。
从帧存储器120中读出图象信号和读出的图象信号的处理与液晶屏驱动电路124输出的同步信号VSYNC3、HSYNC3同步进行。另一方面，上述AD变换器112中的采样、向帧存储器20写入图象信号的处理与第1视频选择器输出的同步信号VSYNC1、HSYNC1和视频译码器116输出的同步信号VSYNC2、HSYNC2同步进行。这些第1同步信号VSYNC1、HSYNC1、第2同步信号VSYNC2、HSYNC2、第3同步信号VSYNC3、HSYNC3互相之间不同步。当然，作为第1同步信号VSYNC1、HSYNC1和第3同步信号VSYNC3、HSYNC3，可以使用互相同步的信号。此外，作为第2同步信号VSYNC2、HSYNC2和第3同步信号VSYNC3、HSYNC3，也可以使用互相同步的信号。
遥控器控制部132根据从遥控器134来的指令，控制投影显示装置各部分的功能。例如，根据从遥控器134来的指令，进行后述的用于画面调整、梯形失真校正等各种参数的设定，控制各部分的功能。
A-2.视频处理器122的内部构成图2是表示视频处理器122的内部构成的方框图。视频处理器122具有数据选择器142、缩小/滤波器电路144、写入/读出控制电路146、调整画面显示电路148、视频选择器150、梯形失真校正电路156、控制条件寄存器158、第1写入时钟生成电路160、第2写入时钟生成电路162和读出时钟生成电路164。
数据选择电路142从AD变换器112给出的数字图象信号DV1和视频译码器116给出的数字图象信号DV2中选择任何一方输出。再有，加给数据选择器142的信号由CPU130给出。
缩小/滤波电路114将写入帧存储器120(图1)的图象在垂直和水平方向缩小，同时，对缩小时缺少的线和象素进行滤波处理。例如，当供给的数字图象信号(图象数据)DV1、DV2的图象比液晶屏126(图1)的可形成图象的区域大、或要在液晶屏126的可形成图象的区域内的规定的部分区域形成图象等时，执行输入到缩小/滤波器电路144中的图象数据的缩小处理。
写入/读出控制电路146具有生成并供给向帧存储器120写入图象信号或从帧存储器120读出图象信号时的存储器地址和控制信号的功能。
从帧存储器120读出的图象信号输入到第3视频选择器150。还向第3视频选择器150供给从调整画面显示电路148输出的又一个图象信号。调整画面显示电路148生成显示菜单画面的数字图象信号，用于使用户调整液晶屏126(图1)上形成的图象的显示状态(辉度、对比度、同步、跟踪、色的浓淡、色调)等。第3视频选择器150根据调整画面显示电路148供给的选择信号切换输出输入的2个数字图象信号。结果，在从帧存储器120读出的数字图象信号所表示的图象内，表示重叠了菜单画面的合成图象的数字图象信号从第3视频选择器150中输出。再有，菜单画面的尺寸根据从帧存储器126读出的数字图象信号所表示的图象的尺寸进行调整后输出。
梯形失真校正电路152将和倾斜投影时发生的梯形失真相反形状的失真加给视频选择器150输出的数字图象信号(图象数据)所表示的图象，来校正倾斜投影时发生的梯形失真。再有，关于梯形失真校正电路152的内部构成和动作将在后面叙述。
放大/滤波器电路154将梯形失真校正电路152输出的图象数据所表示的图象在垂直和水平方向进行放大，使其变成与液晶显示面板的显示分辨率对应的图象，同时，对放大时增加的线和象素进行滤波处理。例如，当第3视频选择器150输出的图象数据所表示的图象比液晶屏126(图1)的可形成图象的区域小时，执行输入到放大/滤波器电路154中的图象数据的放大处理。
图象调整电路156调整放大/滤波器电路154供给的图象信号，使其变成用户按照由调整画面显示电路146显示的菜单画面设定的显示状态。
控制条件寄存器158是向帧存储器120写入图象信号或从帧存储器120读出图象信号时存储各种条件的寄存器。这些条件由CPU130经总线设定。在图2中，带“*”的方框根据控制条件寄存器158设定的条件分别执行处理。即，作为登录在控制条件寄存器中的条件，有数据选择器142和第1、第2视频选择器110、114(图1)中的选择、缩小/滤波器电路144中的缩小参数(例如缩小率)、放大/滤波器电路154中的放大参数(例如放大率)、梯形失真校正电路152中的失真校正参数(例如倾斜角)、帧存储器120的写入/读出开始位置和图象调整电路156中的调整参数等。
第1写入时钟生成电路160根据视频选择器110(图1)供给的水平同步信号HSYNC1生成网点时钟信号DCLK1。此外，第2写入时钟生成电路162根据视频选择器116供给的水平同步信号HSYNC2生成网点时钟信号DCLK2。第1、第2写入时钟生成电路160、162和读出时钟生成电路164具有未图示的PLL电路。这些PLL电路的分频数从控制条件寄存器158给出。再有，图2所示的写入/读出控制电路146中的写入处理根据写入帧存储器120的图象信号，与网点时钟信号DCLK1和同步信号VSYNC1、HSYNC1同步、或者与网点时钟信号DCLK2和同步信号VSYNC2、HSYNC2同步执行。
读出时钟生成电路164根据液晶屏驱动电路124(图1)供给的水平同步信号HSYNC3生成网点时钟信号DCLK3。读出时钟生成电路164也具有未图示的PLL电路。该PLL电路的分频数从控制条件寄存器158给出。再有，图2所示的写入/读出控制电路146中的读出处理与网点时钟信号DCLK3和同步信号VSYNC3、HSYNC3同步执行。
图3是表示梯形失真校正电路152的内部构成的方框图。梯形失真校正电路152具有垂直校正电路170和水平校正电路172。再有，图3所示的线地址发生电路200和象素地址发生电路202是包含在图2所示的写入/读出控制电路146中的电路。
垂直校正电路170具有垂直校正控制电路180、线缓冲器182、加法器184、乘法器186和选择器188。水平校正电路172和垂直校正电路一样，也具有大致同样的构成，具有水平校正控制电路190、象素缓冲器192、加法器194、乘法器196和选择器198。只是，垂直校正电路170的线缓冲器182具有容纳1根线的图象信号的容量，而水平校正电路190的象素缓冲器192具有容纳1个象素的图象信号的容量。线缓冲器182是使输入的图象信号延迟的电路，使图象信号只延迟1根线的时间再输出。
A-3.失真校正图象的概要和校正参数的设定图4是表示以写入到帧存储器120的原图象MF、表示应加给液晶屏126(图1)的图象的尺寸的显示图象区域IF和利用梯形失真校正电路152校正的实际加给液晶屏126的失真校正图象CF为例进行说明的说明图。
原图象MF是具有垂直线数ORGY为500、水平象素数ORGX为700的分辨率的图象，并象图4(A)所示那样，作为具有相同分辨率的图象写入帧存储器120。即，写入帧存储器120的原图象MF是具有垂直线数ORGY为500、水平象素数ORGX为700的分辨率的图象。图4(B)的虚线所示的显示图象区域IF也与原图象一样，是具有垂直线数ORGY为500、水平象素数ORGX为700的分辨率的图象区域。因此，图4示出原图象MF和显示图象区域IF内的图象之间的放大/缩小倍数相等、即垂直放大/缩小率RSY为1、水平放大/缩小率RSX也为1的例子。
失真校正图象CF是在显示图象区域IF内形成的矩形形状的图象，具有与原图象MF相当的梯形图象部CFa和在屏幕上什么都不显示的补齐图象部CFb。补齐图象部CFb内的各象素的图象数据被设定成黑色电平。补齐图象部CFb因在屏幕上看不见，故也可以狭义地称梯形图象部CFa为失真校正图象。
梯形图象部CFa的上端边缘比显示图象区域IF的上端边缘靠下KSY(＝IMGY-KSSY)条线。该值KSY根据垂直校正率KRSY(＝KSSY/IMGY)决定。这里，KSSY是梯形图象部CFa的垂直线数，IMGY是显示图象区域IF的垂直线数。梯形图象部CFa的左端边缘相对显示图象区域IF的左端边缘向内侧倾斜，以左下点为基准只倾斜θ1X，此外，右端边缘相对显示图象区域IF的右端边缘向内侧倾斜，以右下点为基准只倾斜θ2X。图4(B)的XST示出包含梯形图象部CFa的上端线的失真校正图象CF的线条中的梯形图象部CFa的左侧的补齐图象部CFb的象素数(以下称左上端补齐象素数)。XED示出包含梯形图象部CFa的上端线的失真校正图象CF的线条中的梯形图象部CFa的右侧的补齐图象部CFb的象素数(以下称右上端补齐象素数)。再有，在后述的运算中，作为倾角θ1X、θ2X，不使用图象在垂直方向校正时的值XST/(KSSY-1)、XED/(KSSY-1)，而使用图象在垂直方向还没有校正时的值XST/(IMGY-1)、XED/(IMGY-1)。本例的失真校正图象CF示出设定成垂直校正率KRSY＝0.86、倾角θ1X≅0.08.]]>倾角θ2X≅0.12]]>的情况。
作为垂直方向的校正参数的垂直校正率KRSY和作为水平方向的校正参数的倾角θ1X、θ2X可以完全独立设定。垂直校正率KRSY和倾角θ1X、θ2X可以由用户任意设定并存储到控制条件寄存器158中。该垂直校正率KRSY和倾角θ1X、θ2X例如可以利用遥控器134(图1)具有的设定按钮来设定。
垂直校正率KRSY例如可以设定为从0到1之间的任意值。根据设定的垂直校正率KRSY和显示图象区域IF(图4)的垂直方向的线数IMGY，可以求出梯形图象部CFa的垂直方向的线数KSSY(＝KRSY·IMGY)和补齐图象部CFb的垂直方向的线数KSSY(＝KRSY-IMGY)。再有，也可以取代垂直校正率KRSY，将梯形图象部CFa的线数KSSY和补齐图象部CFb的线数KSY作为参数进行设定。
水平方向的校正量、即作为决定梯形失真的校正量的参数的倾角θ1X、θ2X也可以由用户分别独立设定成任意的值。或者，也可以不直接设定倾角θ1X、θ2X的值，而象以下说明的那样，使用其它2个以上的参数来设定倾角θ1X、θ2X。
图5和图6是表示就设定作为决定梯形失真的校正量的参数的倾角θ1X、θ2X的设定方法进行说明的说明图。图5(a)示出将由与液晶屏126的显示画面相当的显示图象区域IF和相对显示图象区域IF的左端边缘的倾角θ1X及相对右端的倾角θ2X决定的梯形图象部CFa’配置在XY坐标系的第1象限、使其下端与显示图象区域IF的下端一致的例子。再有，在图5的例子中，设定倾角θ1X、θ2X时，假定梯形图象部CFa(图4)的垂直方向的线数KSSY(图4(B))和显示图象区域IF的垂直方向的线数IMGY相等。
当用户设定了XY坐标上的任意点KP(KPX1，KPY1)时，可以形成连接该点KP和显示图象区域IF的左下点P0以及右下点P1的线段KP-P0和线段KP-P1。因此，这些线段KP-P0和线段KP-P1重叠在梯形图象部CFa’的左端边缘和右端边缘上，决定梯形图象部CFa’的倾角θ1X、θ2X。这时，倾角θ1X和倾角θ2X如下式(4a)、(4b)所示那样，由点KP的坐标和显示图象区域IF的尺寸(垂直方向的线数IMGY，水平方向的象素数IMGX)决定。
θ1X=KPX1|KPY1|...(4a)]]>θ2X=(IMGX-KPX1-1)|KPY1|...(4b)]]>这样，通过任意设定XY坐标的第1象限上的点KP的坐标(KPX1，KPY1)，可以设定与任意梯形图象部CFa’对应的倾角θ1X、θ2X。
如上所述，垂直方向的校正参数KRSY可以与水平方向的校正参数θ1X、θ2X完全独立地设定。因此，如图5(B)所示，作为垂直校正率KRSY＝1设定的梯形图象部CFa’(虚线所示的梯形图象)的倾角θ1X、θ2X与在垂直方向校正的梯形图象部CFa(实线所示的梯形图象)的倾角不同。只是，在后述的校正运算中，与垂直校正率KRSY的值无关，通过将虚线所示的梯形图象部CFa’的倾角θ1X、θ2X的值与垂直校正率KRSY同时使用，可以得到实线所示的梯形图象部CFa。
再有，与图5(A)相反，有时想要将梯形图象部CFa的下端边缘的宽度校正成缩小的形状。这时，如图6所示，只要考虑配置在XY坐标系的第4象限的情况，使显示图象区域IF和梯形图象部CFa’的上端重合，而且，使左上点成为原点，就行。这时，只要点KP的Y坐标的值为负，就可以与图5(a)所示的情况完全一样去决定倾角θ1X、θ2X。
再有，代替倾角θ1X、θ2X，也可以将图4(B)所示的左上端补齐象素数XST和右上端补齐象素数XED作为参数设定。只是，这时，最好将参数XST、XED以相对显示图象区域IF的水平象素数IMGX的比例去定义。若这样，即使多个不同分辨率的图象输入到图象处理装置，在以相同的角度倾斜投影显示时，也可以使用共同的校正参数值进行图象的校正。
下面，通过说明将图4(A)所示的原图象MF校正成图4(B)所示的失真校正图象CF时的梯形失真校正电路152的动作来说明失真校正图象的生成内容。
A-4.失真校正图象的生成概要和梯形失真校正电路152的动作图7是表示失真校正处理的顺序的说明图。在失真校正处理中，首先，按每一条水平线，以与倾角θ1X、θ2X对应的水平校正率FRSX，将图7(A)所示的原图象MF缩小(图7(B))。而且，通过以垂直校正率KRSY将水平方向已缩小的图象缩小，可以求得图7(C)所示的失真校正图象CF的梯形图象部CFa。再有，这样来进行垂直方向的缩小，即，使因上方向的倾斜投影引起的显示图象的上部相对下部大大放大了的情况得到校正，以原图象MF的下部为基准使上部大大缩小。
首先，说明图3所示的水平校正电路172的动作。向水平控制电路190输入线地址LAD、象素地址PAD和第1线地址控制信号DSPV。线地址LAD和象素地址PAD表示显示图象区域IF的线地址和象素地址，即，表示从写入/读出控制电路146(图2)输出的液晶屏126的垂直方向的线地址和水平方向的象素地址。第1线地址控制信号DSPV是后述的从垂直校正电路180的垂直校正控制电路170输出的控制信号。存储在控制条件寄存器158(图2)中的梯形图象部CFa的左右两端边缘的倾角θ1X、θ2X加给水平校正控制电路190。水平校正控制电路190根据该线地址LAD和象素地址PAD、第1线地址控制信号DSPV和倾角θ1X、θ2X进行后述的运算并生成第1、第2象素选择信号DSPH、SELH和第1、第2象素地址控制信号PADC1、PADC2。第1、第2象素选择信号DSPH、SELH供给选择器198。第1、第2象素地址控制信号PADC1、PADC2供给象素地址发生电路202。
象素地址发生电路202根据供给的第1、第2象素地址控制信号PADC1、PADC2生成用来读出写入帧存储器120(图2)的原图象MF的读出地址并供给帧存储器120。
从帧存储器120读出的1个象素的图象信号VPa存储在象素缓冲器192中。象素缓冲器192存储的图象信号在从帧存储器120供给下一个象素的图象信号时从象素缓冲器192中读出。因此，从象素缓冲器192读出的图象信号VPb是比帧存储器120给出的图象信号VPa超前1个象素的图象信号。加法器194将帧存储器120供给的图象信号VPa和从象素缓冲器192读出的图象信号VPb相加，相加后的图象信号在乘法器196中乘以1/2。从乘法器196输出的图象信号VPab是将帧存储器120供给的图象信号VPa和超前1个象素的图象信号VPb平均后的信号。该平均后的图象信号Vpab输入到选择器198的A输入端子。帧存储器120加给的图象信号VPa直接输入到选择器198的B输入端子。此外，选择器198的C输入端子输入黑色电平的信号VBLK。选择器198根据第1、第2象素选择信号DSPH、SELH的电平从输入的3个图象信号VPab、VPa、VBLK中选择某个信号并输出。
图8是表示就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按垂直方向的各线算出的参数进行说明的说明图。这里，LAD是液晶屏126(显示图象区域IF)的垂直方向的线地址。DSPV表示第1线选择信号，用来控制是按显示图象区域IF的各条线从帧存储器120读出图象数据，还是不读出图象数据而采用黑色电平的图象。MLAD*表示和后述的原图象MF的读出线地址MLAD有相同的值。STA表示在显示图象区域IF的各条线中原图象MF的图象数据显示的开始象素地址，EDA表示原图象MF的图象数据显示的结束象素地址。FRSX表示液晶屏126的水平方向的所有象素数(显示图象区域IF的所有象素数)与原图象MF的水平方向的图象显示区域的象素数的比。
水平校正控制电路190(图3)根据第1线选择信号DSPV和线地址LAD求出与读出线地址MLAD相等的地址值MLAD*。该功能与后述的线地址发生电路200所具有的功能一样。因此，水平校校正控制电路190也可以不输入第1线选择信号DSPV，而输入从线地址发生电路200输出的读出线地址MLAD。关于第1线选择信号DSPV和读出线地址MLAD的详细情况将在后面叙述。
水平校正控制电路190根据倾角θ1X、θ2X、显示图象区域IF的垂直方向的线数IMGY(液晶屏126的垂直方向的线数)和读出线地址MLAD，利用下式5(a)、5(b)算出开始象素地址STA和结束象素地址EDA。
STA＝θ1X·[(IMGY-1)-MLAD] …(5a)EDA＝IMGX-1-θ2X·[(IMGY-1)-MLAD] …(5b)水平校正控制电路190进而根据开始象素地址STA、结束象素地址EDA和显示图象区域IF的水平方向的线数IMGX，利用下式(6)计算梯形图象部CFa对显示图象区域IF的水平校正率KRSX。
KRSX=EDA-STA+1IMGX...(6)]]>接着根据存储在帧存储器120中的原图象MF的水平象素数MEMX和显示图象区域IF的水平象素数IMGX的比率(缩小率RSX＝IMGX/MEMX)及上式(6)给出的水平校正率KRSX，按照下式(7)计算用于从原图象MF得到失真校正图象(图5(B))的水平校正率FRSX。
FRSX=KRSX·RSX]]>=EDA-STA+1MEMX...(7)]]>上式的计算按显示图象区域IF的各条线进行，计算开始象素地址STA、结束象素地址EDA和水平校正率FRSX。图8表示根据图4所示的原图象MF(MEMX＝700象素。MEMY＝500线)显示图象区域IF(IMGX＝700象素、IMGY＝500线)、倾角θ1X≅0.08]]>和倾角θ2X≅0.12]]>计算的各线的参数。
垂直校正控制电路180向水平校正控制电路190给出的第1线选择信号DSPV在图7(C)的上端的KSY条线之间保持L电平。这期间，因如后面所述各线不显示图象，故不一定要从帧存储器120读出图象信号。因此，水平校正控制电路190在第1线选择信号DSPV为L电平的期间，使第1象素选择信号DSPH为L电平，选择器198选择C输入端子输入的图象信号、即黑色电平信号VBLK作为图象信号RV2输出。此外，在第1线选择信号DSPV为L电平的期间，图7所示的读出线地址MALD维持0不变，根据(5)式～(7)式计算的各参数的值也不变。当第1线选择信号DSPV变成H电平之后，伴随线地址LAD的变化，读出线地址MLAD*也变化，与此对应，可以计算各参数的值。
如上所述，可以分别独立地根据倾角θ1X计算开始象素地址STA，根据倾角θ2X计算结束象素地址EDA，可以求出水平校正率FRSX，用来决定对原图象MF(图4)的1根线的图象，用显示图象区域IF(图4)的对应的线中的哪些象素进行显示。
再有，图8所示的每一个线地址的读出线地址MLAD*、开始象素地址STA、结束象素地址EDA和水平校正率也可以根据设定的根据倾角θ1X、θ2X和垂直校正率(垂直缩小率)KRSY预先由CPU130算出，然后存储到控制条件寄存器158中，并供给垂直校正控制电路180和水平校正控制电路190。
图9是表示以线地址LAD＝70(参照图8)的情况为例、就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按1根线中的各象素算出的参数进行说明的说明图。这里，FRSX象图7(B)所示那样，表示液晶屏126的水平方向的所有象素数(显示图象区域IF的水平方向的所有象素数)和其中原图象MF实际显示的象素数的比。PAD表示液晶屏126的水平方向的象素地址(显示图象区域IF的水平方向的象素地址)，BPAD表示在各条线上从梯形图象部CFa(图4(B))的左端位置开始向右按顺序一个一个地增加的基准象素地址，RSPAD表示用水平校正率FRSX除基准象素地址BPAD得到的结果，MPAD表示原图象的读出象素地址。此外，PADC1和PADC2表示向象素地址发生电路202供给的第1、第2象素地址控制信号，DSPH、SELH表示向选择器198供给的第1、第2象素选择信号。RV1表示从帧存储器126读出的图象数据与原图象MF的哪一个象素对应，RV2表示从选择器198输出的图象数据与原图象MF的哪一个象素对应。
由图7(C)可知，梯形图象部CFa的每一条线具有不同的象素数。图9所示的基准象素地址BPAD表示梯形图象的1根线中的各象素的序号。具体地说，基准象素地址BPAD的值，对于梯形图象部CFa的左端位置(例如，LAD＝70中的PAD＝40的位置)的象素为0，对于梯形图象部CFa的右端位置(例如，LAD＝70中的PAD＝639的位置)的象素为599。另一方面，加给帧存储器120的读出象素地址MPAD的值，对于梯形图象部CFa的左端位置(例如，LAD＝70中的PAD＝40的位置)的象素为0，对于梯形图象部CFa的右端位置(例如，LAD＝70中的PAD＝639的位置)的象素为698。因此，可以认为，液晶显示器面板的象素地址PAD和读出象素地址PAD示出帧存储器120存储的原图象MF的各线中的各象素和梯形图象部CFa的各线中的各象素的对应关系。
当开始象素地址STA(图8)以上的象素地址PAD输入到水平校正控制电路190时，象素地址控制信号PADC1从L电平变到H电平，此后，象素地址每增加1个，基准象素地址BPAD也顺序增加1个。而且，当比结束象素地址EDA大的象素地址PAD输入到水平校正控制电路190时，第1象素地址控制信号PADC1从L电平变到H电平，此后，象素地址PAD即使增加，基准象素地址BPAD也不增加。在图9的例子中，基准象素地址BPAD从象素地址PAD＝40开始增加，在象素地址PAD＝639时基准象素地址BPAD停止更新(BPAD＝599)。再有，RSPAD是将用水平校正率FRSX除基准象素地址BPAD得到的结果取整后的值，在图9的例子中，可以求出RSPAD。象0，1，2，3，4，5，6，7，8，9那样变化。
第2象素地址控制信号PADC2在相除的结果RSPA变成前面相除的结果增加+2的值时，成为H电平，除此之外的时间是L电平。即，水平校正控制电路190每当基准象素地址被更新时，用水平校正率FRSX除基准象素地址BPAD，当该相除结果RSPAD比上次相除结果增加了2时，使第2象素地址控制信号PADC2变成H电平。另一方面，当该相除结果RSPAD比上次相除结果增加了+1时，使象素地址控制信号PADC2变成L电平。在图8的例子中，可知，当基准象素地址BPAD是6时，象素地址控制信号PADC2变成H电平。
读出象素地址MPAD在象素地址控制信号PADC2为L电平时增加+1，为H电平时，增加+2。因此，MPAD示出和RSPAD相同的值。
在象素地址PAD从0到STA(＝40)之间，象素地址控制信号PADC1维持L电平，基准线地址BPAD、读出象素地址MPAD也保持为0不变。这时，第1、第2象素选择信号DSPH、SELH维持L电平，在选择器198中，输入到C输入端子的图象信号、即黑色电平信号VBLK被选出并作为输出图象信号RV2输出。
当象素地址PAD在STA以上(PAD≥40)、EDA以下(PAD≤639)时，第1象素地址控制信号PADC1和第1象素选择信号DSPH保持L电平，同时，基准象素地址MPAD随象素地址PAD的更新而变化，读出象素地址MPAD从象素地址发生电路202(图3)输出。与从帧存储器120读出的象素地址MPAD的变化0，1，2，3，4，5，6，7，8，9，...对应，读出图象数据DP0，DP1，DP2，DP3，DP4，DP5，DP，6DP7，DP8，DP9，...，作为图象信号RV1输入到水平校正电路172。第2选择信号SELH与象素地址控制信号PADC2相同。当第2选择信号SELH为L电平时，在选择器198中，输入到B输入端子的图象信号VPa被选出并作为输出图象信号RV2输出。即，当读出象素地址MPAD从0开始一个一个增加时，与此对应，从帧存储器120读出的图象数据DP0，DP1，DP2，DP3，...被选出并作为输出图象RV2输出。
另一方面，当象素地址控制信号PADC2变为H电平时，第2象素选择信号SELH也从L电平变到H电平。在选择器198中，输入到A输入端子的图象信号VPab被选出并作为输出图象信号RV2输出。即，跳过1个象素读出的图象信号VPa(第7象素的图象数据DP7)和在该象素前读出的图象信号VPb(第5象素的图象数据DP5)的平均信号(DP5+DP7/2)作为输出图象信号RV2输出。该图象信号VPab是为了内插因读出线地址跳过1个象素而缺损的象素的图象数据而将缺损前后象素的图象信号平均后的信号。即，图3所示的象素缓冲器192、加法器194、乘法器196和选择器198具有滤波电路的功能，缓和因象素缺损而发生的图象的不连续性。
当象素地址PAD比EDA(＝639)还大时，象素地址控制信号PADC1从H电平变到L电平，基准线地址BPAD和读出象素地址停止更新。这时，第1、第2象素选择信号DSPH、SELH也维持L电平不变，在选择器198中，输入到C输入端子的图象信号、即黑色电平信号VBLK被选出并作为输出图象信号RV2输出。
再有，也可以不象上面所述那样，根据第1、第2象素地址控制信号PADC1、PADC2的电平去控制象素地址发生电路202中的读出象素地址MPAD的更新，而在象素地址发生电路202内独自控制读出象素地址MPAD的更新。这时，只要在象素地址发生电路202中，设置和水平校正控制电路190大致相同的电路，生成和第1、第2象素地址控制信号PADC1、PADC2等效的信号即可。特别是，当水平校正率FRSX比0.5还小时，有读出象素地址MPAD(相除的结果RSPAD)变化2以上的情况，这时，要象上述那样，在象素地址发生电路202中，与第1、第2象素地址控制信号PADC1、PADC2对应发生读出象素地址MPAD是困难的。在这样的情况下，最好使水平校正控制电路190具有象素地址发生电路。
图10是表示水平校正电路172的动作的时序图。图10(a)表示基准象素地址BPAD，图10(b)表示第1象素地址控制信号PADC1，图10(d)表示第2象素地址控制信号PADC2，图10(e)表示读出象素地址MPAD，图10(f)所示的读出控制信号MPR#是帧存储器120的读出允许信号，从写入/读出控制电路146供给帧存储器120。该信号MPR#是负逻辑信号，只有在L电平时才允许读出图象信号。
如图10(a)～(c)所示，象素地址一个一个地增加直到开始象素地址STA(＝40)为止，第1象素地址控制信号PADC1维持L电平，基准象素地址BPAD维持0不变。当象素地址PAD大于开始象素地址STA第1象素地址控制信号PADC1变成H电平时，基准象素地址BPAD也随象素地址PAD的变化一个一个地增加。随着基准象素地址BPAD的变化，图10(e)所示的读出象素地址也一个一个地增加。只是，当图10(d)所示的第2象素地址控制信号PADC2变成H电平时，读出象素地址增加2个。再有，这些地址的变化与图10(m)所示的网点时钟信号DCLK3同步执行。而且，在图10(f)所示的读出控制信号MPR#为L电平的期间，如图10(g)所示那样，与读出象素地址MPAD对应的图象数据DP0，DP1，DP2，DP3，DP4，DP5，DP，6DP7，DP8，DP9，...作为图象信号RV1从帧存储器120输入到水平校正电路172(图3)，并输入到选择器198。此外，从象素缓冲器192(图3)输出1象素前的图象信号VPb，并输入到选择器198中。进而，图象信号VPa和图象信号VPb相加平均后作成图10(i)所示的VPab。而且将该图象信号Vpab输入到选择器198中。
图10(j)的第1象素选择信号DSPH与图10(b)所示的第1象素地址控制信号PADC1一起变化。在第1象素选择信号DSPH为H电平的期间，在选择器198中，选择黑色电平的信号VBLK作为输出图象信号RV2输出。第1象素选择信号DSPH变成H电平之后，在图10(k)所示的第2象素选择信号SELH为L电平的期间，选择器198选择图象信号VPa作为输出图象信号RV2输出。另一方面，在第2象素选择信号SELH为H电平的期间，即，第2象素地址控制信号PADC2变成H电平读出象素地址MPAD增加2时，选择器198选择图象信号VPab作为输出图象信号RV2输出。
这样，在图3所示的水平校正电路172中，按照水平校正控制电路190算出的水平方向梯形失真校正参数(图8、图9)，可以决定相对与液晶屏126(图1)对应的显示图象区域IF(图4)的各线的各象素究竟用原图象MF(图4)的哪一个象素与其对应，并输出原图象MF的该象素。而且，在该计算使用的(5)式～(7)式的各计算式中，用户必须调整的用于梯形失真校正的水平校正参数只有倾角θ1X、θ2X，所以，能够容易调整。此外，因倾角θ1X、θ2X可以分别独立设定，所以，不仅在发生上下方向的倾斜角时，而且在发生左右方向的倾斜角且发生的梯形失真的形状左右不对称时都可以校正梯形失真。再有，当梯形失真的形状左右对称时，只要使θ1X＝θ2X即可，使用同一个倾角θX就可以校正梯形失真。
其次，就图3所示的垂直校正电路170的动作进行说明。在垂直校正控制电路180中，从写入/读出控制电路146(图2)输入显示图象区域IF的线地址，即液晶屏126的垂直方向的线地址LAD。此外，加给存储在控制条件寄存器158(图2)中的垂直校正率KRSY。垂直校正控制电路180根据该线地址LAD和垂直校正率KRSY，进行后述的运算，生成第1、第2线选择信号DSPV、SELV和第1、第2线地址控制信号LADC1、LADC2。成第1、第2线选择信号DSPV、SELV供给选择器188。第1、第2线地址控制信号LADC1、LADC2供给线地址发生电路202。
线地址发生电路200根据供给的第1、第2线地址控制信号LADC1、LADC2生成写入帧存储器120的原图象MF的读出地址，进行原图象的读出。
从水平校正电路172输出的1根线的图象信号VLa存储在线缓冲器182中。线缓冲器182存储的图象信号在水平校正电路172供给下一根线的图象信号时，从线缓冲器182中读出。因此，从线缓冲器182中读出的图象信号VLb是比水平校正电路172给出的图象信号VLa超前1根线的图1q象信号。加法器184使水平校正电路172供给的图象信号VLa和从线缓冲器182中读出的图象信号VLb相加，并在乘法器186中使相加的图象信号乘1/2。从乘法器186输出的图象信号VLab是水平校正电路172供给的图象信号VLa和该超前1根线的图象信号VLb的平均信号。该平均的图象信号VLab输入到选择器188的A输入端子，水平校正电路172加给的图象信号VLa直接输入到选择器188的B输入端子。此外，选择器188的C输入端子输入黑色电平的信号VBLK。选择器188根据第1、第2线选择信号DSPV、SELV的电平从输入的3个图象信号VLab、VLa、VBLK中选择某个信号并输出。
图11是表示就在与垂直校正控制电路180和线地址发生电路200的动作关连的各种参数进行说明的说明图。这里，LAD是液晶屏126的垂直方向的线地址。BLAD表示从梯形图象部CFa(图4(B))的上端位置向下按顺序一个一个增加的基准线地址，OFFLAD表示基准线地址BLAD和实际送给帧存储器120的读出线地址MLAD之差(偏置线地址)。LADC1和LADC2表示供给线地址发生电路200的第1、第2线地址控制信号，DSPV、SELV表示供给选择器188的第1、第2线选择信号。RV2表示从水平校正电路172输出的图象数据与原图象MF的哪一根线对应，RV3表示从选择器188输出的图象数据与原图象MF的哪一根线对应。
使基准线地址的加1开始的线地址LAD(开始线地址STLAD)的值根据垂直校正率KRSY和显示图象区域\IF的垂直方向的线数IMGY，由下式(8a)、(8b)算出。
KSSY＝KRSY·IMGY…(8a)STLAD＝IMGY-KSSY…(8b)
此外，偏置线地址OFFLAD例如由下式(9)算出。
OFFLAD=STLAD·sin(π2·LAD-STLADKSSY-1)...(9)]]>再有，求偏置线地址OFFLAD使用的函数可以利用任意单调函数，如在(LAD-STLAD)＝0时变成0，在(LAD-STLAD)＝(KSSY-1)时变成1。因向上方向倾斜投影发生的垂直方向的失真越往图象上方放大得越大，投影屏幕上显示的图象的线密度越往图象上方越小。因此，最好是，与梯形图象CFa的短边对应的原图象MF的线数多，与梯形图象CFa的长边对应的原图象MF的线数少。偏置线地址OFFLAD设定成使梯形图象CFa的4和原图象MF的各线满足上述关系。
读出线地址MLAD根据基准线地址BLAD和偏置线地址OFFLAD由下式(10)求出。
MLAD=(BLAD+OFFLAD)RSY...(10)]]>这里，RSY表示显示图象区域IF的垂直线数IMGY相对原图象MF的垂直线数MEMY的比、即垂直放大/缩小率。在本例中，如图4所示，RSY＝1。关于垂直放大缩小率RSY将后面叙述。由图4(B)可知，梯形图象部CFa有430根线。图11所示的基准线地址BLAD表示梯形图象部CFa的430根线的序号。即，基准线地址BLAD的值对在梯形图象部CFa的上端位置(LAD＝70)的线是0，对在梯形图象部CFa的下端位置(LAD＝499)的线是429。另一方面，加给帧存储器120的读出线地址MLAD的值对在梯形图象部CFa的上端位置(LAD＝70)的线是0，对在梯形图象部CFa的下端位置(LAD＝499)的线是429。因此，可以认为，液晶显示器面板的线地址LAD和读出线地址MLAD示出了存储在帧存储器120的原图象MF的各线和梯形图象部CFa的各线的对应关系。此外，偏置地址OFFLAD示出在梯形图象部CFa的430根线中的什么位置上补上补齐图象部CFb的上端70根线。
当大于开始线地址STLAD(＝70)的线地址LAD输入到垂直校正控制电路180时，线地址控制信号LADC1从L电平变到H电平，然后，线地址每增加1基准线地址BLAD也从0按顺序一个一个增加。在线地址LAD从0到STLAD之间，线地址控制信号LADC1维持L电平，基准线地址BLAD、偏置线地址OFFLAD和读出线地址MLAD都维持0线不变。这时，第1、第2线选择信号DSPV、SELV维持L电平，选择器188选择输入到C输入端子的图象信号、即黑色电平基准信号作为输出图象信号RV3输出。
当线地址LAD大于开始线地址STLAD(LAD≥70)时，第1线地址控制信号LADC1和第1线选择信号DSPV保持H电平。这时，基准线地址BLAD随线地址LAD的变化从0按顺序一个一个增加，利用(8)式～(10)式算出读出线地址MLAD。
只是，在图3的电路中，线地址发生电路200不使用(8)式～(10)式，而根据垂直校正控制电路180供给的线地址控制信号LADC1、LADC2，象下面那样更新读出线地址MLAD。当偏置线地址OFFLAD相对前一个线地址中的偏置线地址OFFLAD的值没有变化时，线地址控制信号LADC2维持L电平，读出线地址MLAD随基准线地址BLAD的变化而一个一个地变化。另一方面，当偏置线地址OFFLAD变化时，线地址控制信号LADC2变成H电平。当线地址控制信号LADC2变成H电平时，线地址发生电路202(图3)使读出线地址MLAD增加+2。在图11中，例如，当线地址从71变到72时，当偏置线地址OFFLAD从0变化到1。这时，线地址控制信号LADC2变成H电平，读出线地址MLAD从1变到3。
根据读出线地址MLAD的变化0，1，3，4，...将图象信号DL0，DL1，DL3，DL4...作为输出图象信号从水平校正电路172输入到垂直校正电路170。这里，当读出线地址MLAD按顺序一个一个变化时，第2选择信号SELV维持L电平，选择器188选择输入到C输入端子的图象信号、即黑色电平基准信号作为输出图象信号RV3输出。选择器188选择输入到B输入端子的图象信号VLa作为输出图象信号RV3输出。另一方面，当读出线地址MLAD变化+2时，第2选择信号SELV变成H电平，选择器188选择输入到A输入端子的图象信号VLab作为输出图象信号RV3输出。即，跳过1根线读出的图象信号VLa(第3根线的图象数据)和前一根线读出的图象信号VLb(第1根线的图象数据)加权平均后的信号作为输出图象信号RV3输出。该图象信号VLb是为了内插因读出线地址跳过1根线而缺损的线的图象数据而将缺损前后线的图象信号平均后的信号。即，图3所示的线缓冲器182、加法器184、乘法器186和选择器188具有滤波电路的功能，缓和因线的缺损而发生的图象的不连续性。
再有，也可以不象上面所述那样，根据第1、第2线地址控制信号LADC1、LADC2的电平去控制线地址发生电路200中的读出线地址MLAD的更新，而在线地址发生电路200内独自控制读出线地址MLAD的更新。这时，只要在线地址发生电路200中，设置和垂直校正控制电路180大致相同的电路，生成和第1、第2线地址控制信号LADC1、LADC2等效的信号即可。特别是，当垂直方向的校正率FRSY比0.5还小时，有读出线地址MLAD(偏置线地址OFFLAD)变化2以上的情况，这时，要象上述那样，在线地址发生电路200中，与第1、第2线地址控制信号LADC1、LADC2对应发生读出线地址MLAD是困难的。在这样的情况下，最好使垂直校正控制电路180具有线地址发生电路。
图12是表示垂直校正电路170的动作的时序图。图12(a)表示帧存储器120中的线地址LAD，图12(c)表示基准线地址BLAD。图12(b)表示第1线地址控制信号LADC1，图12(d)表示第2象素地址控制信号LADC2。图12(e)表示读出线地址MLAD，图12(f)所示的读出控制信号MLR#是帧存储器120的读出允许信号，从写入/读出控制电路146供给帧存储器120。该信号MLR#是负逻辑信号，只有在L电平时才允许读出图象信号。此外，图3所示的线缓冲器182也输入和该信号MLR#同样的信号，以和从帧存储器120的读出大致相同的时序指执行对线缓冲器182的输入和输出。
如图12(a)～(c)所示，线地址一个一个地增加直到变成开始线地址STA(＝40)为止，第1线地址控制信号LADC1维持L电平，基准线地址BLAD维持0不变。当线地址LAD大于开始线地址STLAD、第1线地址控制信号LADC1变成H电平时，基准线地址BLAD也随线地址LAD的变化一个一个地增加。随着基准线地址BLAD的变化，图12(e)所示的读出线地址也一个一个地增加。只是，当图12(d)所示的第2线地址控制信号LADC2变成H电平时，读出线地址增加2。再有，这些地址的变化与图12(m)所示的同步信号HSYNC同步执行。而且，在图12(f)所示的读出控制信号MLR#为L电平的期间，如图12(g)所示那样，与从帧存储器120(图1)读出线地址MLAD对应的图象数据DL0，DL1，DL2，DL3...被读出，并作为图象信号RV2经水平校正电路172输入到垂直校正电路170(图3)。图象信号RV2作为图象信号VLa输入到线缓冲器182。此外，大致在与向线缓冲器182(图3)输入图象信号VLa的同时，从线缓冲器182输出1根线之前的图象信号VLb，并输入到选择器188中。进而，图象信号VLa和图象信号VLb相加平均后作成图12(i)所示的VLab。而且将该图象信号VLab输入到选择器188中。
图12(j)所示的第1线选择信号DSPV与图12(b)所示的第1线地址控制信号LADC1一起变化。在第1线选择信号DSPV为L电平的期间，在选择器188中，选择黑色电平的信号VBLK作为输出图象信号RV3输出。第1线选择信号DSPV变成H电平之后，在图12(k)所示的第2线选择信号SELV为L电平的期间，选择器188选择图象信号VLa作为输出图象信号RV3输出。另一方面，在第2线选择信号SELV为H电平的期间，即，第2线地址控制信号LADC2变成H电平读出线地址MLAD增加2时，选择器188选择图象信号VLab作为输出图象信号RV3输出。
这样，在图3所示的垂直校正电路170中，按照垂直校正控制电路180决定的垂直方向的校正参数(图11)，可以决定相对与液晶屏126(图1)对应的显示图象区域IF(图4)的各线究竟用原图象MF(图4)的哪一根线与其对应。而且，在该决定使用的(2)式～(4)式的各计算式中，为了校正因倾斜投影发生的失真图象，用户必须调整的参数只有垂直校正率KSRY，与过去相比，能够容易调整。
再有，在上述垂直校正电路170中，与垂直校正率KSRY对应，将失真校正图象CF中作为黑色图象的区域(线数KSY的区域)设在梯形图象部CFa的上侧，以上述情况为例进行了说明，但也可以设在该区域的下侧。
此外，上述垂直校正电路170、水平校正电路172的动作说明是在假定放大/缩小率RSX＝1、RSY＝1的情况下说明的，当然，也可以使放大/缩小率RSX、RSY在0～1的范围内设定。例如，如图2所示那样，有时，不经缩小/滤波电路144而写入帧存储器的图象DV3、例如经与CPU130连接的总线而写入的图象是其尺寸比液晶屏126的显示尺寸、即显示图象区域IF还大的图象。这时，通过设定与放大/缩小率RSX、RSY对应的值，可以使写入帧存储器的图象缩小成显示图象区域IF的尺寸。即，梯形校正电路152具有缩小/滤波电路的功能。此外，当原图象MF是比显示图象区域IF小的图象时，作为放大/缩小率RSX、RSY，在梯形失真校正电路152中生成失真校正图象，并在放大/滤波电路154中放大失真校正后的图象即可。
此外，在缩小/滤波电路144中，通过根据垂直校正率缩小图象来进行垂直方向的校正，在梯形失真校正电路152中，也可以只进行水平方向的校正。
此外，在上述说明中，如图4(B)所示，是以构成失真校正图象CF的图象CFa的上端边缘的宽度被缩小的梯形图象的情况为例进行说明的，当是形状相反的梯形图象时，只要代替(5)式而使用下式(11a)、(11b)即可。
STA＝θ1X·MLAD …(11a)EDA＝(IMGX-1)-θ2X·MLAD…(11b)如上所述，在梯形失真校正电路152中，可以根据用户容易设定的垂直校正率KRSY和倾角θ1X、θ2X来生成失真校正图象，用来校正因倾斜投影而产生的失真图象。此外，因倾角θ1X、θ2X可以分别独立设定，故不仅对左右对称的失真图象、，对左右不对称的失真图象也能进行校正。
再有，在上述实施例中，缺损线的内插处理是使用缺损线前后的线进行的，但也可以使用缺损的线和与缺损线相邻的一根线或2根线进行内插。对于缺损象素的内插处理也一样。再有，当使用缺损线和缺损象素本身进行内插处理时，以显示速度的2倍以上的速度从帧存储器120中读出图象来进行内插处理。这时，只要在梯形失真校正电路152中设置锁存电路、即缓冲电路，以显示速度锁存以2倍速度读出的图象信号即可。此外，垂直校正控制电路180和水平校正控制电路190中的读出地址的生成方法不同，但基本上与上述梯形失真校正电路152的处理相同。
从上述说明可知，在第1实施例中，视频处理器122相当于本发明的图象校正部。此外，水平校正电路172相当于第1校正部，垂直校正电路170相当于第2校正部。
B.第2实施例第2实施例的图象处理装置的各构成与第1实施例的图象处理装置100相同。第1实施例和第2实施例的不同点在于生成用于梯形失真校正的失真校正图象的处理内容。下面，就第2实施例的生成失真校正图象的处理内容进行说明。
B-1.失真校正图象的概要图13是表示第2实施例的失真校正处理的顺序的说明图。首先，如图13(A)所示，将原图象MF的整体在缩小/滤波电路144(图3)中缩小，作成图13(B)所示的缩小图象MFa。再有，图象MF与第1实施例中的图4所示的相同，水平方向的宽度ORGX(＝IMGY)是700个象素，垂直方向的高度ORGY(＝IMGY)是500根线。缩小图象MFa的水平方向的宽度设定为和梯形图象的梯形上底边和下底边的短边的长度相等。此外，缩小图象MFa相对原图象MF的垂直方向的缩小率设定为垂直校正率的2次方。再有，关于该缩小率将在后面叙述。因此，在图13(B)的例子中，写入帧存储器120的缩小图象MFa的水平方向的宽度MEMX是600个象素，垂直方向的高度MEMY是370根线。在缩小/滤波电路144中得到的缩小图象MFa写入帧存储器120。其次，如图13(C)那样，在梯形失真校正电路152(图3)中，与梯形图象部CF1a’的左端边缘和右端边缘的倾角(θ1X′≅0.11)]]>、(θ2X′≅0.16)]]>对应，以水平放大率FRSX’，按每一根水平线对缩小图象MFa进行放大。进而，如图13(D)所示，通过以整体垂直放大率(KRSY′≅1.16)]]>在垂直方向进行放大，得到失真校正图象CF1的梯形图象部CF1a。这里，垂直方向的放大使缩小图象MFa的下部比上部放大得大，从而校正因上方向的倾斜投影引起的显示图象的上部比下部放大得大的情况。
这里，倾角θ1X’、θ2X’如图13(C)所示，表示只在水平方向对缩小图象MFa进行放大校正时的梯形图象部CF1a的左端边缘和右端边缘的倾斜。倾角θ1X’、θ2X’可以利用下式(12a)、(12b)求出。或者，也可以直接设定倾角θ1X’、θ2X’。
θ1X′=θ1X·(IMGY-1)MEMY-1...(12a)]]>θ2X′=θ2X·(IMGY-1)MEMY-1...(12b)]]>与图13(D)的梯形图象部CF1a对应投影在屏幕上的投影图象是略呈矩形的正图象。即，对梯形图象部CF1a进行光学放大并投影显示，其上底边部分的放大率比下底边部分大。另一方面，在水平校正时(图13(B)→(C))，对梯形图象部CF1a进行电放大，其下底边部分的放大率比上底边部分大。若将这样的光学放大和电放大综合起来考虑，投影图象的上端部和下端部可以在水平方向分别对缩小图象上端部和下端部进行放大并投影显示，其上下端部的总的放大率大致相等。这样，在第2实施例中，因投影图象的各部分以大致相同的放大率在水平方向分别进行放大并投影，故与第1实施例相比，具有能够使投影图象内的图象品质更均匀的优点。
B-2.梯形校正电路152的动作第2实施例的梯形校正电路152的动作和第1实施例基本上相同，但与水平校正控制电路190和象素地址发生电路202的动作有关的各种参数的处理内容不同。下面，说明第2实施例与第1实施例不同的水平校正控制电路190和象素地址发生电路202的动作有关的各种参数的处理内容。
图14是表示就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按垂直方向的各条线算出的参数进行说明的说明图，示出根据图13(B)所示的缩小图象MFa(MEMX＝600象素，MEMY＝370线)、与图13(A)所示的原图象MF(ORGX＝700象素，ORGY＝500线)相等的显示图象区域IF(IMGX＝700象素，IMGY＝500线)、倾角θ1X′≅0.11]]>和倾角θ2X′≅0.16]]>计算的各条线的参数。图14的参数与第1实施例中的图8的参数基本上相同。只是，图8的FRSX表示显示图象区域IF的前象素数IMGX和原图象MF的水平方向的图象显示区域的象素数的比(水平校正率)，而图14的FRSX’则表示缩小图象MFa的水平方向的象素数MEMX和梯形图象部CF1a的象素数、即缩小图象MFa的水平方向的图象显示的区域的象素数的比(水平放大率)。
第2实施例的水平校正控制电路190(图3)也与第1实施例一样，按照根据第1线选择信号DSPV和线地址LAD求出的基准线地址BLAD*，求出读出线地址MLAD*。进而，根据倾角θ1X’、θ2X’、缩小图象MFa的垂直方向的线数MEMY、显示图象区域IF的水平象素数IMGX和读出线地址，利用下式(13a)，(13b)算出开始象素地址STA和结束象素地址EDA。
STA＝θ1X′·[(MEMY-1)-MLAD] …(13a)EDA＝IMGX-1-θ2X′·[(MEMY-1)-MLAD]…(13b)此外，根据开始象素地址STA、结束象素地址EDA和原图象MF的水平象素数MEMX，利用下式(14)计算梯形图象部CF1a对缩小图形MFa的水平放大率FRSX’、即原图象MF的各水平线的水平放大率。
FRSX′=EDA-STA+1MEMX...(14)]]>第1线选择信号DSPV与第1实施例一样在图13(D)的上端的KSY条线间保持L电平，选择黑色电平信号VBLK作为输出图象RV2从水平校正电路172(图3)输出。此外，在第1线选择信号DSPV为L电平期间，读出线地址MLAD*维持0不变，根据(13)、(14)式算出的各餐的值也不变。当第1线选择信号DSPV变为H电平后，根据读出线地址MLAD*的变化计算各参数的值。
如上所述，可以分别独立地根据倾角θ1X’求出开始象素地址STA、根据倾角θ2X’求出结束象素地址EDA，可以求出水平放大率FRSX’，用来决定对于缩小图象MFa(图13(B))的各线的象素究竟用显示图象区域IF(图4)的对应的线中的那些象素来显示。
图15是表示以线地址LAD＝399(参照图14)的情况为例、就在与水平校正控制电路190和象素地址发生电路202的动作关连的各种参数中按1根线中的各象素算出的参数进行说明的说明图。图15所示的参数与第1实施例中图9所示的参数一样。这里，只就各参数中的处理内容不同的参数进行说明。
第2象素地址控制信号PADC2在相除结果RSPAD变成与前面的相除结果为同一值时变为H电平，除此之外的时间为L电平。即，水平校正控制电路190每当基准象素地址更新时，用水平放大率除基准象素地址BPAD，当该相除结果RSPAD与前面的相除结果相同时，使第2象素地址控制信号PADC2变为H电平。另一方面，当相除结果RSPAD比前次相除结果增加+1时，使象素地址控制信号PADC2变为L电平。由图15的例子可知，当基准象素地址BPAD是5时，象素地址控制信号PADC2变为H电平。
读出象素地址MPAD只在第1象素地址控制信号PADC1为H电平的期间才被设定成其值是变化的。这时，读出象素地址MPAD除了象素地址控制信号PADC2从H电平变为L电平的情况都增加+1，当从H电平变为L电平时，不增加。在图15中，例如，当基准象素地址BPAD是4、5时，相除的结果RSPAD仍然是4不变，当基准象素地址BPAD是5时，从L电平变到H电平，当基准象素地址BPAD是6时，从H电平变到L电平。因此，当基准象素地址BPAD从5变到6时，读出象素地址MPAD仍然是5不变。
图16是表示就与垂直校正控制电路180和线地址发生电路200的动作关连的各种参数进行说明的说明图。图16的参数与第1实施例中的图11的参数相同。这里，只就各参数中处理内容不同的参数进行说明。基准地址开始加1的线地址LAD(开始线地址STLAD)的值可以根据垂直校正率KRSY和显示图象区域IF的垂直方向的线数IMGY由下式(15a)、(15b)求出。
KSSY＝KRSY·IMGY …(15a)STLAD＝IMGY-KSSY …(15b)此外，偏置线地址OFFLAD例如由下式(16a)～(16c)算出。
OFF＝KSSY-MEMY …(16a)BLAD＝LAD-STLAD…(16b)OFFLAD=OFF·[1-sin{π2·KSSY-BLADKSSY-1}]...(16c)]]>读出线地址MLAD根据基准线地址BLAD和偏置线地址OFFLAD由下式(17)算出。
MLAD＝BLAD-OFFLAD …(17)偏置线地址OFFLAD表示原图象MF和梯形图象部CF1a的线数差在梯形图象部CF1a的430根线中的什么位置被吸收，设定偏置线地址OFFLAD使因倾斜投影产生的垂直方向的放大失真得到校正。
只是，在图3的电路中，与在第1实施例中说明过的一样，线地址发生电路200不使用(15)式～(17)式，而根据垂直校正控制电路180给出的第1、第2线地址控制信号LADC1、LADC2去更新读出线地址MLAD。
第2线地址控制信号LADC2在偏置线地址OFFLAD相对前一个线地址中的偏置线地址OFFLAD的值变化时维持L电平，读出线地址MLAD设定成只在第1线地址控制信号LADC1为H电平的期间其值才变化。这时，读出线地址MLAD除了线地址控制信号LADC2从H电平变到L电平的情况之外都增加1，从H电平变到L电平时，不增加。在图16中，例如，当基准线地址BLAD从180变到181时，偏置线地址OFFLAD从12变到13，第2线地址控制信号LADC2从L电平变成H电平。而且，当基准线地址BLAD从181变到182时，偏置线地址OFFLAD维持13不变，第2线地址控制信号LADC2从H电平变成L电平。因此，即使基准线地址BLAD从181变到182，读出线地址MLAD仍然维持169不变。
再有，水平校正电路172和垂直校正电路170的动作时序因和图9和图11所示的第1实施例的时序图一样，故省略其说明。
图17是表示失真校正图象CF1和投影的显示图象在垂直方向上的关系的说明图。在第1实施例中，如图17(A-1)所示，将垂直方向有500线的原图象MF在垂直方向缩小，象图17(A-2)那样作成失真校正图象CF，并投影该失真校正图象CF，象图17(A-3)那样得到几乎没有失真的显示图象。失真校正图象CF的线地址是99、199、299、399、499的各条线与原图像的线地址为37、161、281、394、499的各条线对应。而且，在显示图象的线地址为37～161、161～281、281～394、394～499的各线间，分别显示失真校正图象CF的线地址为99～199、199～299、299～399、399～499的各线间的图象。因此，在显示图象的线地址为37～161之间的124根显示线上，显示失真校正图象CF的100条线的图象，所以，该部分的实质的线密度KL约为0.81(100/124)。同样，显示图象的线地址为16～281、281～394、394～499的各线间的实质的线密度KL分别约为0.83、0.89和0.95。这样，在第1实施例中，显示图象的实质的线密度因垂直方向位置而变化很大，结果，显示图象的上部和下部的垂直方向的实质分辨率变化大。
另一方面，在第2实施例中，将和图17(A-1)相同、在垂直方向有500线的原图象MF象图17(B-1)那样缩小，并对已缩小的图象MFa在垂直方向进行放大，如图17(B-3)所示那样，得到几乎不失真的显示图象。缩小图象MFa的线地址为29、122、209、290、369的各线与失真校正图象CF1的线地址为99、199、299、399、499的各线对应。失真校正图象CF1的线地址在99～199之间的100根线是缩小图象MFa的93根线的放大，所以，该部分的实质线数ML是93根。同样，失真校正图象CF1的线地址在199～299、299～399、399～499的各线间的实质线数ML(即缩小图象MFa的线数)分别是87、81、79根。因此，在显示图象的线地址为37～161之间的124根显示线上，显示实质线数为93根的失真校正图象CF1的100条线的图象，所以，该部分的实质的线密度KL约为0.75(93/124)。同样，在显示图象的线地址为161～281、281～394、394～499的各线间，分别显示实质线数ML为87、81、79的图象，所以，这些部分的实质线密度KL分别约为0.73、0.72和0.75。这样，第2实施例与第1实施例相比，各线间的实质线密度KL的变化小。因此，第2实施例与第1实施例相比，因能够使显示图象的上部和下部的垂直方向的实质分辨率变化小，故具有可以使投影显示图象的垂直方向的图象质量更一致的优点。
再有，因上方向倾斜投影而发生的垂直方向的失真越往上方越被放大，投影屏幕上显示的图象的线密度越往上越小，越往下越大。因此，与梯形图象的短底边对应的原图象MF的实质线数多，与长底边对应的原图象MF的实质线数少。
此外，如前所述，第2实施例与第1实施例相比具有水平方向的图象质量均一的优点。因此，第2实施例与第1实施例相比具有能使倾向投影显示的图象质量更均一的优点。
再有，垂直放大率KRSY’最好象上述那样设定成能对因倾斜投影而发生的图象的下部的线密度比上部低的线密度变化进行校正。因此，在本实施例中，将垂直放大率KRSY’设定成与垂直校正率KRSY的倒数相当的放大率，将原图象MF缩小生成缩小图象MFa，以缩小图象MFa的上部为基准从上部往下使缩小图象MFa越来越放大。也可以用另外的方法取而代之，该方法是确定缩小图象MFa的垂直线数，将缩小图象在垂直方向放大后生成梯形图象部CF1a，使其线数与补齐图象部CF1b的垂直线数KSY相等。即，可以将垂直放大率设定为大于1，使缩小图象MFa的的线数小于失真校正图象CF1的有效图象部CF1a的线数。
再有，因上述理由使垂直方向的分辨率下降，这对图象质量的影响不太大，所以，也可以使垂直放大率KRSY’为1，在梯形失真校正电路152中不进行垂直方向的放大处理。此外，也可以使垂直方向的失真校正和第1实施例一样。即，将只把原图象MF在水平方向缩小了的图象作为缩小图象。而且。也可以如上所述，水平方向的失真校正通过放大缩小图象MFa进行，垂直方向的失真校正通过缩小来抵消因倾斜投影而引起的图象的放大。
如上所述，在第2实施例中，图3所示的水平校正电路172按照水平校正控制电路190中算出的水平方向梯形失真校正参数(图14、图15)，可以决定使原图象MF(图13)的哪些象素与和液晶屏126(图1)对应的显示图象区域IF(图12)的各线的各象素对应，并输出这些象素。而且，在该计算使用的(13)式、(14)式的各计算公式中，为了进行梯形失真校正，用户必须调整的水平校正参数只有倾角θ1X’、θ2X’、即倾角θ1X、θ2X。因此，能够容易调整。此外，因倾角θ1X’、θ2X’可以分别独立设定，故不仅在产生上下方向的倾斜角时、而且在产生左右方向的倾斜角且产生的梯形失真的形状左右不对称的情况下，也能够对应。再有，当梯形失真的形状左右对称时，也可以使θ1X＝θ2X，使用同一个倾角θX校正梯形失真。
此外，在垂直校正控制电路180中，按照已决定的垂直方向的校正参数(图16)，可以决定使原图象MF(图13)的哪些线与和液晶屏126(图1)对应的显示图象区域IF(图12)的各线对应。而且，在该决定使用的(15)式、(16)式的各计算公式中，为了进行因倾斜投影发生的失真图象的校正，用户必须调整的参数和第1实施例一样，只有垂直校正率KSRY，与过去相比，能够容易调整。
进而，在上述第2实施例中，将原图象暂时缩小，再通过以和梯形图象部CF1a的左端边缘和右端边缘的倾斜对应的水平放大率按各水平线对缩小图象MFa进行放大，生成失真校正图象CF1的梯形图象部CF1a。因此，能够使投影图象的上部和下部的各图象质量大致均一。
此外，在上述第2实施例的垂直校正电路170、水平校正电路172的动作说明中，以水平放大/缩小率RSX＝1、垂直放大/缩小率RSY＝1为例进行了说明，当然也可以在大于1的范围内对放大/缩小率RSX、RSY进行设定。例如，有原图象MF比失真校正图象CF1的梯形图象部CF1a的上底部的水平象素数小的情况。这时，通过将放大/缩小率RSX、RSY设定为对应的值，可以将写入到帧存储器120中的图象放大到显示图象区域IF的尺寸。这时，也可以在梯形失真校正电路152中只进行用于梯形失真校正的放大处理，与放大/缩小率RSX、RSY对应的放大在放大/滤波电路154中进行。再有，如上所述，梯形失真校正电路152是与水平放大率FRSX’和垂直放大率KRSY’对应对缩小图象MFa进行放大处理的电路，具有作为放大/滤波电路的功能。因此，也可以通过把水平放大/缩小率RSX、垂直放大/缩小率RSY与水平放大率FRSX’、垂直放大率KRSY’分别相乘并将得到的值作为水平放大率FRSX’和垂直放大率KRSY’来省略放大/滤波电路154。
此外，也可以通过将梯形失真校正电路152设在缩小/滤波电路144和写入/读出控制电路146之间来把失真校正处理后的图象写入帧存储器120。
由以上说明可知，在第2实施例中，视频处理器122相当于本发明的图象校正部，缩小/滤波电路144和梯形失真校正电路152与第1校正部相当。此外，缩小/滤波电路144与缩小部相当，水平校正电路172相当于水平校正部，垂直校正电路170相当于垂直校正部。
在本发明中，能够根据作为用户可容易设定的垂直校正参数的垂直校正率KRSY和作为水平校正参数的倾角θ1X、θ2X或左上端/右上端补齐象素数XST、XED去生成用来校正因倾斜投影产生的失真图象的失真校正图象。此外，水平校正参数因能对图象的左侧和右侧分别独立进行设定，故不仅对左右对称形的失真图象而且对左右不对称的失真都能校正。进而，在第实施例中，可以抑制失真校正图象生成中与梯形失真对应发生的分辨率的变化，能够抑制图象质量的降低。
再有，本发明不限于上述实施例和实施形态，可以在不脱离其要则的范围内实施各种各样的形态，例如，可以有下面那样的变形。
(1)可以将部分在上述实施例中由硬件实现的构成替换成软件，相反，可以将部分由软件实现的构成替换成硬件。
(2)在上述实施例中，对于缓和梯形失真校正时的线和象素的缺损，由图象数据的加权平均处理实现，但也可以使用除加权平均之外的各种内插处理，实现图象缺损的缓和。作为内插处理，例如，可以使用几何平均、线性内插和非线性内插等各种处理。
(3)在上述实施例中，以使用液晶光阀(液晶屏)作为光调制装置的投影显示装置的图象处理装置为例进行了说明，但也可以使用和液晶光阀同样具有2维排列的象素的器件、例如等离子体显示器等。此外，也可以使用采用了CRT的器件。
(4)在上述实施例中，示出了使用分别独立的2个参数(例如θ1X、θ2X)作为表示左右校正量的水平校正参数的例子，但在左右校正量对称时，也可以根据一个共同的水平校正参数(例如，与倾角θ1X或θ2X的一个相当的倾角θX)进行失真校正。
本发明可以适用于投影图象进行显示的投影显示装置的图象处理装置，例如，可以适用于液晶投影仪等投影显示装置。此外，不限于使用了液晶屏的图象显示装置，也可以适用于使用了CRT、数字微型镜器件(IT公司的商标)等光调制装置的投影显示装置的图象处理装置。
权利要求
1.一种图象处理装置，用来对将在图象形成部上形成的图象投影到屏幕上并进行显示的投影显示装置的上述图象形成部形成的图象进行处理，具有图象校正部，为了在上述图象形成部形成的没有失真的原图象倾斜投影到上述屏幕上时校正显示图象的失真，形成校正了上述原图象的形状的失真校正图象并加给上述图象形成部，上述图象校正部具有第1校正部，根据表示上述失真校正图象的左侧和右侧的失真校正量的可变水平校正参数，对上述图象形成部的每一根水平线，决定由上述失真校正图象的显示开始位置和显示结束位置所夹的显示象素区域，同时，根据上述显示象素区域内的象素数和包含在上述原图象的1根线中的象素数的关系，去决定上述显示象素区域内的各象素和上述原图象的各象素的第1对应关系，根据上述第1对应关系从上述原图象形成上述失真校正图象，其特征在于上述图象校正部进而具有第2校正部，根据表示上述失真校正图象的上下方向的失真校正量的可变垂直校正参数，决定由上述图象形成部的上述失真校正图象的显示开始线和显示结束线所夹的显示线区域，同时，决定上述显示线区域内的各条线和上述原图象的各条线的第2对应关系，根据上述第2对应关系从上述原图象形成上述失真校正图象，上述第2对应关系根据上述失真校正图象中的梯形的有效图象部分的高度和上述原图象的高度决定，愈接近上述梯形的短底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈多，愈接近上述梯形的长底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈少。
2.权利要求1记载的图象处理装置，其特征在于上述可变水平校正参数至少包含两个表示上述失真校正图象的左侧和右侧的失真校正量的参数，上述左侧和右侧的失真校正量能分别独立设定。
3.权利要求1或权利要求2记载的图象处理装置，其特征在于上述第1校正部具有象素滤波处理部，根据上述原图象，对上述失真校正图象的上述显示象素区域内的象素进行内插滤波处理。
4.权利要求1记载的图象处理装置，其特征在于上述第2对应关系由下面所示的式子决定MLAD=1RSY·[{LAD-(IMGY-KSSY)}]]>+(IMGY-KSSY)·sin{π2·LAD-(IMGY-KSSY)KSSY-1}]]]>这里，MLAD表示上述原图象的线地址，RSY表示在没有倾斜投影产生的畸变时作为所述图像形成部应该形成的图像的区域即显示图象区域的高度对上述原图象的高度的比，LAD表示上述显示线区域内的线地址，IMGY表示上述原图象的高度，KSSY表示上述梯形的有效图象部分的高度。
5.权利要求4记载的图象处理装置，其特征在于上述第2校正部具有线滤波处理部，根据上述原图象，对上述失真校正图象的上述显示线区域内的线进行内插滤波处理。
6.一种图象处理方法，用来对将在图象形成部上形成的图象投影到屏幕上并进行显示的投影显示装置的上述图象形成部形成的图象进行处理，其特征在于具有图象校正工序，为了在上述图象形成部形成的没有失真的原图象倾斜投影到上述屏幕上时校正显示图象的失真，形成校正了上述原图象的形状的失真校正图象并加给上述图象形成部，上述图象校正工序具有第1校正工序，根据表示上述失真校正图象的左侧和右侧的失真校正量的可变水平校正参数，对上述图象形成部的每一根水平线，决定由上述失真校正图象的显示开始位置和显示结束位置所夹的显示象素区域，同时，根据上述显示象素区域内的象素数和包含在上述原图象的1根线中的象素数的关系，去决定上述显示象素区域内的各象素和上述原图象的各象素的第1对应关系，根据上述第1对应关系从上述原图象形成上述失真校正图象，上述图象校正工序进而具有第2校正工序，根据表示上述失真校正图象的上下方向的失真校正量的可变垂直校正参数，决定由上述图象形成部的上述失真校正图象的显示开始线和显示结束线所夹的显示线区域，同时，决定上述显示线区域内的各条线和上述原图象的各条线的第2对应关系，根据上述第2对应关系从上述原图象形成上述失真校正图象，上述第2对应关系根据上述失真校正图象中的梯形的有效图象部分的高度和上述原图象的高度决定，愈接近上述梯形的短底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈多，愈接近上述梯形的长底边，与上述有效图象部分的1根线对应的上述原图象的线条数愈少。
7.权利要求6记载的图象处理方法，其特征在于上述可变水平校正参数至少包含两个表示上述失真校正图象的左侧和右侧的失真校正量的参数，上述左侧和右侧的失真校正量能分别独立设定。
8.权利要求6记载的图象处理方法，其特征在于上述第1校正工序具有根据上述原图象、对上述失真校正图象的上述显示象素区域内的象素进行内插滤波处理的工序。
9.权利要求6记载的图象处理方法，其特征在于上述第2对应关系由下面所示的式子决定MLAD=1RSY·[{LAD-(IMGY-KSSY)}]]>+(IMGY-KSSY)·sin{π2·LAD-(IMGY-KSSY)KSSY-1}]]]>这里，MLAD表示上述原图象的线地址，RSY表示在没有倾斜投影产生的畸变时作为所述图像形成部应该形成的图像的区域即显示图象区域的高度对上述原图象的高度的比，LAD表示上述显示线区域内的线地址，IMGY表示上述原图象的高度，KSSY表示上述梯形的有效图象部分的高度。
10.权利要求6或权利要求9记载的图象处理方法，其特征在于上述第2校正工序具有根据上述原图象、对上述失真校正图象的上述显示线区域内的线进行内插滤波处理的工序。
全文摘要
根据表示应加给形成屏幕上投影的图象的图象形成部的失真校正图象的左侧和右侧的失真校正量的水平校正参数，对图象形成部的每一根水平线，决定由失真校正图象的显示开始位置和显示结束位置所夹的显示象素区域，并决定显示象素区域内的各象素和原图象的各象素的第1对应关系。此外，根据表示失真校正图象的上下方向的失真校正量的垂直校正参数，决定由图象形成部的失真校正图象的显示开始线和显示结束线所夹的显示线区域，并决定显示线区域内的各条线和上述原图象的各条线的第2对应关系。根据第1对应关系或第1和第2对应关系从原图象作成失真校正图象。因此，对把图象倾斜投影在屏幕上时发生的图象失真容易进行校正。
文档编号H04N5/74GK1717029SQ20051008255
公开日2006年1月4日 申请日期1999年2月12日 优先权日1998年2月18日
发明者竹内启佐敏 申请人:精工爱普生株式会社