专利名称：Cmos图像传感器的制作方法
技术领域：
本发明涉及例如适用于数字照相机等的固体摄像器件的CMOS图像传感器。
背景技术：
以往的CMOS图像传感器，已知具有矩阵上排列的多个光电二极管(以下省略为PD)的装置。这些PD分别构成一个像素。在这种CMOS图像传感器中，将输出电路组矩阵状地配置以便埋入这些PD的间隙部。将这些输出电路组以所述PD的重复排列的间距(pitch)的整数倍的重复间距二维格子状地配置，对在列方向上排列的两个PD共同地读出。
为了进一步提高集成度，还已知对在列方向上排列的四个PD用一个输出电路共同地读出而构成的CMOS图像传感器(参照美国专利6091449号公报)。
可是，在这样的以往的CMOS图像传感器中，通过公共的输出电路来读出列方向上排列的两个或四个PD的信号而具有适合高集成化的效果。但是，这种高集成化在列方向、即画面(屏幕)的垂直方向上是有效的，而由于在水平方向上输出电路配置在各列上，所以不能检测这部分的像素信息，因而难以高集成化。特别是将CMOS图像传感器应用于数字照相机时，需要水平、垂直两方向的像素间距相同，所以仅垂直方向的高集成化存在单元的布局(layout)上的不便的问题。
此外，由于在以往的传感器中，像素和输出电路排列在水平方向上，所以像素的开口为纵长状。即使是CCD区域传感器，在像素的水平方向上也有CCD寄存器，所以像素的开口依然为纵长状。另一方面，普通照相机的光学系统的纵横比(aspect ratio)为3∶4，是横长的。因此，从透镜入射到传感器感光面的光，以感光面的周边像素考虑时，水平方向的端像素与垂直方向相比，入射光更斜地进入。因此，通常周边像素的输出与中央部的像素相比，产生灵敏度下降的所谓黑斑(shading)。在这种像素开口为纵长的情况下，更容易受到这种黑斑的影响。
而且，在现有的CMOS图像传感器中，作为垂直方向的结构元件，在垂直方向的像素间存在读出栅极、以及由上下像素共有的浮动结(floating junction)。在对数字照相机和带有照相机的携带电话机的照相机的应用中，需要将多个像素单元配置为正方格子状。随之，像素的开口部的尺寸需要尽力等间隔。因此，在未设置这种读出栅极的垂直方向的像素间隙部的间隔也按设置了读出栅极的部分的像素间隔来确定，不能进行这些部分的有效使用。
发明内容
本发明是用于解决上述问题的发明，其目的在于，提供一种CMOS图像传感器，通过实现水平方向的高集成化，对于水平方向和垂直方向的任一方向都实现高集成化。
本发明一实施例的CMOS图像传感器，包括多个光电变换元件，由多个行和列组成，排列成格子状；多个浮动结，被排列在这些光电变换元件之中排列成相邻两行、且列方向上相邻的多对光电变换元件间，被连接成传输它们的输出信号；输出电路，被连接到这些多个浮动结之中列方向上相邻的多个浮动结上，共同读出被传输到这些浮动结中的所述光电变换元件的输出信号；以及输出信号线，被布线在所述各列上，以便被供给所述输出电路的输出；
所述输出电路配置在所述列方向上相邻的光电变换元件对之间。
图1是说明本发明一实施例的电路结构图。
图2是说明本发明另一实施例的电路结构图。
图3是通过集成电路来构成图2所示的电路结构的情况下的电路图形图。
图4是说明本发明又一实施例的电路结构图。
图5是说明本发明又一实施例的电路结构图。
图6是表示光电二极管间的元件分离区的图，图6(A)是沿点划线A-A’剖断图3的布线图形的剖面图，图6(B)是沿点划线B-B’剖断图3的布线图形的剖面图。
图7是表示用于对像素排列的不规则性进行修正的采用微透镜和层内透镜的图像传感器的结构的局部剖面图。
具体实施例方式
以下，参照
本发明的CMOS图像传感器的一实施例。图1是表示由集成电路构成CMOS图像传感器的状态的平面图形图。该图像传感器为四个像素一个单元方式的传感器。如在它们的图中所示，在该图像传感器中，行方向(水平方向)和列方向(垂直方向)上设有以预定的重复平均间距Ph、Pv二维格子状配置的多个光电二极管PD11、PD12、…、PD21、PD22、…。这些光电二极管是将光变换为电信号的光电变换元件的一种元件。在另一方式的光电变换元件中，除了光电二极管以外，还存在以透明电极为栅极的MOS电容器。因此，在本发明的光电变换元件中，也可以使用光电二极管或其他光电变换元件。这些光电二极管分别形成图像传感器的一个像素。这样，二维格子状配置的多个光电二极管中，在列(垂直)方向的像素对间隙部中配置多个输出电路OUT1～OUT14、OUT21～OUT24。这些各输出电路与光电二极管同样地被二维格子状地配置，但其水平方向的间距与光电二极管的水平方向的间距Ph相同，而垂直方向的间距为光电二极管的垂直方向的间距Pv的四倍长度，即4Pv。这样排列的各输出电路读出排列在列方向上的四个光电二极管中积蓄的信号电荷。
下面更详细地说明图1中的一个单元的结构。输出电路OUT11共同读出排列在列方向上的4个光电二极管PD11、PD21、PD31和PD41的输出信号。这些光电二极管分别连接到相邻配置的读出栅极TG11、TG21、TG31、TG41。这些读出栅极TG11、TG21、TG31、TG41由MOS晶体管构成，各自的栅电极连接到在行方向上布线的栅极控制线TG1、TG2、TG3、TG4。
即，读出栅极TG11被相邻连接到光电二极管PD11。同样地，读出栅极TG21被相邻连接到光电二极管PD21。读出栅极TG11、读出栅极TG21之间浮动结FJ11分别相邻形成。读出栅极TG11和TG21在对栅极控制线TG1、TG2施加传输脉冲时打开(接通)栅极，将光电二极管PD11或PD21中积蓄的输出信号电荷传输到浮动结FJ11。
同样地，读出栅极TG31被相邻连接到光电二极管PD31，读出栅极TG41被相邻连接到光电二极管PD41。在读出栅极TG31和读出栅极TG41之间分别相邻形成浮动结FJ11’。读出栅极TG31和TG41在对栅极控制线TG3、TG4施加传输脉冲时打开(接通)栅极，将光电二极管PD31或PD41中积蓄的输出信号电荷传输到浮动结FJ11’。浮动结FJ11、FJ11’通过浮动结线FJL而相互连接。
输出电路OUT11由驱动晶体管D11、地址晶体管AD11和复位晶体管RS11构成。浮动结FJ11及浮动结FJ11’通过浮动结线FJL，连结到输出电路OUT11中包含的驱动晶体管D11的栅电极、以及复位晶体管RS11的源电极。而输出电路OUT11中包含的驱动晶体管D11的源电极连接到在列方向上被布线的输出信号线SIG1。而且，输出电路OUT11中包含的复位晶体管RS11的漏电极连接到地址晶体管AD11的漏电极，而且还连接到在列方向布线的复位漏极电压线RD。复位晶体管的栅电极连接到在行方向上布线的复位晶体管RS1。
因而输出电路OUT11中包含的地址晶体管AD11的源电极连接到驱动晶体管D11的漏电极，而且其栅电极连接到在行方向上布线的地址晶体管ADD1。
上述本发明实施例中的CMOS图像传感器的动作如下。作为例子，说明栅极控制线TG3被导通(ON)的情况下的一水平线上的光电二极管PD31、PD32、PD33、…的读出。光电二极管PD31、PD32、PD33、…中积蓄的信号电荷在TG3导通时被传输到FJ11’、FJ12’、FJ13’、…。在传输之前，在复位晶体管RS1上施加RS脉冲而成为导通状态，将复位晶体管RS11、RS22、RS13、…导通，从而将浮动结FJ11’、FJ12’、FJ13’、…设为RS漏极电压。然后，将复位晶体管RS1截止(OFF)而成为浮置状态。
信号电荷使浮动结FJ11’、FJ12’、FJ13’、…的电位变化，其结果，对分别连结的驱动晶体管D11、D22、D13的栅电极电位进行调制而成为导通状态。由于使输出电路OUT11、OUT22、OUT13、…的栅电极电位起作用，所以对地址晶体管ADD1施加地址脉冲，使地址晶体管AD11、AD22、AD13、…导通。其结果，光电二极管PD31、PD32、PD33、…的读出输出信号通过输出信号线SIG1、SIG2、SIG3、…而被输出。
这样，在上述实施例中，通过在垂直方向上排列的像素对、例如PD11、PD21组成的像素对和PD31、PD41组成的光电二极管像素对间的区域中配置共用的输出电路例如OUT11，从而可实现水平方向的高集成化。
此外，作为其他的例子，下面说明栅极控制线TG1导通情况下的一水平线上的光电二极管PD11～PD14的读出方法。在传输之前浮动结FJ11～FJ14被复位到RS漏极电压。即，通过在RS晶体管RS11～RS14上经由复位布线RS1施加RS脉冲而导通，浮动结FJ11～FJ14连接到漏极电压布线RD，被复位为RS漏极电压。接着，在将信号电荷传输到FJ11～FJ14前，需要使RS晶体管RS11～RS14截止，并使FJ11～FJ14为浮置状态。信号电荷使FJ11的电位变化，对其连结的驱动晶体管栅极D11、D12、D13、D14的电位进行调制。为了使输出电路OUT11、OUT12、OUT13、OUT14起作用，在地址布线ADD1上施加地址脉冲并使地址晶体管AD11、AD12、AD13、AD14导通。信号从信号线SIG1、SIG2、SIG3、SIG4输出。
下面参照图2来说明本发明的另一实施例。与图1相同的结构元件用相同的标号来表示。在图2中，在与一输出电路、例如属于OUT11的垂直方向上配置的四像素对应的光电二极管PD11、PD21、PD31、PD41中，在构成相邻的像素对的PD11、PD21间及PD31、PD41间，配置被连接到各自的光电二极管的读出栅极对TG11、TG21及TG31、TG41。而且，在构成读出栅极对的TG11、TG21间及TG31、TG41间分别配置浮动结FJ11、FJ11’。浮动结FJ11串联连接在TG11、TG21上。而浮动结FJ11’串联连接在TG31、TG41上。
接着，构成输出电路OUT11的驱动晶体管栅极D11及地址晶体管AD11配置在行(水平)方向上相邻的像素对即光电二极管PD21、PD31间。而构成输出电路OUT11的RS晶体管RS11配置在行(水平)方向上相邻的像素对即光电二极管PD41、PD51间。
这样的结构，对于其他输出电路OUT12、OUT13、…也是相同的。
这样，在该实施例中，构成输出电路的驱动晶体管D11及地址晶体管AD11、RS晶体管RS11被分成二维格子状配置的像素排列中的不同的两行来配置。即，构成这些输出电路的驱动晶体管被配置为，二维格子状配置的像素排列之中与读出栅极对TG11、TG21和TG31、TG41的行不同的两行。因此，在该实施例中，输出栅极对和构成输出电路的驱动晶体管交替配置在二维格子状配置的像素排列的各行间。
图3是表示由集成电路构成图2所示的CMOS图像传感器时的电路配置的平面图。在该图中与图2对应的部分用相同的标号表示。
如图所示，在二维格子状配置的多个光电二极管之中、第1行的光电二极管列PD11～PD14和第2行的光电二极管列PD21～PD24之间，栅极控制线TG1、TG2在行方向上平行布线，在这些栅极控制线TG1、TG2之间，浮动结FJ11～FJ14每列配置一个。再有，在该图中，将由栅极控制线TG1、TG2驱动的栅极对、例如TG11、TG21等省略。
此外，在第2行的光电二极管列PD21～PD24和第3行的光电二极管列PD31～PD34之间，构成输出电路的驱动晶体管D11及地址晶体管AD11每列排列一组。在第2行的光电二极管列PD21～PD24和第3行的光电二极管列PD31～PD34之间，地址布线ADD1和复位漏极电压RD在行方向上延长布线。
其次，在第3行的光电二极管列PD31～PD34和第4行的光电二极管列PD41～PD44之间，栅极控制线TG3、TG4在行方向上平行布线，在这些栅极控制线TG3、TG4之间，浮动结FJ11’～FJ14’每列配置一个。这里也将由栅极控制线TG3、TG4驱动的栅极对、例如TG31、TG41等省略。
而且，在第4行的光电二极管列PD41～PD44和第5行的光电二极管列PD51～PD54之间，构成输出电路的RS晶体管RS11每列排列一个。以下在列方向上重复这样的结构。
即，在该实施例的CMOS图像传感器中，二维格子状配置的多个光电二极管中，在列方向排列的像素间，由两个读出栅极和一个浮动结构成的读出部、由地址晶体管和驱动晶体管构成的放大器部、或由复位晶体管构成的复位部的任一个被依次重复配置。
这里，地址晶体管(例如AD11)和复位晶体管(例如RS11)的各栅电极从地址布线(例如ADD1)或复位布线(例如RS1)直接延长形成就可以。
上述读出部、放大器部或复位部的列方向的宽度可按大致相同的程度形成，并且行方向的它们的长度可以与光电二极管像素的水平方向的长度和水平方向的元件分离宽度之和相等或比其小。
此外，在该实施例中，水平方向的光电二极管间的元件分离区不是以往广泛采用的厚氧化膜的元件分离，而是由离子注入形成的杂质区就可以。再有，有关垂直方向的光电二极管间隙部，在配置了构成输出电路的地址晶体管(例如AD11)及复位晶体管(例如RS11)的各栅电极的间隙部中，采用以往广泛使用的厚氧化膜的元件分离，除此以外的间隙部、即有关配置了由两个读出栅极和一个浮动结构成的读出部的间隙部，由离子注入形成的杂质区形成就可以。
图6是表示光电二极管间的元件分离区的图，图6(A)是沿点划线A-A’剖断图3的布线图形的剖面图，图6(B)是沿点划线B-B’剖断图3的布线图形的剖面图。在这些图中，对与图3的结构元件对应的结构元件附加相同的标号。
在图6(A)中，光电二极管PD21、PD31间隙部中有输出电路的地址晶体管部分的漏区(图中RD)，在该漏区RD和光电二极管PD21、PD31间有元件分离区STI。STI是Shallow-Trench-Isolation的缩写，是在半导体衬底中挖掘沟状的孔，在其中插入氧化硅膜那样的绝缘物的元件分离结构。通常的半导体元件的元件分离方法，通过选择氧化来进行元件分离是众所周知的，但随着元件的微细，要求缩小元件分离宽度，此时基于STI方式的元件分离变为普通的。在图中，地址栅极布线ADD1和复位布线RS1用作晶体管的栅极，被施加高电位。因此，如果漏区和光电二极管间的元件分离区用薄氧化膜形成，则施加高电位时在元件分离区中形成沟道，积蓄在光电二极管中的信号电荷泄漏到被保持高电位的漏区，使饱和电荷量减少。因此，在输出电路和光电二极管间需要采用厚氧化膜的元件分离区。如果用厚氧化膜形成元件分离区，则地址栅极和复位栅极与衬底的静电容量减少，还具有提高高速驱动余裕的优点。但是，为了形成厚氧化膜而进行在衬底上掘孔的加工，因而在半导体衬底上会导入加工变形。在要求图像传感器那样的定时驱动的器件中，这种加工变形使图像质量大幅度地恶化。为了避免变形，通常在STI端部和光电二极管间开出缝隙，插入导电型与光电二极管相反的杂质，并努力使自光电二极管的耗尽层不延长到STI的加工变形区。
在该图中，在光电二极管PD11、PD21的间隙部、或光电二极管PD31、PD41的间隙部中，设置有形成读出栅极部的栅极布线TG1、TG2或TG3、TG4，分别与浮动结FJ11、FJ11’相对设置。TG1～TG4为读出部分，所以如图6(A)所示，在半导体衬底上间隔着薄氧化膜形成。
另一方面，如图6(B)所示，在水平方向的光电二极管间，例如光电二极管PD12、PD13或光电二极管PD13、PD14的间隙部中没有输出电路，所以这些光电二极管的横方向的元件分离不需要厚氧化膜，通过离子注入法来注入具有与光电二极管的导电型相反的导电型的杂质，形成元件分离区(Channel Stop)就可以。其理由在于，光电二极管的电位阱比输出电路的漏极电压低，只不过在元件分离区上不存在栅电极，在被厚绝缘膜隔开的部分形成信号布线(SIG3、SIG4)。用这种离子注入法形成的杂质区容易消除以热退火进行离子注入造成的损伤。因此，可以与光电二极管相邻形成，不需要在STI结构中必需的缝隙部分。由此，达到以往的0.6μm左右的元件分离宽度的一半0.3μm左右即可，所以能够提高横方向的集成度，在传感器整体的高集成化方面是有效的。
再有，该实施例的动作与图1所示的实施例大体上相同，所以省略其说明。
再有，上述说明是一个单元四个像素结构的实施例，但本发明即使是一个单元二个像素、一个单元六个像素、一个单元八个像素也同样能够实施。
图4表示一个单元八个像素结构的CMOS图像传感器的实施例。在该实施例中，对与图1的结构元件对应的元件附加相同的标号。在该实施例中，行方向(水平方向)和列方向(垂直方向)上以预定的重复间距Ph、Pv设置二维格子状配置的多个光电二极管PD11、PD12、…、PD21、PD22、…。在这样二维格子状配置的多个光电二极管中，在列(垂直)方向的像素对间隙部中配置多个输出电路OUT11～OUT14、…、OUT21～OUT24。这些输出电路与光电二极管同样地被二维格子状地排列，但其水平方向的间距与光电二极管的水平方向的间距Ph相同，而垂直方向的间距为光电二极管的垂直方向间距Pv的8倍长度、即8Pv。这样排列的各输出电路读出在列方向上排列的8个光电二极管中积蓄的信号电荷。输出电路OUT11～OUT14、OUT21～OUT24对于列方向排列的8个光电二极管各配置一个。即，输出电路OUT11～OUT14在二维格子状配置的光电二极管中，被配置在第4行和第5行的光电二极管排列之间。而输出电路OUT21～OUT24被配置在第12行和第13行的光电二极管排列之间。
各输出电路OUT11～OUT14、OUT21～OUT24读出在列方向上排列的8个光电二极管中积蓄的信号电荷。有关它的读出动作，由于与图1的情况相同，所以省略说明。
图5表示一个单元八个像素结构的CMOS图像传感器的另一实施例。在该实施例中，除了图4的CMOS图像传感器中的输出电路OUT11～OUT14、…、OUT21～OUT24的电路结构和配置有所不同以外，由于是大致相同的电路结构，所以对与图4的结构元件对应的结构元件附加相同的标号，并省略详细的说明。该实施例中的输出电路OUT11～OUT14、OUT21～OUT24的各电路结构具有与图2所示的实施例大致相同的结构。因此，在对应的结构元件上附加相同的标号，并同样省略详细的说明。
在该实施例中，输出电路OUT11～OUT13、…、OUT21～OUT23对于在列方向排列的8个光电二极管各配置一个。即，输出电路OUT11～OUT14在二维格子状配置的光电二极管中，被配置在第4行和第5行的光电二极管排列之间。而输出电路OUT21～OUT24被配置在第12行和第13行的光电二极管排列之间。
此外，构成各输出电路的驱动晶体管D11及地址晶体管AD11、RS晶体管RS11分为二维格子状配置的像素排列中的不同两行来配置。即，构成这些输出电路的驱动晶体管在二维格子状配置的像素排列中，被配置在与配置了读出栅极对TG11、TG21及TG31、TG41的行不同的两行上。因此，在该实施例中，读出栅极对和构成输出电路的驱动晶体管被交替配置在二维格子状配置的像素排列的各行间。有关它的读出动作，由于与图2的实施例的情况大致相同，所以省略说明。
在图2和图5的实施例中，复位漏极布线RD按每个像素列来形成，但水平方向上相邻的两条复位漏极布线RD也可以除去其中一条而共用剩余的布线。例如，也可以将图2的输出电路OUT11、OUT12的复位晶体管RS11、RS12的漏极共用地连接到一个复位漏极布线RD，由两个复位晶体管RS11、RS12共用一条复位漏极布线RD。这种情况下，通过将输出电路OUT11、OUT12的地址晶体管AD11、AD12的漏极同样连接到一个复位漏极布线(RD)，也可以由两个地址晶体管AD11、AD12来共用一条复位漏极布线RD。此时，例如图2的输出电路OUT11、OUT12的地址晶体管AD11、AD12、驱动晶体管D11、D12对于相互共用的漏极布线(RDO，被相互配置在线对象(镜反转)的位置上(未图示)。
在图1或图4所示的实施例中，输出电路在垂直方向上排列的像素(光电二极管)之间被插入在任意行，所以像素的垂直方向的间距不是始终固定。这种像素排列的不规则性可通过将用于提高各像素的聚光率而通常形成的微透镜位置稍稍错开配置，并错开构成像素的光电二极管所对应的开口部的聚光位置来进行修正。此外，通过位于微透镜和像素的光电二极管之间，形成用于进行光路变更的层内透镜，可进一步进行修正。
图7是表示使用了用于修正像素排列不规则性的微透镜和层内透镜的图像传感器的结构的局部剖面图。该图例如是包括了图1的输出电路OUT11及其列方向(垂直)的两侧光电二极管PD11、PD21、PD31、PD41的部分的剖面图。在半导体衬底11的表面，形成与像素对应的光电二极管PD11、PD21、PD31、PD41，在其上部设置遮光膜层12，遮光膜层12形成用于将光入射到各光电二极管的开口部12a。在该遮光膜层12的上部，形成被分别形成在与遮光膜层12的开口部12a对应的位置的层内透镜13。这种层内透镜13例如由折射率比抗蚀剂大的氮化膜形成。在该层内透镜13的上部，形成滤色层14。这种滤色层14是对每个像素例如选择可透射红、绿、蓝那样的光的波长的滤光器。在这种滤色层14的上面，与像素对应的微透镜15大致等间隔地排列。这种微透镜15例如由丙烯类树脂形成。
在这样构成的图像传感器中，将对应于像素设置的微透镜15大致等间隔排列。与此相对，层内透镜13在光电二极管上大致等间隔排列，而在输出电路OUT13上狭窄，因而通过层内透镜13来变更由微透镜15聚光的光的光路，导向在遮光膜层12中形成的开口部12a。由此，可以对像素排列的不规则性进行修正。
在本发明中，水平方向的结构元件是光电二极管和元件分离区，尽管布线通过元件分离区上，但可以用金属布线并且这些金属布线被用于光屏蔽。这里，金属布线例如是RD电源布线，也可以兼用光屏蔽膜。
此外，对于垂直方向的间距，如上述那样像素间隙部的结构可以由两个读出栅极和一个浮动结构成的读出部分、或地址晶体管和驱动晶体管构成的放大器部分、或复位晶体管构成的复位部分中的任一个构成，它们的宽度可以大致相同。这样的列(垂直)方向的像素间的间隙部的有效使用能够促进高集成化。特别是应用于数字照相机和带有照相机的携带电话机时，需要将多个像素正方格子状地配置。因此，像素的开口部的尺寸需要尽力等间隔。从这样的观点来看，上述本发明的实施例涉及的高集成化在像素单元的布局方面也是有利的。
而且，在水平方向上没有输出电路，所以水平方向的开口扩宽，开口为横长状。这种开口与CMOS区域传感器(area sensor)或CCD区域传感器的纵长状的像素开口相比，可以实现不易受到黑斑影响的传感器。此外，采用离子注入的元件分离形成方法，如用CCD区域传感器证实的那样，与用厚氧化膜形成相比，可以抑制在半导体中产生结晶缺陷，可以抑制结泄漏引起的损伤，可以期待提高图像质量。
图2所示的本发明的实施例中，在列(垂直)方向的像素间，沿着水平方向分别布线两条读出栅极布线(例如TG1、TG2)、或一条RS布线(RS)，或一条地址布线(ADD)。例如，一对读出栅极TG1、TG2的源极部连接到光电二极管PD11、PD12，它们的漏极与FJ11共用，所以栅极布线即使为两条也不需要将列(垂直)方向的像素间扩大。另一方面，在RS晶体管RS11部，源极是连结到浮动结FJ11、FJ11’的扩散层部分(未图示)，漏极是与RD布线(RD)连结的漏极部(未图示)，需要将这些部分形成在像素间。因此，由于用一条布线就可以，所以同样不需要将列(垂直)方向的像素间扩大。同样地，即使是将地址晶体管AD11部、驱动晶体管D11形成在光电二极管像素间PD21、PD31上的情况，由于仅通过地址布线就可以，所以同样不需要将列(垂直)方向的像素间扩大。
在上述本发明的实施例的说明中，作为输出电路，说明了由驱动晶体管、地址晶体管、复位晶体管三个晶体管构成的例子，但本发明例如也可以利用在‘视频信息介质学会技术报告(映像情報メディァ学会技術報告)Vol.28、No.23、P.35～38、2004年3月’中公知的通过改变复位漏极电位省略地址晶体管的输出电路。
权利要求
1.一种CMOS图像传感器，其特征在于包括多个光电变换元件，由多个行和列组成，排列成格子状；多个浮动结，被排列在这些光电变换元件中排列成相邻两行的光电变换元件间，被连接成传输它们的输出信号；输出电路，被连接到这些多个浮动结之中列方向上相邻的多个浮动结上，共同读出被传输到这些浮动结中的所述光电变换元件的输出信号；以及输出信号线，被布线在所述各列上，以便被供给所述输出电路的输出；所述输出电路配置在所述列方向上相邻的光电变换元件对之间。
2.如权利要求1所述的CMOS图像传感器，其特征在于，所述多对光电变换元件通过传输栅极晶体管分别连接到所述多个浮动结，所述输出电路包括串联连接在输出信号线和复位漏极之间的驱动晶体管及地址晶体管、以及连接在所述浮动结和所述复位漏极之间的复位晶体管，所述驱动晶体管和地址晶体管及所述复位晶体管，分散配置在列方向上相邻的光电变换元件对的多个间隙部。
3.如权利要求2所述的CMOS图像传感器，其特征在于，在所述第1和第2光电变换元件对中设置的传输栅极晶体管，通过所述行方向上布线的栅极布线而被传输控制。
4.如权利要求3所述的CMOS图像传感器，其特征在于，地址布线与所述行方向上排列的驱动晶体管和地址晶体管相邻并形成在行方向上，此外，复位布线与所述复位晶体管相邻并形成在行方向上。
5.如权利要求4所述的CMOS图像传感器，其特征在于，所述复位晶体管连接到与每个所述行或列对应布线的多条复位漏极电压线之一，所述驱动晶体管连接到与所述各列对应布线的多条信号输出线之一。
6.如权利要求5所述的CMOS图像传感器，其特征在于，所述复位晶体管的栅电极连接到布线在每个所述行上的多条复位线之一，所述地址晶体管的栅电极连接到布线在每个所述行上的多条地址线之
7.如权利要求6所述的CMOS图像传感器，其特征在于，所述地址晶体管和所述驱动晶体管串联连接在所述复位漏极电压线和所述信号输出线之间。
8.如权利要求7所述的CMOS图像传感器，其特征在于，所述多个光电变换元件分别为光电二极管。
9.如权利要求8所述的CMOS图像传感器，其特征在于，所述各输出电路为了读出所述列方向上排列的多个光电二极管中积蓄的信号电荷而被共用。
10.如权利要求9所述的CMOS图像传感器，其特征在于，所述行方向上排列的光电变换元件间的元件分离，通过由离子注入形成的杂质区来进行。
11.如权利要求10所述的CMOS图像传感器，其特征在于，在形成所述浮动结的列方向上排列的光电变换元件间的元件分离，通过由离子注入形成的杂质区来进行。
12.如权利要求1所述的CMOS图像传感器，其特征在于，所述多对光电变换元件通过传输栅极晶体管分别连接到所述多个浮动结，所述输出电路包括串联连接在输出信号线和复位漏极之间的驱动晶体管和地址晶体管、以及连接在所述浮动结和所述复位漏极之间的复位晶体管，所述驱动晶体管和地址晶体管及所述复位晶体管配置在列方向上相邻的一对光电变换元件对的间隙部。
13.如权利要求12所述的CMOS图像传感器，其特征在于，在所述第1和第2光电变换元件对中设置的传输栅极晶体管，通过所述行方向上布线的栅极布线进行传输控制。
14.如权利要求13所述的CMOS图像传感器，其特征在于，地址布线与所述行方向上排列的驱动晶体管和地址晶体管相邻并形成在行方向上，此外，复位布线与所述复位晶体管相邻并形成在行方向上。
15.如权利要求14所述的CMOS图像传感器，其特征在于，所述复位晶体管连接到与每个所述行或列对应布线的多条复位漏极电压线之一，所述驱动晶体管连接到与所述各列对应布线的多条信号输出线之一。
16.如权利要求15所述的CMOS图像传感器，其特征在于，所述复位晶体管的栅电极连接到每个所述行上布线的多条复位线之一，所述地址晶体管的栅电极连接到每个所述行上布线的多条地址线之一。
17.如权利要求16所述的CMOS图像传感器，其特征在于，所述地址晶体管和所述驱动晶体管串联连接在所述复位漏极电压线和所述信号输出线之间。
18.如权利要求17所述的CMOS图像传感器，其特征在于，所述多个光电变换元件分别是光电二极管。
19.如权利要求18所述的CMOS图像传感器，其特征在于，所述输出电路配置在列方向上相邻的光电二极管之间。
20.如权利要求19所述的CMOS图像传感器，其特征在于，用微透镜和层内透镜来修正所述像素排列的不规则性。
全文摘要
本发明提供一种CMOS图像传感器，具有在垂直方向和水平方向上以预定间距二维配置的多个像素PD、以及读出来自该像素PD的输出信号的多个输出电路OUT，这些输出电路OUT配置在列(垂直)方向上排列的PD像素对间。各输出电路OUT将列方向上排列的多个像素PD组成的像素的积蓄信号共同读出并输出到信号输出线。通过这样的结构，可以提高二维格子状地排列的像素的水平方向的集成度。
文档编号H04N5/369GK1731585SQ20051009105
公开日2006年2月8日 申请日期2005年8月5日 优先权日2004年8月5日
发明者关根弘一 申请人:株式会社东芝