专利名称：用于通信系统中的消息时序的扩频时钟和方法
技术领域：
本发明大体涉及在通信系统中的消息时序，以及更具体地涉及用 于维持在通信系统中的恒定消息时间的方法和时序电路。
背景技术：
串行通信系统通常容易实现并且由此被普遍用于多种应用。串行 通信系统的一个实例是诸如经由两线式总线而与一个或多个从装置串
联耦合的主控制单元(MCU) 。 MCU向从装置提供电源并且还经由两 线式总线与从装置进行通信。在一个实例中，MCU和从装置连续地在 两个相位中交互。在第一相位期间，MCU向所有从装置提供电源。在 第二相位期间，MCU与从装置之一进行通信。典型地，MCU使用基 于电压的信号进行通信，而从装置使用基于电流的信号进行响应。
串行通信系统的一个特定应用是汽车中的安全气囊展开系统。在 安全气囊展开系统中，主汽缸控制单元与围绕车辆布置的多个加速计 传感器串联连接(例如，经由两线式总线)。每个传感器通常是低功 率装置，并且典型地，总线由主汽缸控制单元供电。不管沿着两线式 总线提供的相对较低的功率，就在主汽缸控制单元和传感器之间的通 信来说所关心的一个方面是维持足够的信噪比。
除了来自驻留在车辆中的其他设备的电磁辐射之外，诸如来自两 线式总线的电磁辐射的干扰可能降低信噪比，并由此设计需要考虑的 是使由两线式总线辐射的能量的总量最小化。串行通信系统包括时钟 电路以维持串行数据的同步，并且该时钟电路可能生成干扰。该时钟 电路包括典型地产生梯形脉冲的驱动器。这些梯形脉冲一般在基频的 谐波处产生脉冲形频谱分量(例如，串行数据的比特率)，并且这些频谱分量的较大振幅可以降低信噪比。
除了屏蔽两线式总线之外，已经使用低辐射信令方法和数据白化 来减少由两线式总线辐射的能量的总量。低辐射信令方法包括电流模 式信令而不是电压模式信令、利用绞合线的环路消除以及差分信令。 数据白化表示处理数据内容以使得0和1的出现随机化，并表现出与 白噪声的相似。这两种方法可能都需要另外的复杂电路来实现。
因此，期望用于随机化通信系统中的数据率的方法，该方法减少 对于通信系统的干扰。此外，期望用于调节通信系统中的数据率的电 路，该电路减少对于通信系统的干扰。此外，结合附图以及本发明的 该背景说明，本发明的其他期望特征和特性从本发明的下面详细描述 和所附权利要求将是显而易见的。
下面将结合以下附图来描述本发明，其中，相同参考数字表示相 同元件，以及
图1是基于扩频总线的通信系统的示意图2是图l所示的时序电路的示意图3是二进制序列的示例性实施例的示意图；以及
图4是用于传送二进制消息的方法的流程图。
具体实施例方式
本发明的以下详细描述实际上仅仅是示例性的而不意图限制本发 明或本发明的应用和使用。此外，不意图受到本发明的前述背景或以 下详细描述中提出的理论的限制。
参考附图，图1是基于扩频总线的通信系统10的示意图。基于扩频总线的通信系统IO包括主控制单元(MCU) 12 (例如，主汽缸控制 单元)、具有耦合到MCU 12的第一输入的驱动器14、耦合到驱动器14的第二输入的时序电路16、以及经由通信总线22(例如，绞合线对) 耦合到驱动器14的输出的一个或多个从装置18、 20。基于扩频总线的 通信系统10经由通信总线22提供在MCU12到从装置18、 20之间的 通信，该通信总线22非常适用于在多种汽车控制系统以及其他控制系 统中实现。虽然其他装置可以与从装置18、 20耦合从而与MCU12进 行通信，但是从装置18、 20的每一个可以分别地与传感器24、 26 (例 如，用于车辆的撞击传感器)耦合。MCU 12经由通信总线22与从装 置18、 20通信并向其提供电源。在通信阶段期间，在MCU12与从装 置18、 20之间传送二进制消息。时序电路16调制二进制序列以在驱 动器14的输出处传送的信号中产生二进制消息。从装置18、 20从该 信号中提取二进制消息，并将该二进制消息的内容传送给传感器24、 26。虽然参考基于扩频总线的通信系统IO描述了时序电路16，但是时 序电路16可以与使用脉宽调制通信的多种通信系统一起实现。
图2是图l所示的时序电路16的示例性实施例的示意图。时序电 路16包括二进制序列发生器30，具有配置为接收时钟信号的输入； 数模转换器(DAC) 32，具有输出以及具有耦合到二进制序列发生器 30的输出的输入；以及压控振荡器(VCO) 34，具有耦合到DAC 32 的输出的输入、耦合到二进制序列发生器30的第一输出、以及配置为 与多种串行通信装置耦合的第二输出，诸如经由通信总线22与从装置 18、 20耦合，如图1所示。时序电路16在VC0 34的第二输出处产生 信号，携载二进制消息。在示例性实施例中，时序电路16与中央通信 控制单元(例如图1所示的MCU 12)合并，该中央通信控制单元向其 他装置(例如图l所示的从装置18、 20)供电并且与之进行通信。
图3是用于利用图1所示的时序电路16进行调制的二进制序列 40的示例性实施例的示意图。二进制序列40包括比特的序列(例如 Bl、 B2、 ...、 B12),并且每个比特具有时间周期(例如T1、 T2、...、 T12)。虽然二进制序列40被描述为十二 (12)个比特和十二 (12) 个对应的时间周期，但二进制序列40也可以具有任意偶数个比特以及偶数个对应的时间周期。二进制序列40包含用于与从装置通信的数据。
例如，二进制序列40可以包含来自图1所示的MCU12的命令，从而 由图1所示的从装置18、 20进行提取。
参考图2和3， 二进制序列发生器30 (例如伪随机二进制序列发 生器)随机地生成用于二进制序列40的每个比特的时间周期，以产生 调制后的二进制序列。在示例性实施例中，二进制序列40具有总时间 周期或信号周期，其由循环通信相位(例如，在图1所示的MCU 12 与从装置18、 20之间)预先确定。该总时间周期被保持在调制后的二 进制序列中，用于利用通信系统10 (图1)的部件来恢复相对稳定的 时钟频率。为了解释的便利，将二进制序列40划分为第一半(例如， 低字节)和第二半(例如，高字节)。二进制序列发生器30随机地生 成用于二进制序列40的第一半中的每个比特的时间周期，以及这些时 间周期的每一个都小于二进制序列40的总时间周期。在示例性实施例 中，二进制序列发生器30随机地生成用于二进制序列40的第一半中 的每个比特的独立二进制序列，该独立二进制序列具有与之相关联的 预定值。虽然在第一半的内容中描述了时间周期的随机生成，二进制 序列发生器30也可以随机地生成用于在二进制序列40的第一多个比 特中的每个比特的时间周期，而不管该每个比特在二进制序列40中的 第一多个中的位置。在这种情况下，二进制序列40被分组为第一多个 比特和第二多个比特，该第二多个比特具有与第一多个比特相同的比 特数，同时还占用在二进制序列40中的不同位置。
在建立用于二进制序列40的第一半或第一多个比特中的比特的 时间周期之后，然后，二进制序列发生器30生成用于在二进制序列40 的第二半中的每个比特的时间周期，以致于在二进制序列40的第一半 中的每个时间周期由用于在二进制序列40的第二半中的不同比特的时 间周期进行补偿。例如，二进制序列发生器30随机地生成用于二进制 序列40的第一半的时间周期(Tl、 T2、…、T6)，然后，选择用于二 进制序列40的第二半的时间周期(T7、 T8、 ...、 T12)，使得Tl+T7 = T2+T8 - T3+T9 = T4+T10 = T5+T11 = T6+T12 =预定恒定的时间周 期。虽然二进制序列40的第一半的时间周期被描述为顺序地补偿二进 制序列40的第二半的时间周期，但也可以使用用于补偿二进制序列40 的第二半的时间周期的多种序列(例如，更随机的序列)，同时维持 所补偿的时间周期的关系(例如，用于二进制序列40的第一半中的比 特的时间周期与在二进制序列40的第二半中的补偿比特的时间周期的 总和保持预定常数)。
在可选择实施例中，二进制序列发生器30随机地生成用于二进制 序列40的第一半中的每个比特的比特率，然后生成用于二进制序列40 的第二半中的每个比特的比特率，使得二进制序列40的第一半中的每 个比特率由二进制序列40的第二半中的比特率来补偿。当补偿二进制 序列40的第一半中的每个比特时，二进制序列发生器30将(例如， 用于二进制序列40的第一半中的比特连同用于二进制序列40的第二 半中的补偿比特的)比特率的总和保持为预定常数(例如，预定常数 时间周期的倒数)。
DAC 32将由二进制序列发生器30生成的每个二进制序列的值转 换为电压。在示例性实施例中，DAC32具有用于将每个二进制序列的 值转换为预定电压的转换功能。VCO 34经由第一输出而输出时钟信 号，并且经由第二输出而输出调制信号。调制信号具有随着从DAC32 接收的电压而线性变化的周期。在驱动器14 (图1)处将调制信号与 通信信号相结合，以产生调制后的通信信号，诸如脉宽调制(PWM) 信号。例如，VC0 34生成方波时钟信号，该方波时钟信号是基于来自 DAC32的电压的PWM。对于PWM总线编码规范，VC0 34输出具有 三分之二(2/3)占空比脉冲的逻辑1信号，以及输出具有三分之一(1/3) 占空比脉冲的逻辑O信号。
图4是用于传送二进制消息(例如PWM消息)的方法的流程图。 该方法在100开始。参考图2和4，在步骤105， 二进制序列发生器30生成用于PWM消息的第一半中的每个比特的随机比特率。可选择地，
二进制序列发生器30生成用于PWM消息的第一半中的每个比特的随 机时间周期。PWM消息具有总时间周期，并且二进制序列发生器30 生成随机时间周期，使得所生成的时间周期的每一个都小于总时间周 期。在示例性实施例中，二进制序列发生器30随机地生成用于PWM 消息的第一半中的每个比特的二进制序列。每个随机生成的二进制序 列表示值。
然后，在步骤110， 二进制序列发生器30选择用于PWM消息的 第二半中的每个比特的比特率或时间周期。在PWM消息的第二半中的 每个比特率或时间周期补偿在PWM消息的第一半中的不同比特率或 时间周期。在一个示例性实施例中，二进制序列发生器30以在PWM 消息的第二半中的比特序列的顺序，选择用于PWM消息的第二半中的 每个比特的补偿比特率或时间周期。在另一示例性实施例中，二进制 序列发生器30选择在PWM消息的第二半中的补偿比特率，使得补偿 的比特率或补偿的时间周期的每对的总和基本上等于预定常数。
VCO 34在步骤115传送具有PWM消息的信号。该信号具有随着 PWM消息的比特率或时间周期变化的数据率。在一个示例性实施例 中，DAC 32将用于PWM消息中的每个比特的二进制序列的值转换为 电压，以及VC0 34传送具有随着来自DAC32的电压而线性变化的周 期的信号。
通过随机地生成用于在二进制消息中的连续比特的比特率，将二 进制消息的频谱在较大的带宽上展开，并通常减少了对通信总线附近 操作的无线电设备的干扰，由此时序电路16 (图2)提供理想地适用 于基于脉宽调制的通信系统的低功率和低辐射数据通信。另外，由时 序电路16 (图2)产生的二进制消息具有相对稳定的时间基准(time reference)，以使得二进制消息的消息时间的检测提供用于信号采样的 稳时序钟信号。
在示例性实施例中，提供用于传送二进制信号的方法。该方法包 括以下步骤生成用于在二进制信号中的第一多个比特中的每个比特 的随机比特周期；利用在二进制消息中的第二多个比特中的不同比特 周期，来补偿在二进制信号中的第一多个比特的每个比特周期，以产 生补偿对；以及传送具有随着二进制信号的比特周期而变化的数据率 的二进制信号。每个补偿对具有基本上等于预定周期的总周期。在二 进制信号中的第一多个比特是具有顺序的二进制信号的第一半，并且 补偿步骤包括基于二进制信号的第一半的顺序，利用二进制信号的 第一半的比特周期来补偿该二进制信号的第二半的比特周期。该二进 制信号具有信号周期，并且用于在二进制信号中的第一多个比特中的 每个比特的比特周期小于信号周期。生成步骤包括随机地生成用于在 二进制信号中的第一多个比特中的每个比特的二进制序列，该二进制 序列表示值。用于传送二进制信号的方法可以进一步包括将二进制序 列的值转换为电压的步骤，以及传送步骤可以包括传送具有随着该电 压线性变化的周期的二进制信号。
在另一示例性实施例中，提供用于传送消息信号的方法。该方法 包括以下步骤生成用于消息信号的第一半中的每个比特的随机比特 率；选择用于消息信号的第二半中的每个比特的比特率；以及传送具
有该消息信号以及具有随着消息信号的比特率而变化的数据率的信 号。在消息信号的第二半中的每个比特率补偿在消息信号的第一半中
的不同比特率。该消息信号包括脉宽调制(PWM)消息。生成步骤包 括随机地生成二进制序列，并且该二进制序列表示值。该方法可以进 一步包括步骤将二进制序列转换为电压，以及产生具有随着该电压 而线性变化的周期的信号。消息信号的第一半具有顺序，并且选择步 骤包括基于消息信号的第一半的顺序，利用消息信号的第一半的比 特率，来选择消息信号的第二半的比特率。PWM消息具有消息时间周 期，并且生成步骤包括随机地生成用于PWM消息的第一半中的每个比 特的时间周期，用于PWM消息的第一半中的每个比特的时间周期小于消息时间周期。PWM消息的第二半中的每个比特具有时间周期，并且 比特率选择步骤包括将PWM消息的第一半中的每个比特与该PWM 消息的第二半中的不同比特配对，以产生多个成对比特，每个成对比 特的时间周期的总和为常数。
在又一示例性实施例中，提供用于调制具有信号周期的二进制信 号的数据率的时序设备。该时序设备包括二进制序列发生器，配置 为随机地生成表示值的二进制序列，用于调制在二进制信号中的每个 比特的比特率，同时维持信号周期；数模转换器(DAC)，具有耦合 到二进制序列发生器的输入并具有输出；以及压控振荡器(VCO)， 具有耦合封DAC的输出的输入。该DAC被配置为响应于二进制序列 的值来产生电压。VCO被配置为产生具有随着电压而线性变化的周期 的调制后的二进制信号。二进制序列发生器包括配置为随机地生成二 进制序列的伪随机二进制序列发生器。该伪随机二进制序列发生器被 配置为随机地生成用于二进制信号中的第一多个比特的每个比特的二 进制序列，该二进制序列的每一个表示随机比特率。该伪随机二进制 序列发生器被进一步配置为选择用于二进制信号中的第二多个比特的 每个比特的比特率，在第二多个比特中的每个比特率补偿在第一多个 比特中的不同比特率。二进制序列发生器包括伪随机二进制序列发生 器，其被配置为随机地生成用于在二进制信号中的第一多个比特的每 个比特的比特序列，比特序列的每一个表示随机时间周期。伪随机二 进制序列发生器被进一步配置为选择用于在二进制信号中的第二多个 比特的每个比特的比特周期，以产生多个对，第一多个比特的每个比 特周期补偿第二多个比特的不同比特周期，以产生预定总周期。在第 一多个比特中的每个比特周期小于预定总周期。第一多个比特是具有 顺序的二进制信号的第一半，而第二多个比特是该二进制信号的第二 半，并且伪随机二进制序列发生器被进一步配置为基于该顺序而顺序 地选择用于第二半中的每个比特的比特周期。
虽然在之前的详细描述中已经呈现了至少一个示例性实施例，但
是应该知道，存在很多的变体。还应该知道，示例性实施例或多个示 例性实施例仅仅是例子，并不意图以任何方式限制本发明的范围、适 用性或配置。而是，前面的详细描述将向本领域技术人员提供用于实现示例性实施例或多个示例性实施例的便利的路线图(roadmap)。应 理解，可以在不偏离如所附权利要求及其合法等效中阐述的本发明的 范围的情况下，在要素的功能和布置中可以进行多种改变。
权利要求
1.一种传送二进制信号的方法，所述方法包括步骤生成(105)用于在所述二进制信号中的第一多个比特的每个比特的随机比特周期；利用在所述二进制信号中的第二多个比特中的不同比特周期来补偿在所述二进制信号中的所述第一多个比特的每个比特周期，以产生补偿对，每个所述补偿对具有基本上等于预定周期的总周期；以及传送(115)具有随着所述二进制信号的比特周期而变化的数据率的所述二进制信号。
2. 根据权利要求l所述的用于传送二进制信号的方法，其中，所述第一多个比特是具有顺序的所述二进制信号的第一半，其中，所述第二多个比特是所述二进制信号的第二半，并且其中，所述补偿步骤 包括基于所述二进制信号的所述第一半的所述顺序，利用所述二进制信号的所述第一半的所述比特周期来补偿所述二进制信号的所述第二半的所述比特周期。
3. 根据权利要求l所述的用于传送二进制信号的方法，其中，所述二进制信号具有信号周期，并且其中用于所述第一多个比特的每个比特的所述比特周期小于所述信号周期。
4. 根据权利要求l所述的用于传送二进制信号的方法，其中，所述生成步骤包括随机地生成用于所述第一多个比特中的每个比特的二进制序列，所述二进制序列表示值。
5. 根据权利要求4所述的用于传送二进制信号的方法，进一步包括将所述二进制序列的值转换为电压的步骤，并且其中，所述传送步骤包括传送具有随着所述电压线性变化的周期的所述二进制信号。
6. 根据权利要求l所述的用于传送二进制信号的方法，其中，所 述传送步骤包括将所述二进制信号从主汽缸控制单元传送到至少一个 从装置。
7. 根据权利要求l所述的用于传送二进制信号的方法，其中，所 述传送步骤包括沿着汽车通信总线传送所述二进制信号。
8. —种用于传送消息信号的方法，所述方法包括步骤生成(105)用于所述消息信号的第一半中的每个比特的随机比特率；选择(110)用于所述消息信号的第二半中的每个比特的比特率，所述消息信号的所述第二半的所述每个比特率补偿在所述消息信号的所述第一半中的不同比特率；以及传送(115)具有所述消息信号的信号，所述信号具有随着所述消 息信号的所述比特率而变化的数据率。
9. 根据权利要求8所述的方法，其中，所述消息信号包括脉宽调 制(PWM)消息。
10. 根据权利要求8所述的方法，其中，所述生成步骤包括随机 地生成用于所述消息信号的所述第一半中的每个比特的二进制序列， 所述二进制序列表示值。
11. 根据权利要求IO所述的方法，进一步包括步骤 将所述二进制序列转换为电压；以及 产生具有随着所述电压线性变化的周期的所述信号。
12. 根据权利要求8所述的方法，其中，所述消息信号的所述第 一半具有顺序，并且其中，所述选择步骤包括基于所述消息信号的 所述第一半的所述顺序，利用所述消息信号的所述第一半的所述比特率，来选择所述消息信号的所述第二半的所述比特率。
13. 根据权利要求9所述的方法，其中，所述PWM消息具有消息时间周期，其中，所述生成步骤包括随机地生成用于所述PWM消息的所述第一半中的每个比特的时间周期，用于所述PWM消息的所述第一半中的每个比特的时间周期小于所述消息时间周期，其中，所述PWM 消息的所述第二半中的每个比特具有时间周期，以及其中，所述比特率选择步骤包括将所述PWM消息的所述第一半中的每个比特与所述PWM消息的所述第二半中的不同比特进行配对，以产生多个成对比 特，每对所述成对比特的所述时间周期的和保持不变。
14. 一种用于调制具有信号周期的二进制信号的数据率的时序设备，所述时序设备包括二进制序列发生器(30)，配置为随机地生成表示值的二进制序列，用于调制所述二进制信号中的每个比特的比特率，同时维持所述信号周期；数模转换器(DAC) (32)，具有耦合到所述二进制序列发生器的输入并且具有输出，所述DAC响应于所述二进制序列的所述值来产生电压；以及压控振荡器(VCO) (34)，具有耦合到所述DAC的所述输出的输入，所述VCO被配置为产生具有随着所述电压线性变化的周期的调制后的二进制信号。
15. 根据权利要求14所述的设备，其中，所述二进制序列发生器包括配置为随机地生成所述二进制序列的伪随机二进制序列发生器。
16. 根据权利要求15所述的设备，其中，所述伪随机二进制序列发生器被配置为随机地生成用于所述二进制信号中的第一多个比特的每个比特的二进制序列，所述二进制序列的每一个表示随机比特率。
17. 根据权利要求16所述的设备，其中，所述伪随机二进制序列发生器进一步被配置为选择用于所述二进制信号中的第二多个比特的 每个比特的比特率，在所述第二多个比特中的所述比特率的每一个补 偿在所述第一多个比特中的不同比特率。
18. 根据权利要求14所述的设备，其中，所述二进制序列发生器包括伪随机二进制序列发生器，其被配置为随机地生成用于所述二进制信号中的第一多个比特的每个比特的二进制序列，所述二进制序列 的每一个表示随机时间周期。
19. 根据权利要求18所述的设备，其中，所述伪随机二进制序列 发生器进一步被配置为选择用于所述二进制信号的第二多个比特中的 每个比特的比特周期以产生多个对，所述第一多个比特的每个比特周 期补偿所述第二多个比特的不同比特周期，以产生预定的总周期。
20. 根据权利要求19所述的设备，其中，所述第一多个比特是具 有顺序的所述二进制信号的第一半，而所述第二多个比特是所述二进 制信号的第二半，并且其中，所述伪随机二进制序列发生器进一步被 配置为基于所述顺序来顺序地选择用于所述第二半中的每个比特的所 述比特周期。
全文摘要
提供用于调制时钟信号的数据率的方法和设备。提供传送二进制信号的方法，包括步骤生成(105)用于二进制信号的第一多个位的每个位的位周期；利用二进制信号中的第二多个位中的不同位周期，来补偿二进制信号中的第一多个位的每个位周期，以生成补偿对；以及传送(115)具有随着该二进制信号的位周期变化的数据率的二进制信号。每对补偿对具有基本上等于预定周期的总周期。用于调制二进制信号的数据率的时序设备包括二进制序列发生器(30)，配置为随机地生成表示值的二进制序列，用于调制二进制信号中的每个位的位率，同时维持该二进制信号的信号周期；数模转换器(DAC)(32)，具有耦合到二进制序列发生器的输入并且具有输出；以及压控振荡器(VCO)(34)，具有耦合到DAC的输出的输入。DAC被配置为响应于该二进制序列的值来产生电压。VCO被配置为产生具有随着该电压而线性变化的周期的调制后的二进制信号。
文档编号H04B14/02GK101204029SQ200580050162
公开日2008年6月18日 申请日期2005年6月15日 优先权日2005年6月15日
发明者利维乌·基亚布鲁, 罗伯特·狄克逊 申请人:飞思卡尔半导体公司