专利名称：一种物理层芯片、传输信号的方法及交换机的制作方法
技术领域：
本发明涉及物理层芯片技术领域，尤其涉一种物理层芯片、传输信号的方法及交换机。
背景技术：
现在市场上的以太网媒体接入控制(MAC)芯片和物理层(PHY)芯片的规格有10/100M自适应、1GE(即传输速率为1G比特的GE接口)、2.5GE(即传输速率为2.5G比特的GE接口)和10GE(即传输速率为10G比特的GE接口)等。通常，根据对外GE接口的类型，PHY芯片大致可分为光口PHY芯片，电口PHY芯片和无线口PHY芯片几种。从目前实际应用情况看，光口PHY芯片的主要功能是完成物理层的编码，如8b/10b转换，填充，定界等功能，当然这些功能全部或者部分可集成在MAC芯片内完成，即从MAC芯片出来的数据已全部或者部分完成了上述工作。
图1所示为现有的经由PHY芯片传输信号的示意图。在图1所示示意图中，对于电口的PHY芯片来说，如果PHY芯片的物理层编码功能已被集成到MAC芯片内，则当PHY芯片接收到来自MAC芯片的信号后，PHY芯片只需要对当前的数字信号做模拟处理后直接传给光口模块；对于光口PHY芯片来说，当PHY芯片的功能被全部集成到MAC芯片内，则MAC芯片的输出可直接与光口模块的数字接口相连，从而可省去PHY芯片。但一般情况下为了给用户更多的可选择性，考虑到电口与光口的不同，现有技术通常保留PHY芯片。参见图1，在光口的情况下，由于PHY芯片只做透传或只做物理层编解码的处理，因而该芯片两侧的数字接口的速度必须是对应匹配的。
以太网目前的标准传输速率是10M/100M/1G/10G，其中100M/1G/10G都可以采用光口模块，速率等级刚好是10倍。但在实际组网过程中，并不是所有链路或者出口都刚好是这样的标准速率等级。比如说，在弹性智能架构的应用中，可能需要将在两个交换机之间建立一条2G或者4G等非标准速率等级的链路，此时一般有两种选择，一种是进行链路聚合；另一种是用一个10G的链路；链路聚合对于两端的交换机来说，要利用到四个光口，成本较高，而相对于10G的情况浪费了两个光口，且需要多用一根光纤，方案的复杂度增加，可靠性自然降低。而用一个10G的链路，则成本相当高昂，目前10G的光口模块的成本大概是1G光口模块的7倍-10倍。这种非标准的速率等级应用情况还有很多，例如宽带接入应用的情况，一个小区的出口带宽可能就是非标准的2G或者4G等。因此，成本和可靠性俱优的解决方案是现有技术面临的问题。而目前光传输网络(SDH)在实际应用中被大量使用，且已经存在较为成熟的产业链，因而在实际市场中，以太网的1GE光口模块与SDH的2.5GE光口模块的价格基本是一样的，那么，如何借助市场优势，应用一个较大速率的光口模块取代两个或两个以上较小速率的光口模块，从而减少设备成本，降低设备实现的复杂度，是个有待解决的问题。
从另外一个角度来看，以小区出口，或者企业出口的应用为例，将10个GE通道的业务交换到一个10G通道上固然具有设计简单，可靠性好，成本也低的优点，但这种情况对于多个通道的用户来说其服务质量(Qos)并无法得到很好的保证，如果每个用户都有自己的独立通道，则Qos可以较好地解决，但是这用情况下，却需要更多的出口光口模块，更多的光纤，导致组网复杂度上升，可靠性下降，因此如何更合理地解决Qos和网络可靠性之间的矛盾也是现有技术面临的问题。
发明内容
有鉴于此，本发明的一个目的在于提供一种物理层芯片，本发明的另一个目的是提供两种以太网物理层传输信号的方法，本发明的再一个目的是提供一种交换机，使得一个较大速率的光口模块能够取代两个或两个以上较小速率的光口模块，从而减少物理层芯片的成本和组网的复杂度，或者在可接受的成本内解决组网复杂度和Qos的问题。
为达到上述目的，本发明的技术方案是这样实现的一种物理层芯片，用于在MAC芯片和光口模块之间传递信号，包括MAC侧低速接口和光口模块侧高速接口，该物理层芯片还包括转换单元，所述转换单元，用于将通过MAC侧低速接口接收的来自MAC层的M路低速信号复用为N路高速信号，确定该N路信号所对应的光口模块侧高速接口，并将该N路高速信号传递给相应的光口模块侧高速接口；或者，用于将通过光口模块侧高速接口接收的来自光口模块的N路高速信号解复用为M路低速信号，确定该M路信号所对应的MAC侧低速接口，并将该M路低速信号传递给相应的MAC侧低速接口；所述M大于N。
较佳地，所述转换单元包括至少一个复用解复用单元，所述复用解复用单元，用于接收来自低速接口的已经过接口化处理后的信号，将其复用为高速信号后，确定并传送给高速信号所对应的高速接口；或者，用于将接收到的已经过接口化处理的高速信号解复用为多路低速信号后，确定并传送给该多路低速信号分别所对应的低速接口。
较佳地，所述转换单元中进一步包括物理层编解码单元，该物理层编解码单元用于对接收到的来自低速接口的已经过接口化处理后的多路低速信号进行物理层编码处理，将处理后的信号传送给复用解复用单元，或者，用于将来自复用解复用单元的信号进行物理层解码处理后传送给低速接口。
较佳地，所述转换单元中进一步包括物理层编解码单元，该物理层编解码单元用于对接收到的来自高速接口的已经过接口化处理后的高速信号进行物理层编码处理，将处理后的信号传送给复用解复用单元，或者，用于将来自复用解复用单元的信号进行物理层解码处理后传送给高速接口。
较佳地，所述转换单元内进一步包括速率匹配单元，该速率匹配单元确定待复用各路信号的时钟是否同步，如同步，通知复用解复用单元执行复用操作，否则根据时钟差异做速率匹配后，再通知复用解复用单元执行复用操作；或者，该速率匹配单元确定解复用信号后所对应的各路信号的时钟是否同步，如同步，通知复用解复用单元执行解复用操作，否则根据时钟差异做速率匹配后，再通知复用解复用单元执行解复用操作。
较佳地，所述光口模块为非以太网标准光口模块。
一种以太网物理层传输信号的方法，包括以下步骤接收来自MAC层的M路低速信号，将该M路低速信号复用为N路高速信号，之后，确定该N路高速信号所对应的光口模块，并将该N路信号传递给相应的光口模块；所述M大于N。
较佳地，所述将M路信号复用为N路信号之前进一步包括对接收到的M路低速信号做编码操作，之后再执行后续步骤。
较佳地，所述将M路信号复用为N路信号之后进一步包括对复用后的N路高速信号做编码操作，之后再执行后续步骤。
较佳地，所述执行复用操作之前进一步包括判断待复用信号的时钟是否同步，如同步，则直接执行复用操作，否则根据时钟差异做速率匹配后再执行复用操作。
较佳地，所述确定N路高速信号所对应的光口模块的过程包括以下步骤预先设置所传输信号中控制字符的码流与光口模块侧高速接口的对应关系，并设置每个光口模块侧高速接口对应一个光口模块；根据复用后的信号中控制字符的码流确定该路信号所对应的光口模块侧高速接口，进而根据光口模块侧高速接口确定该路信号所对应的光口模块。
较佳地，所述光口模块为非以太网标准光口模块。
一种以太网物理层传输信号的方法，该方法还包括以下步骤接收来自光口模块的N路高速信号，将该N路信号解复用为M路低速信号，之后，确定该M路信号所对应的各个MAC侧低速接口，并将该M路低速信号通过该各个MAC侧低速接口发送到MAC芯片；所述M大于N。
较佳地，所述将M路低速信号发送到MAC芯片之前进一步包括对接收到M路低速信号做解码操作。
较佳地，所述接收来自光口模块的N路高速信号之后进一步包括对接收到N路高速信号做解码操作。
较佳地，所述将N路信号解复用为M路低速信号之前进一步包括判断解复用后所对应接口的时钟是否同步，如同步，则直接执行解复用操作，否则根据时钟差异做速率匹配后再执行解复用操作。
较佳地，所述确定M路信号所对应的MAC侧低速接口的过程包括以下步骤预先设置所传输信号中控制字符的码流与MAC侧低速接口的对应关系，根据解复用信号中控制字符的码流确定该路信号所对应的MAC侧低速接口。
较佳地，所述光口模块为非以太网标准光口模块。
一种以太网交换机，包括光口模块以及复用解复用单元；其中所述光口模块用以通过光纤与其他网络上的通信节点建立连接；所述复用解复用单元，用以将至少两路来自MAC侧的低速信号复用为一路高速信号后送往光口模块，或者将来自光口模块的高速信号解复用为多路低速信号送给MAC侧处理。
较佳地，所述光口模块为非以太网标准的光口模块。
较佳地，所述非以太网标准的光口模块为SDH(光传输网)光口模块或者FC(光纤通道)光口模块。
较佳地，该以太网交换机还包括速率匹配单元，用以调整多路低速信号与复用解复用单元之间的时钟差异。
本发明提供了一种物理层芯片，用于在MAC芯片和光口模块之间传递信号，其包括MAC侧低速GE接口和光口模块侧高速GE接口，该物理层芯片还包括转换单元。同时提供了两种由该物理层芯片传输信号的方法，一种方法是接收来自MAC层的M路低速信号，将该M路信号复用为N路高速信号后，将该N路信号传递给相应的光口模块。另一种方法是接收来自光口模块的N路高速信号，将该N路信号解复用为M路低速信号后，将该M路低速信号通过该各个MAC侧GE接口发送到MAC芯片；其中，M大于N。一种以太网交换机，包括光口模块以及复用解复用单元；其中所述光口模块用以通过光纤与其他网络上的通信节点建立连接；所述复用解复用单元，用以将至少两路来自MAC侧的低速信号复用为一路高速信号后送往光口模块，或者将来自光口模块的高速信号解复用为多路低速信号送给MAC侧处理。
应用本发明，使得一个较大速率的光口模块能够取代两个或两个以上较小速率的光口模块，由于减少了物理层芯片的接口数目，因而减少了物理层芯片本身的成本。再有，由于目前市场上一个较大速率的光口模块与一个较小速率的光口模块的价格基本相同，如一个1GE光口模块与一个2.5GE光口模块的价格基本相同，进而进一步减少了整个设备的成本。另外，由于应用本发明可缩减光口模块的数目，这样也就缩减了需要的光纤的数目，而实际应用中，光纤涉及到户外施工及光纤成本，从而使得在进一步缩减了实现成本的同时，又减少了实际施工布线等实现的复杂度，给客户带来了很大的经济利益。
再有，从Qos方面看，传统的方式是多个用户共享一个MAC芯片下的业务队列，队列下用户的排队是按照以太网数据帧为单位的，考虑到以太网数据帧的范围64bytes-9Kbytes，当遇到MAC队列里大小帧交替频繁的时候，这可能导致每个用户的速率时高时低，不利于Qos的保证。而本发明则可以保证多个用户都有各自的单独队列，而且可以按时分的方式给每个用户固定的物理层速率，从而可以保证Qos。
图1是现有的经由物理层芯片传输信号的示意图；图2是经由发明PHY芯片传输信号的示意图；图3是应用本发明一实施例的转换单元的结构示意图；图4所示为一以太网交换机的功能模块框图。
具体实施例方式
下面结合附图及具体实施例，对本发明做进一步地详细说明。
图2所示为经由发明PHY芯片传输信号的示意图，同时，该图也给出了本发明的PHY芯片的结构示意图。参见图2，本发明所述PHY芯片同样用于在MAC芯片和光口模块之间传递信号。该PHY芯片除包括MAC侧低速GE接口和光口模块侧高速GE接口外，还包括转换单元。该转换单元用于通过MAC侧低速GE接口接收来自MAC层的M路低速信号，将该M路信号复用为N路高速信号后，确定该N路信号所对应的光口模块，通过光口模块侧高速GE接口传递给光口模块；或者，用于通过光口模块侧高速GE接口接收来自光口模块的N路信号，将该N路信号解复用为M路信号后，确定该M路信号所对应的MAC侧低速GE接口，通过MAC侧低速GE接口发送到MAC芯片；其中，M大于N，M、N均为自然数，在不考虑压缩的情况下，一般来说M路信号的总速率不大于N路信号的总速率，但根据实际设备需求不会无限大。下文中的M、N的含义与此相同。例如，将来自MAC层的4路信号复用为2路信号后，确定该2路信号所对应的光口模块，通过光口模块侧高速GE接口传递给相应光口模块；将来自光口模块的2路信号解复用为4路信号后，确定该4路信号所对应的MAC侧低速GE接口，通过相应MAC侧低速GE接口发送到MAC芯片。当然，也可以将8路信号复用为4路或2路信号，或者，将3路MAC侧信号复用为一路信号，等等。考虑到复用前后的速率可以不同，比如将3个1.25G复用以后要用5G的光口传输，为了适应光口模块设计的传输速率范围，因而加入了一些填充码以将速度提升到5G。
以下具体介绍转换的过程，图3所示为应用本发明一实施例的转换单元的结构示意图。所述转换单元包括一个复用解复用单元和物理层编解码单元。如前所述，物理层编解码单元同样可以集成在MAC芯片中，本处仅以该单元集成在PHY芯片中为例进行说明。所述物理层编解码单元用以对MAC侧过来的多路低速信号进行物理层编码处理，其处理方式是以8bit/10bit为一个单位，具体过程为将一串8bit的比特流转变为一串10bit的比特流，新引入的2bit为校验之用；或者将解复用后的信号进行10bit到8bit的解码，然后送给MAC侧处理。参考图3，如上所述，经过物理层编码后的信号，由于每8bit就引入2bit的校验，所以此时M路的低速GE信号速率都变为了1.25G，正因如此，实际上以太网交换机GE光口的传输速率是1.25G。另外需要说明的是对于串行传输来说，以8bit或者10bit为单位进行传输之前，传输双方会利用特殊的比特流进行定界训练，直到双方能够准确地识别8bit或者10bit码流的起始位置之后，才开始进行业务传输。而对于并行传输则不需要进行定界。
接下来M路低速信号会被送入复用解复用单元。复用解复用单元通常包括M个先入先出存储(FIFO)单元，以两路低速信号复用到一路为例，具体的复用过程是在低速侧将两路信号分别以1.25G的速度写入两个FIFO单元中，然后在高速侧以2.5G的速度交替轮询从两个FIFO读出一个个10bit的码流。而解复用的过程则是在高速侧以2.5G的速度用交替轮询的方式向两个FIFO中写入信号，在低速侧则以1.25G的速度分别从两个FIFO中读出两路低速信号。复用解复用单元的数量可根据实际应用确定，例如参见图3所示实施例，其将4路信号复用为2路信号是通过两个复用解复用单元实现的，即每个复用解复用单元仅将两路信号复用为一路信号。当然，在实际应用中，也完全可以采用一个复用解复用单元，即由一个复用解复用单元直接将4路信号复用为一路信号，或者，将3路信号复用为1路信号，对于这些情况，可参考上述2路复用到1路的做法，采用时分的方式进行低速到高速的复用，具体的过程不再赘述。
如果物理层编解码单元集成在MAC芯片内，则PHY芯片仅做复用解复用操作，不需再做编解码处理。
为了保证复用解复用的准确性，在转换单元内通常还会包括速率匹配单元(图未示)，该速率匹配单元确定待复用各路信号的时钟是否同步，如同步，通知复用解复用单元执行复用操作，否则根据时钟差异做速率匹配后，再通知复用解复用单元执行复用操作；或者，该速率匹配单元确定解复用信号后所对应的各路信号的时钟是否同步，如同步，通知复用解复用单元执行解复用操作，否则根据时钟差异做速率匹配后，再通知复用解复用单元执行解复用操作。
上述MAC侧低速GE接口可以为串行吉比特媒介无关接口(SGMII，SerialGigabit medium independent interface)，吉比特媒介无关接口(GMII，Gigabitmedium independent interface)、简化的吉比特媒介无关接口(RGMII，ReducedGigabit medium independent interface)或十比特接口(TBI，Ten Bits Interface)。上述光口模块侧GE接口为串行的光模块接口。
无论现有技术还是本发明，在PHY芯片和MAC芯片之间传输信号时，必然进行接口化处理，由于GE接口存在多种类型，因此所述接口化处理也根据具体接口的不同而不同，但都遵循现有协议所规定的处理方式的。比如，对于SGMII接口，由于其是串行(Serdes)接口，所以其接口化处理包括定界、串并转换等处理；而对于GMII接口而言，由于该接口为11个比特(包括8比特的数据总线、1比特的使能、1比特的有效和1比特的时钟)，因此此时的接口化处理需要将经复用解复用单元输出的信号通过将数据总线宽度变化为8位总线，然后再添加使能、有效、时钟三个相应信号线的方式，变换为GMII接口的格式，然后再通过GMII接口进行发送。同样地，在PHY芯片和光口模块之间也需进行接口化处理，其也都遵循现有协议所规定的处理方式的。下面介绍应用图2所示PHY芯片实现传输信号的方法。
由MAC芯片到光口模块方向，该方向也可称为发送方向。
参见图2和图3，PHY芯片接收来自MAC层的M路低速信号，将该M路低速信号复用为N路高速信号后，确定该N路高速信号所对应的光口模块，并将该N路高速信号传递给相应的光口模块。
下面以SGMII接口为例进行说明。
PHY芯片将M路低速信号复用为N路高速信号的过程包括以下步骤
1、PHY芯片将接收到的M路低速信号进行接口化处理后，进行物理层编码处理。对于SGMII接口，所谓接口化处理包括定界及并串转换处理，该处理过程与现有处理过程相同，不再赘述。众所周知，GE接口上的比特流在线上传输时，是以一个个10比特的码流为基本单位进行传输的，如果有真正数据传输，则该码流就是数据业务的码流，如果无数据传输，则MAC芯片要发送空闲(Idle)信息，以保持两侧的握手和时钟状态。所谓空闲信息就是一些简单的特殊信息，比如“10101010”等，当PHY芯片接收到码流后，会首先和预设的空闲码流信息进行比较，如相同，则说明该接收到的信号是空闲码流，如不同，则说明该接收到的信号是真正的数据业务码流。而所谓定界，就是识别一个个的10比特有效编码字符及其边界，并确定其是真正的数据业务码流还是空闲码流。
2、为了保证所传信号的完整与正确性，需判断待复用信号的时钟是否同步，如同步，则直接执行步骤3，否则根据时钟差异做速率匹配后再执行步骤3。
通常，如果待复用的各路信号来自同一个MAC芯片，其时钟通常是同步的，如果待复用的各路信号并非来自同一个MAC芯片，其时钟通常是不同步的，而PHY芯片通常是提取其中一个时钟作为自己的参考始终，因此对于其他路不同始终的信号来说，此时需要做速率匹配操作，具体操作与现有的操作方式相同，即通过时钟缓冲器(Buffer)，添加或删除一些填充Idle字符等操作来实现。
3、将转换后的串行信号复用为N路高速信号。如果以两个传输速度为1.25G的SGMII接口的信号复用到一个2.5G接口为例，则复用的实现过程为两个SGMII接口分别对应两个以1.25G(即1GE接口)的速度写入、而以2.5G的速度读出的先进先出缓存器(FIFO)，高速的2.5G接口端以轮询的方法交替从两个FIFO中读出一个个的10比特字符流。
PHY芯片确定N路高速信号所对应的光口模块的过程包括以下步骤预先设置所传输信号中控制字符的码流与光口模块侧高速GE接口的对应关系，并设置每个光口模块侧高速GE接口对应一个光口模块；在信号传输的过程中，对复用后的信号再次进行接口化处理后，根据信号中控制字符的码流确定该路信号所对应的光口模块侧高速GE接口，进而确定该路信号所对应的光口模块，之后将该高速信号传递给与之对应的光口模块。
由光口模块到MAC芯片方向，该方向也可称为接收方向。该方向的传输过程相当于由MAC芯片到光口模块的方向的逆过程，因此其传输过程基本相似，以下只做简单说明。
参见图2和图3，PHY芯片接收来自光口模块的N路高速信号，将该N路高速信号解复用为M路低速信号后，确定该M路低速信号所对应的各个MAC侧低速GE接口，并将该M路低速信号通过该各个MAC侧低速GE接口发送到MAC芯片。
PHY芯片将N路高速信号解复用为M路低速信号的过程包括以下步骤1、PHY芯片将接收到的N路高速信号进行接口化处理即定界及串并转换处理后，判断解复用后所对应低速GE接口的时钟是否同步，如同步，则直接将N路高速信号解复用为M路低速信号，否则根据时钟差异做速率匹配后再将N路高速信号解复用为M路低速信号。同样的，如果解复用后的信号都发送给同一个MAC芯片，则解复用后的信号所对应低速GE接口的时钟通常同步，如果解复用后的信号发送给不同的MAC芯片，则解复用后的信号所对应低速GE接口的时钟通常不同步。
PHY芯片确定M路信号所对应的MAC侧低速GE接口的过程包括以下步骤预先设置所传输信号中控制字符的码流与MAC侧低速GE接口的对应关系；对解复用后的信号进行解码及接口化处理后，根据信号中控制字符的码流确定该路信号所对应的MAC侧低速GE接口，通过该MAC侧低速GE接口传递给MAC芯片。
上述MAC芯片与物理层芯片之间的GE接口为SGMII接口，GMII接口、RGMII接口或TBI接口；物理层芯片与光口模块之间的GE接口为光接口。
以上实现方法仍是以物理层编解码单元集成在PHY芯片内为例进行说明的，如果物理层编解码单元集成在MAC芯片内，则同样不需要做编解码操作。
请参考图4所示，以下在上述实时方式的基础上介绍本发明在以太网交换机上的应用；考虑到基于本发明构思的具体物理上的实现具有多样性，因此图4从功能模块角度来介绍本发明的构思。图4所示为一以太网交换机的功能模块框图，其中该以太网交换机包括若干光口模块，其中至少有一个光口模块是相对高速的光口模块，这个高速光口模块可能是10GE以太网光口模块，或者2.5G的SDH光口模块，或者4G的FC光口模块等等，所述这些高速的光口模块用以通过光纤与其他网络上的通信节点建立连接。以太网交换机还包括物理层编解码单元以及复用解复用单元；所述物理层编解码单元用以对来自MAC层的低速信号进行物理层编码并将之送给复用解复用单元，或者将来自复用解复用单元的多路物理层信号进行解码；所述复用解复用单元，用以将至少两路经过物理层编码的低速信号复用为一路高速信号后送往光口模块，或者将来自高速的光口模块的高速信号解复用为多路低速信号，经由物理层编解码单元解码后送往MAC层处理单元作处理。考虑到进行多路复用时，来自不同MAC侧信号通道的时钟频率可能并不一致，此时以太网交换机需要进一步引入速率匹配单元，具体的调整可参考之前实施方式的描述。
参考上一段描述，当多路信号为来自10个MAC芯片(设每芯片一个GE通道)的10路GE信号时，则可以保证这10路信号都可以在MAC芯片中有自己独占的队列，而从物理层来看，经过复用后，每一路的信号在物理层的速率均等，都是1.25G(有效速率仍然是GE)，不会出现因为排队造成的速率经常变化，因此Qos得到了较好的保证。如果采用非以太网标准的光口模块，则在Qos得到保证的前提下，进一步实现了成本和简易程度较好融合的以太网交换机高速出口解决方案。
以上所有描述中，即无论是针对物理层芯片，信号传输的方法，还是针对以太网交换机而言，其物理层编解码单元是位于复用解复用单元与MAC层处理单元之间的；当然物理层编解码单元也可以位于光口模块和复用解复用单元之间，两种方式的差别在于复用的实际信号不同，但对于MAC层处理单元来说结果都是一样的。
权利要求
1.一种物理层芯片，用于在MAC芯片和光口模块之间传递信号，包括MAC侧低速接口和光口模块侧高速接口，其特征在于，该物理层芯片还包括转换单元，所述转换单元，用于将通过MAC侧低速接口接收的来自MAC层的M路低速信号复用为N路高速信号，确定该N路信号所对应的光口模块侧高速接口，并将该N路高速信号传递给相应的光口模块侧高速接口；或者，用于将通过光口模块侧高速接口接收的来自光口模块的N路高速信号解复用为M路低速信号，确定该M路信号所对应的MAC侧低速接口，并将该M路低速信号传递给相应的MAC侧低速接口；所述M大于N。
2.根据权利要求1所述的物理层芯片，其特征在于，所述转换单元包括至少一个复用解复用单元，所述复用解复用单元，用于接收来自低速接口的已经过接口化处理后的信号，将其复用为高速信号后，确定并传送给高速信号所对应的高速接口；或者，用于将接收到的已经过接口化处理的高速信号解复用为多路低速信号后，确定并传送给该多路低速信号分别所对应的低速接口。
3.根据权利要求2所述的物理层芯片，其特征在于，所述转换单元中进一步包括物理层编解码单元，该物理层编解码单元用于对接收到的来自低速接口的已经过接口化处理后的多路低速信号进行物理层编码处理，将处理后的信号传送给复用解复用单元，或者，用于将来自复用解复用单元的信号进行物理层解码处理后传送给低速接口。
4.根据权利要求2所述的物理层芯片，其特征在于，所述转换单元中进一步包括物理层编解码单元，该物理层编解码单元用于对接收到的来自高速接口的已经过接口化处理后的高速信号进行物理层编码处理，将处理后的信号传送给复用解复用单元，或者，用于将来自复用解复用单元的信号进行物理层解码处理后传送给高速接口。
5.根据权利要求2、3或4所述的物理层芯片，其特征在于，所述转换单元内进一步包括速率匹配单元，该速率匹配单元确定待复用各路信号的时钟是否同步，如同步，通知复用解复用单元执行复用操作，否则根据时钟差异做速率匹配后，再通知复用解复用单元执行复用操作；或者，该速率匹配单元确定解复用信号后所对应的各路信号的时钟是否同步，如同步，通知复用解复用单元执行解复用操作，否则根据时钟差异做速率匹配后，再通知复用解复用单元执行解复用操作。
6.根据权利要求1所述的物理层芯片，其特征在于，所述光口模块为非以太网标准光口模块。
7.一种以太网物理层传输信号的方法，其特征在于，包括以下步骤接收来自MAC层的M路低速信号，将该M路低速信号复用为N路高速信号，之后，确定该N路高速信号所对应的光口模块，并将该N路信号传递给相应的光口模块；所述M大于N。
8.根据权利要求7所述的方法，其特征在于，所述将M路信号复用为N路信号之前进一步包括对接收到的M路低速信号做编码操作，之后再执行后续步骤。
9.根据权利要求7所述的方法，其特征在于，所述将M路信号复用为N路信号之后进一步包括对复用后的N路高速信号做编码操作，之后再执行后续步骤。
10.根据权利要求7、8或9所述的方法，其特征在于，所述执行复用操作之前进一步包括判断待复用信号的时钟是否同步，如同步，则直接执行复用操作，否则根据时钟差异做速率匹配后再执行复用操作。
11.根据权利要求7所述的方法，其特征在于，所述确定N路高速信号所对应的光口模块的过程包括以下步骤预先设置所传输信号中控制字符的码流与光口模块侧高速接口的对应关系，并设置每个光口模块侧高速接口对应一个光口模块；根据复用后的信号中控制字符的码流确定该路信号所对应的光口模块侧高速接口，进而根据光口模块侧高速接口确定该路信号所对应的光口模块。
12.根据权利要求7所述的方法，其特征在于，所述光口模块为非以太网标准光口模块。
13.一种以太网物理层传输信号的方法，其特征在于，该方法还包括以下步骤接收来自光口模块的N路高速信号，将该N路信号解复用为M路低速信号，之后，确定该M路信号所对应的各个MAC侧低速接口，并将该M路低速信号通过该各个MAC侧低速接口发送到MAC芯片；所述M大于N。
14.根据权利要求13所述的方法，其特征在于，所述将M路低速信号发送到MAC芯片之前进一步包括对接收到M路低速信号做解码操作。
15.根据权利要求13所述的方法，其特征在于，所述接收来自光口模块的N路高速信号之后进一步包括对接收到N路高速信号做解码操作。
16.根据权利要求13、14或15所述的方法，其特征在于，所述将N路信号解复用为M路低速信号之前进一步包括判断解复用后所对应接口的时钟是否同步，如同步，则直接执行解复用操作，否则根据时钟差异做速率匹配后再执行解复用操作。
17.根据权利要求13所述的方法，其特征在于，所述确定M路信号所对应的MAC侧低速接口的过程包括以下步骤预先设置所传输信号中控制字符的码流与MAC侧低速接口的对应关系，根据解复用信号中控制字符的码流确定该路信号所对应的MAC侧低速接口。
18.根据权利要求13所述的方法，其特征在于，所述光口模块为非以太网标准光口模块。
19.一种以太网交换机，其特征在于，包括光口模块以及复用解复用单元；其中所述光口模块用以通过光纤与其他网络上的通信节点建立连接；所述复用解复用单元，用以将至少两路来自MAC侧的低速信号复用为一路高速信号后送往光口模块，或者将来自光口模块的高速信号解复用为多路低速信号送给MAC侧处理。
20.根据权利要求19所述的以太网交换机，其特征在于，所述光口模块为非以太网标准的光口模块。
21.根据权利要求19所述的以太网交换机，其特征在于，所述非以太网标准的光口模块为SDH(光传输网)光口模块或者FC(光纤通道)光口模块。
22.根据权利要求19所述的以太网交换机，其特征在于还包括速率匹配单元，用以调整多路低速信号与复用解复用单元之间的时钟差异。
全文摘要
本发明公开了一种物理层芯片，用于在MAC芯片和光口模块间传递信号，该物理层芯片包括转换单元，用于将来自MAC侧低速接口的M路信号复用为N路高速信号后传递给光口模块；或者，用于将来自光口模块侧高速接口的N路信号解复用为M路低速信号后传送给MAC芯片。本发明还公开了两种以太网物理层传输信号的方法，用于对MAC芯片和光口模块之间的信号进行复用解复用。本发明还公开了一种应用上述技术的交换机。本发明使得一个较大速率的光口模块能够取代两个或两个以上较小速率的光口模块，减少了物理层芯片的接口数目，同时减少了物理层芯片本身的成本，并进一步减少了整个设备的成本，以及实现的复杂度，并在可接受的成本内解决组网复杂度和Qos的问题。
文档编号H04L29/10GK101035143SQ200610056890
公开日2007年9月12日 申请日期2006年3月9日 优先权日2006年3月9日
发明者于洋 申请人:杭州华为三康技术有限公司