专利名称：一种基于全数字逻辑电路的信道编码控制系统的制作方法
技术领域：
本发明涉及一种基于全数字逻辑电路的信道编码控制系统，具体地说，是涉及一种用于基于全数字逻辑电路的遥测通讯信道编码控制系统。
背景技术：
目前的信道编码控制系统在具体应用领域存在一些不足A、电路复杂，故障出现率高；B、功耗和体积较大；C、纠错编码缺乏有效控制；D、需要软件协助工作。
发明内容
本发明的目的是克服上述现有技术中存在的缺陷，从而提供一种一种基于全数字逻辑电路，特别适用于嵌入式系统。
为了实现上述目的，本发明提供了一种基于全数字逻辑电路的信道编码控制系统，包括系统时钟单元1，用于提供该系统正常运行的基本工作时钟。
速率切换单元2，用于系统工作频率和数据输出速率的切换。
数据调度单元3，根据数据输入流量，调度数据的流向。
纠错编码交错单元4，用于控制数据输入和输出交错设置的纠错编码单元。
数据输入接口单元5，用于数据输入接收控制。
系统外围电路单元6，用于数据输出发送控制。
上述技术方案中，所述的速率切换单元2中包含了一组计数器及其相关逻辑，由此控制速率切换。
上述技术方案中，所述的数据调度单元3中包含了一组逻辑控制电路，由此调度数据流向。
上述技术方案中，所述的纠错编码交错单元4中包含了一组数据交错控制电路，由此控制数据编码。
上述技术方案中，所述的数据输入接口单元5中包含了一组数据接收及其转换电路。
上述技术方案中，所述的系统外围电路单元6中包含了一组数据转换及其输出控制电路。
本发明方法的优点在于对于本发明来说，由于是就基于全数字逻辑电路，可靠性和稳定性较高，而且体积和功耗低，就设计方法而言，易于实现。
具体实施例方式
下面结合附图和具体实施方式
对本发明作进一步详细描述。
本发明提供了一种基于全数字逻辑电路的信道编码控制系统，包括系统时钟单元1，用于提供该系统正常运行的基本工作时钟。
速率切换单元2，用于系统工作频率和数据输出速率的切换。
数据调度单元3，根据数据输入流量，调度数据的流向。
纠错编码交错单元4，用于控制数据输入和输出交错设置的纠错编码单元。
数据输入接口单元5，用于数据输入接收控制。
系统外围电路单元6，用于数据输出发送控制。
所述的速率切换单元2中包含了一组计数器及其相关逻辑，由此控制速率切换。
所述的数据调度单元(3)中包含了一组逻辑控制电路，由此调度数据流向。
所述的纠错编码交错单元(4)中包含了一组数据交错控制电路，由此控制数据编码。
所述的数据输入接口单元(5)中包含了一组数据接收及其转换电路。
所述的系统外围电路单元(6)中包含了一组数据转换及其输出控制电路。
权利要求
1.一种基于全数字逻辑电路的信道编码控制系统，包括系统时钟单元(1)，用于提供该系统正常运行的基本工作时钟。速率切换单元(2)，用于系统工作频率和数据输出速率的切换。数据调度单元(3)，根据数据输入流量，调度数据的流向。纠错编码交错单元(4)，用于控制数据输入和输出交错设置的纠错编码单元。数据输入接口单元(5)，用于数据输入接收控制。系统外围电路单元(6)，用于数据输出发送控制。
2.根据权利要求1所述的基于全数字逻辑电路的信道编码控制系统，其特征在于，所述的速率切换单元(2)中包含了一组计数器及其相关逻辑，由此控制速率切换。
3.根据权利要求1所述的基于全数字逻辑电路的信道编码控制系统，其特征在于，所述的数据调度单元(3)中包含了一组逻辑控制电路，由此调度数据流向。
4.根据权利要求1所述的基于全数字逻辑电路的信道编码控制系统，其特征在于，所述的纠错编码交错单元(4)中包含了一组数据交错控制电路，由此控制数据编码。
5.根据权利要求1所述的基于全数字逻辑电路的信道编码控制系统，其特征在于，所述的数据输入接口单元(5)中包含了一组数据接收及其转换电路。
6.根据权利要求1所述的基于全数字逻辑电路的信道编码控制系统，其特征在于，所述的系统外围电路单元(6)中包含了一组数据转换及其输出控制电路。
全文摘要
本发明公开了一种基于全数字逻辑电路的信道编码控制系统，其结构由系统时钟单元、速率切换单元、数据调度单元、纠错编码交错单元、数字量输入接口单元、系统外围电路单元等所组成。整个系统采用VHDL语言描述并通过FPGA实现。
文档编号H04L1/00GK101030953SQ20061007834
公开日2007年9月5日 申请日期2006年5月11日 优先权日2006年5月11日
发明者白云飞, 陈小敏, 孙辉先, 滕学剑, 王蔚, 汪大星, 安军社 申请人:中国科学院空间科学与应用研究中心