专利名称：集成电路无源信号分配的制作方法
技术领域：
本发明一般涉及集成电路。
背景技术：
图1描述了现有技术的集成电路101中的时钟信号分配网络110。集成电路101在各个触垫(pad)，例如触垫112处耦合到外部传输线，以例如从源同步(SS)系统中的发送器(transmitter)102接收时钟和数据信号。时钟信号在触垫112被接收并且被集成电路101的缓冲器121恢复。端接电阻器118靠近触垫112，以抑制时钟信号被集成电路101接收时触垫112处或其附近的信号反射。这样的信号反射会损害信号的完整性。
恢复的时钟信号通过线路分配到接收器131、132、133和134，它们或者直接被接收器131、132、133和/或134使用，或者输入到接收器131、132、133和/或134的时钟回路，例如延迟锁定环(DLL)、锁相环(PLL)、倍增DLL、或锁频环(FLL)。例如，接收器131、132、133和/或134可以使用接收的时钟信号，来恢复由发送器102传送的数据信号。
分配线趋向于被当作分散的电阻-电容(RC)线，并且插入缓冲器122、123和124来削尖时钟信号的边缘。缓冲器121、122、123和124的大小能够驱动任何随后的缓冲器和/或接收器的总电容。缓冲器121、122、123和124的电源噪音改变了缓冲器延迟并将定时抖动(timing jitter)引入通过的时钟信号。这样的抖动通常与传递该时钟信号的缓冲器的数目成比例。时钟定时抖动能够降低数据链路中的定时和电压余量，导致链路性能降低或最大可获得数据速率降低。时钟定时抖动也可能需要额外的功率来补偿退化的信噪比。
同样，触垫112处的电容可能在触垫112处产生中断，导致一些信号功率反射回耦合到触垫112的外部传输线上。这样的反射会削弱时钟信号或使其失真，因此可能限制链路性能和/或需要额外功率。触垫112处的电容是触垫112附近电容性负载的总和，所述电容性负载包括触垫112本身，线路，缓冲器121、122、123和124，以及接收器131、132、133和134。
图2描述了现有的集成电路201中的数据信号分配网络210。集成电路201在各个触垫(例如触垫212)处耦合到外部传输线，以便例如从发送器202接收数据信号。例如，多个数据接收器231、232、233和234耦合到相同的触垫212，来解复用数据或为了数据和时钟恢复而使用单独的接收器。端接电阻器218靠近触垫212，以抑制数据信号被集成电路201接收时在触垫212处或在其附近的信号反射。这样的信号反射会损害信号的完整性。
类似图1的触垫112，触垫212处的电容可能在触垫212处产生中断，导致一些信号功率反射回耦合到触垫212的外部传输线上。这样的反射会产生符号间干扰(ISI)，可能限制链路性能和/或需要附加功率。触垫112处的电容是触垫112附近电容性负载的总和，所述电容性负载包括触垫212本身，线路，接收器231、232、233和234。
通过示例的方式并不限于附图描述了实施例，在附图中相似的附图标记代表相似的元件，其中图1描述了现有的集成电路中的时钟信号分配网络；图2描述了现有的集成电路中的数据信号分配网络；图3描述了在一个实施例中，在集成电路中接收和分配外部产生的信号的无源信号分配网络；图4描述了在一个实施例中，在集成电路中接收和无源分配外部产生的信号的流程图；图5描述了在一个实施例中，在集成电路中分配内部产生的信号的无源信号分配网络；图6描述了在一个实施例中，在集成电路中无源分配内部产生的信号的流程图；图7描述了在一个实施例中，在集成电路中接收和分配由发送器传送的时钟信号的无源信号分配网络；图8描述了在一个实施例中，在集成电路中接收和分配由时钟源传送的时钟信号的无源信号分配网络；
图9描述了在一个实施例中，在集成电路中分配内部产生的时钟信号的无源信号分配网络；图10描述了在一个实施例中，在集成电路中接收和分配由发送器传送的数据信号的无源信号分配网络；图11描述了在一个实施例中，具有静电放电保护电路的无源信号分配网络；图12描述了在一个实施例中，在集成电路中接收和分配外部产生的差分信号的无源信号分配网络；图13描述了在一个实施例中，在集成电路中接收和分配外部产生的信号的无源分支信号分配网络；和图14描述了一个实施例中的一个示例系统，它包括具有在处理器中分配信号的无源信号分配网络的处理器。
附图不一定按比例绘制。
具体实施例方式
下面的详细描述阐明了关于集成电路无源信号分配的装置、方法和系统的实施例。为了方便，例如参考一个实施例来描述特征，例如结构、功能、和/或特点。可使用任何合适的一个或多个所述特征来实现各种的实施例。
外部产生的信号的无源分配图3描述了在一个实施例中，在集成电路301中接收和分配外部产生的信号的无源信号分配网络310。集成电路301可耦合成从信号源302接收信号。信号源302可以包括以任何合适的速度经由外部传输线305向集成电路301传送任何合适的信号的任何合适的电路。在一个实施例中，信号源302可以经由外部传输线305向集成电路301传送时钟信号。在一个实施例中，信号源302可以经由外部传输线305向集成电路301传送数据信号。在一个实施例中，信号源302可以以相对高的速度，例如以大于1G赫兹(GHz)的频率、以大于5GHz的频率、以大于10GHz的频率，经由外部传输线305向集成电路301传送信号。在一个实施例中，信号源302和集成电路301可形成系统300的至少一部分。
集成电路301可以在输入节点312耦合到外部传输线305，以便从信号源302接收信号。在一个实施例中，如图3所示，输入节点312可以实现为触垫。另一个实施例中，输入节点312可以以另一可选方式实现。虽然在一个实施例中描述和图示为经由外部传输线305接收信号，但是一个实施例的集成电路301可包括经由一个或多个附加外部传输线接收任何合适的信号的合适的电路。这样的电路可类似于用于无源信号分配网络310的电路，或者不与其相似。
在一个实施例中，如图3所示，集成电路301可以在集成电路301的一个或多个层中包含内部传输线315。内部传输线315从一端314延伸到另一端316。在一个实施例中，内部传输线315可耦合成在内部传输线315的端部314处从外部传输线305接收信号，并将信号无源地传输到内部传输线315的端部316。一个实施例中，端部314可以耦合到输入节点312。在一个实施例中，端部314可以直接连接到输入节点312。
在一个实施例中，内部传输线315可以是从端部314延伸到端部316的导线。在一个实施例中，这样的导线可以全部在集成电路301的一个或多个层中形成。在一个实施例中，这样的导线可以直接连接到输入节点312。
集成电路301可以包括电路，例如电路331和332，它们各自的输入端在内部传输线315的不同的各个位置耦合到内部传输线315，以接收在内部传输线315上无源传输的信号。集成电路301可以包括具有在端部314、在端部314和端部316之间任何合适的位置、和/或在端部316耦合到内部传输线315的相应输入端的电路。例如，电路331的输入端可以在端部314或在端部314和端部316之间耦合到内部传输线315，以接收在内部传输线315上无源传输的信号。例如，电路332的输入端可以在端部314和端部316之间或在端部316耦合到内部传输线315，以接收在内部传输线315上无源传输的信号。虽然在一个实施例中描述了电路331和332，但是集成电路301在一个实施例中可以包括这样的电路，其各个输入端在三个以上的任何合适数目的不同的各个位置耦合到内部传输线315。
任何合适的电路可具有耦合到内部传输线315以接收在内部传输线315上无源传输的信号的输入端。这样的电路可以为任何目的恢复已接收的在内部传输线315上无源传输的信号。
在一个实施例中，内部传输线315可设计成当信号从外部传输线305传输到内部传输线时，以降低的或最小的信号反射从外部传输线305接收信号。在一个实施例中，内部传输线315由此可设计成从外部传输线305接收信号而不使用端接电路(termination circuitry)来抑制任何这样的信号反射。这样，在一个实施例中，内部传输线315可以将外部传输线305有效地延伸到集成电路301中。在一个实施例中，内部传输线315可设计成从外部传输线305接收信号，而不使用集成电路301外部的或作为集成电路301一部分的端接电路来抑制任何这样的信号反射。在一个实施例中，内部传输线315可设计成从外部传输线305接收信号，而不使用在输入节点312处或其附近的端接电路。
在一个实施例中，内部传输线315可以具有与外部传输线305的阻抗相关的阻抗，以抑制信号从外部传输线305传递到内部传输线315时的信号反射。在一个实施例中，内部传输线315可以具有近似等于外部传输线305的特性阻抗的阻抗。
在一个实施例中，集成电路301可选择包括端接电路318来抑制来自内部传输线315的端部316的信号反射。在一个实施例中，使用端接电路318有助于使用于输入节点312的触垫处的表观电容减小或最小化。在一个实施例中，端接电路318可以具有与内部传输线315的阻抗相关的阻抗，以抑制来自内部传输线315的端部316的信号反射。在一个实施例中，端接电路318可以具有近似等于内部传输线315的特性阻抗的阻抗。
在一个实施例中，端接电路318可以在端部316或其附近的任何适当位置耦合到内部传输线315。端接电路318可以包括任何合适的电路。在一个实施例中，例如，端接电路318可以包括耦合在内部传输线315和供电节点(例如地)之间的具有任何合适电阻值的电阻器。端接电路318可以以任何适当的方式实现这种电阻器。
在一个实施例中，集成电路301可以不包括端接电路来抑制来自内部传输线315的端部316的任何信号反射。在一个实施例中，外部传输线305和内部传输线315的组合长度可小于经由外部传输线305和内部传输线315传输的信号的波长。在一个实施例中，外部传输线305和内部传输线315的组合长度可相对于经由外部传输线305和内部传输线315传输的信号波长小。在一个实施例中，可以将集成电路301和用于信号源的集成电路302叠置，以使用相对短的外部传输线305。
在一个实施例中，集成电路301可以不包括或使用任何有源装置来帮助将从外部传输线305接收的信号传输到内部传输线315上。在一个实施例中，集成电路301可以沿着内部传输线315不包括或使用任何有源装置来帮助进一步沿着内部传输线315传输从外部传输线305接收的信号。在一个实施例中，集成电路301可以不包括或使用任何有源装置来帮助到沿着内部传输线315传输从外部传输线305接收的信号或将从外部传输线305接收的信号传输到内部传输线315上。
在一个实施例中，例如，不是使用如缓冲器的有源装置，无源信号分配网络310可以使用来自信号本身的电能来分配从外部传输线305接收的信号。在一个实施例中，不使用如缓冲器的有源装置，可以帮助降低或避免将定时抖动引入在内部传输线315上传输的信号中，因此有助于改善链路性能和/或降低功耗。相对于图1的现有时钟信号分配网络110，在一个实施例中不使用有源装置可以有助于改善链路性能和/或降低功耗。
在一个实施例中，耦合到内部传输线315的电路，例如电路331和332，可以具有一个或多个诸如缓冲器的有源装置，来将从内部传输线315接收的信号转换为能够被这样的电路使用的合适电平。在一个实施例中，电路耦合到内部传输线315的位置相隔的距离相对于沿内部传输线315传输的信号的波长，是小距离，可以认为这种有源装置的电容被吸收到内部传输线315的分布电容中。在一个实施例中，因此无源信号分配网络310有助于减小用于输入结点312的触垫处的表观电容，有助于改善链路性能和/或降低功耗。相对于图1的现有时钟信号分配网络110和图2的现有数据信号分布网络210，一个实施例中的无源信号分布网络310能助于改善链路性能和/或降低功耗。在一个实施例中，内部传输线315可设计成具有电感以计及所述分布电容，从而获得期望的内部传输线315的阻抗。
在一个实施例中，集成电路301可以不包括或使用任何无源装置来将从外部传输线305接收的信号传输到内部传输线315上。在一个实施例中，集成电路301可以沿着内部传输线315不包括或使用任何无源装置来沿着内部传输线315传输从外部传输线305接收的信号。在一个实施例中，集成电路301可以不包括或使用任何无源装置来将从外部传输线305接收的信号传输到内部传输线315上或沿着内部传输线315传输从外部传输线305接收的信号。
在一个实施例中，集成电路301可以沿着内部传输线315不包括或使用，例如，任何并联电容器。在一个实施例中，集成电路301可以沿着内部传输线315不包括或使用，例如，任何串联电感器。
在一个实施例中，集成电路301可以包括一个或多个无源装置，用于将从外部传输线305接收的信号传输到内部传输线315上。在一个实施例中，集成电路301可以沿着内部传输线315包括一个或多个无源装置，用于沿着内部传输线315传输从外部传输线305接收的信号。在一个实施例中，集成电路301可以包括无源装置，用于将从外部传输线305接收的信号传输到内部传输线315上和用于沿着内部传输线315传输从外部传输线305接收的信号。在一个实施例中，集成电路301可以包括全部在集成电路301中形成的一个或多个无源装置，用于将从外部传输线305接收的信号传输到内部传输线315上和/或沿着内部传输线315传输从外部传输线305接收的信号。
在一个实施例中，例如，集成电路301在输入节点312处或其附近可以包括合适的匹配网络，来帮助补偿内部传输线315上的任何信号损失。在一个实施例中，这样的匹配网络可以有助于允许更加自由地设计内部传输线315。在一个实施例中，例如，这样的匹配网络可以使用并联至地的电感器来实现。在一个实施例中，这样的匹配网络可以包括用于输入节点312的触垫，来帮助进一步减小电容。
在一个实施例中，例如，集成电路301在输入节点312处或其附近可以包括串联电容器，来帮助将信号从外部传输线305AC耦合到内部传输线315上。在一个实施例中，这样的电容器可以有效地用作高通滤波器。
在一个实施例中，集成电路301沿着内部传输线315可以包括例如一个或多个并联电容器和/或一个或多个串连电感器。
图4描述了一个实施例中，在集成电路301中接收和无源分配外部产生的信号的流程图400。对于图4的框402，可以在内部传输线315的端部314从外部传输线305接收信号，而不使用端接电路。在一个实施例中，该信号可以是时钟信号。在一个实施例中，该信号可以是数据信号。在框404，可以将该信号无源传输到内部传输线315的端部316。在框406，信号可以被例如电路331和332所接收。在框408，可以任选地使用端接电路318，来抑制来自端部316的信号反射。
外部产生的信号的有源分配在一个备选实施例中，集成电路301可以沿着内部传输线315包括一个或多个有源装置，用于沿着内部传输线315传输从外部传输线305接收的信号。在一个实施例中，集成电路301可以包括全部在集成电路301中形成的一个或多个有源装置，用于沿着内部传输线315传输从外部传输线305接收的信号。
在一个实施例中，例如，集成电路301沿着内部传输线315可以包括一个或多个并联的有源装置，来帮助补偿在内部传输线315上的任何信号损失。在一个实施例中，例如，有源并联设备可以有助于使通过的信号的边缘尖锐，并且与例如串联缓冲器相比，可以将较少的来自电源噪音的抖动引入到通过的信号中。在一个实施例中，例如，集成电路301沿着内部传输线315可以包括一个或多个放大器，诸如跨导放大器。在一个实施例中，例如，集成电路301沿着内部传输线315可以包括一个或多个并联二极管。
内部产生的信号的无源分配图5描述了在一个实施例中，在集成电路501中分配内部产生的信号的无源信号分配网络510。集成电路501可包括产生信号的信号发生器502。信号发生器502可以包括任何合适的电路，来以任何合适的速度产生任何合适的信号。在一个实施例中，信号发生器502可以产生时钟信号。在一个实施例中，信号发生器502可以产生数据信号。在一个实施例中，例如，信号发生器502可以以相对高的速度，例如以大于1G赫兹(GHz)的频率、以大于5GHz的频率、以大于10GHz的频率，来产生信号。虽然在一个实施例中描述为分配从一个信号发生器502产生的信号，但是在一个实施例中，集成电路501可以包括合适的电路，用于分配从一个或多个另外的信号发生器产生的任何合适的信号。这种电路可以与用于无源信号分配网络510的电路相似，或者可以不与其相似。
在一个实施例中，如图5所示，集成电路501可以在集成电路501的一个或多个层中包括内部传输线515。内部传输线515从一个端部514延伸到另一个端部516。在一个实施例中，内部传输线515可以耦合成在内部传输线515的端部514处接收来自信号发生器502的信号，并将该信号无源地传输到内部传输线515的端部516。
在一个实施例中，内部传输线515可以是从端部514延伸到端部516的导线。在一个实施例中，这种导线可以全部在集成电路501的一个或多个层中形成。
在一个实施例中，集成电路501可以包括缓冲器512，用来将由信号发生器502产生的信号驱动到内部传输线515。缓冲器512的输入端耦合成接收由信号发生器502产生的信号，且其输出端耦合成将所接收的信号驱动到内部传输线515。
例如，集成电路501可以包括如电路531和532的电路，它们各自的输入端在内部传输线515的不同的各个位置耦合到内部传输线515，以接收在内部传输线515上无源传输的信号。集成电路501可以包括这样的电路，其相应的输入端在端部514、在端部514和端部516之间的任何合适的位置、和/或在端部516，耦合到内部传输线515。例如，电路531的输入端可以在端部514或在端部514和端部516之间耦合到内部传输线515，以接收在内部传输线515上无源传输的信号。例如，电路532的输入端可以在端部514和端部516之间或在端部516耦合到内部传输线515，以接收在内部传输线515上无源传输的信号。虽然一个实施例中描述了电路531和532，但是一个实施例中，集成电路501可以包括这样的电路，其各个输入端在三个以上的任何合适数目的不同的各个位置耦合到内部传输线515。
任何合适的电路可具有耦合到内部传输线515的输入端，以接收在内部传输线515上无源传输的信号。这种电路可以为任何目的恢复所接收的在内部传输线515上无源传输的信号。
在一个实施例中，集成电路501可选择包括端接电路518，以抑制来自内部传输线515的端部516的信号反射。在一个实施例中，使用端接电路518有助于减小或最小化缓冲器512处的表观电容。在一个实施例中，端接电路518可以具有与内部传输线515的阻抗相关的阻抗，以抑制来自内部传输线515的端部516的信号反射。在一个实施例中，端接电路518可以具有近似等于内部传输线515的特性阻抗的阻抗。
在一个实施例中，端接电路518可以在端部516或其附近的任何适当位置耦合到内部传输线515。端接电路518可以包括任何合适的电路。在一个实施例中，例如，端接电路518可以包括耦合到内部传输线515和供电节点(例如地)之间的具有任何合适电阻的电阻器。端接电路518可以以任何适当的方式实现这种电阻器。
在一个实施例中，集成电路501可以不包括端接电路，来抑制任何来自内部传输线515的端部516的信号反射。在一个实施例中，内部传输线515的长度可以小于经由内部传输线515传输的信号的波长。在一个实施例中，内部传输线515的长度可以相对于经由内部传输线515传输的信号的波长小。
在一个实施例中，集成电路501可以沿着内部传输线515不包括或使用任何有源装置，来帮助进一步沿着内部传输线515传输从信号发生器502接收的信号。在一个实施例中，代替使用如缓冲器的(多个)有源装置，无源信号分配网络510可以使用来自信号本身的电能来分配从信号发生器502接收的信号。在一个实施例中，不使用如缓冲器的(多个)有源装置，可以有助于减少或避免将定时抖动引入在内部传输线515上传输的信号中，因此有助于改善链路性能和/或降低功耗。相对于图1的现有时钟信号分配网络110，在一个实施例中，不使用(多个)有源装置可以有助于改善链路性能和/或降低功耗。
在一个实施例中，耦合到内部传输线515的电路，例如电路531和532，可以具有一个或多个如缓冲器的有源装置，来将从内部传输线515接收的信号转换到适当的电平以供这种电路使用。在一个实施例中，其中电路耦合到内部传输线515的位置之间的距离相对于沿内部传输线515传输的信号的波长，是小距离，可以将这种有源装置的电容认为是被吸收进内部传输线515的分布电容中。在一个实施例中，内部传输线515可设计成计及该分布电容，以获得期望的内部传输线515的阻抗。
在一个实施例中，集成电路501可以不包括或使用任何无源装置来将从信号发生器502接收的信号传输到内部传输线515上。在一个实施例中，集成电路501沿着内部传输线515可以不包括或使用任何无源装置来沿着内部传输线515传输从信号发生器502接收的信号。在一个实施例中，集成电路501可以不包括或使用任何无源装置来将来自信号发生器502的信号传输到在内部传输线515上或沿着内部传输线515传输来自信号发生器502的信号。
在一个实施例中，集成电路301可以沿着内部传输线515不包括或使用例如任何并联电容器。在一个实施例中，集成电路301可以沿着内部传输线515不包括或使用例如任何串联电感器。
在一个实施例中，集成电路501可以包括一个或多个无源装置用于将来自信号发生器502的信号传输到内部传输线515上。在一个实施例中，集成电路501可以沿着内部传输线515包括一个或多个无源装置，用于沿着内部传输线515传输从信号发生器502接收的信号。在一个实施例中，集成电路501可以包括无源装置，用于将来自信号发生器502的信号传输到内部传输线515上，以及沿着内部传输线515传输来自信号发生器502的信号。在一个实施例中，集成电路501可以包括全部在集成电路501中形成的一个或多个无源装置，用于将来自信号发生器502的信号传输到内部传输线515上和/或沿着内部传输线515传输来自信号发生器502的信号。
在一个实施例中，集成电路501在端部514或其附近可以包括例如串联电容器，来帮助将信号从缓冲器512AC耦合到到内部传输线515上。在一个实施例中，这样的电容器可以有效地用作高通滤波器。
在一个实施例中，集成电路501沿着内部传输线515可以包括例如一个或多个并联电容器和/或一个或多个串联电感器。
图6描述了在一个实施例中，在集成电路501中无源分配内部产生的信号的流程图600。在图6的框602，在集成电路501中可以由信号发生器502产生信号。在一个实施例中，该信号可以是时钟信号。在一个实施例中，该信号可以是数据信号。在框604，可以将产生的信号传输到内部传输线515，并在内部传输线515的端部514接收该信号。在框606，该信号能够被无源传输到内部传输线515的端部516。在框608，该信号可以被例如电路531和532接收。在610，可选择使用端接电路518抑制来自端部516的信号反射。
内部产生的信号的有源分配在一个可选实施例中，集成电路501可以沿着内部传输线515包括一个或多个有源装置，用于沿着内部传输线515传输从信号发生器502接收的信号。在一个实施例中，集成电路501可以包括全部在集成电路501中形成的一个或多个有源装置，用于沿着内部传输线515传输来自信号发生器502的信号。
在一个实施例中，集成电路501沿着内部传输线515可以包括一个或多个并联有源装置，来帮助补偿内部传输线515上的任何信号损失。在一个实施例中，例如，有源并联设备可以有助于使通过的信号的边缘尖锐，并且相对于例如串联缓冲器，可以将较少的来自电源噪音的抖动引入到通过的信号中。在一个实施例中，集成电路501沿着内部传输线515可以包括例如一个或多个并联放大器，诸如跨导放大器。在一个实施例中，集成电路501沿着内部传输线515可以包括例如一个或多个并联二极管。
时钟信号的无源分配图7描述了一个实施例中的无源信号分配网络710，其用来在外部传输线705上接收由发送器702传送的时钟信号，以及在集成电路701中分配接收的时钟信号。在一个实施例中，发送器702可以将时钟信号传送到集成电路701，以执行源同步定时。在一个实施例中，发送器702和集成电路701可以形成系统700的至少一部分。
集成电路701可以在输入节点712耦合到外部传输线705，用来从发送器702接收时钟信号。在一个实施例中，集成电路701可以在集成电路701的一个或多个层中包含内部传输线715。内部传输线715从一个端部714延伸到另一个端部716。在一个实施例中，内部传输线715可以从外部传输线705接收时钟信号，而不使用端接电路。集成电路701可以包括这样的电路，其各输入端在内部传输线715的不同的各个位置耦合到内部传输线715，以接收在内部传输线715上无源传输的信号。在一个实施例中，集成电路701可选的包括端接电路718来抑制来自内部传输线715的端部716的信号反射。
图7的系统700的部件大致与图3的系统300的部件相应。与系统300相关的描述通常也可以应用到系统700，只要系统300的描述与系统700的描述不矛盾。
在一个实施例中，耦合成从内部传输线715接收时钟信号的电路可以包括缓冲器，用来将接收的时钟信号转换为合适的电平来供该电路使用。作为一个例子，在一个实施例中，如图7所示的电路731可以包括缓冲器741，该缓冲器被耦合成从内部传输线715接收时钟信号，将接收的时钟信号转换为合适的电平来供接收器742使用。在一个实施例中，接收器742可耦合成从缓冲器741接收时钟信号，来帮助恢复由发送器702经由另一外部传输线707传输的数据信号。虽然在一个实施例中，集成电路701描述为具有一个接收器742来帮助恢复来自一条外部传输线707的数据信号，但是在一个实施例中，集成电路701可以包括一个或多个另外的接收器，来帮助恢复来自外部传输线707的数据信号，并且/或可以包括合适的电路来在一个或多个另外的外部传输线上接收任何合适的信号。这样的电路可以类似于用于电路731的电路，或可以不与其类似。
在一个实施例中，耦合成从内部传输线715接收时钟信号的电路可以包括时钟环(clock loop)，例如时钟环732。例如，时钟环732可以包括延迟锁定环(DLL)、锁相环(PLL)、倍增DLL、或锁频环(FLL)。在一个实施例中，时钟环732可以包括缓冲器，该缓冲器接收来自内部传输线715的时钟信号，并将接收的时钟信号转换为合适的电平供时钟环732使用。虽然在一个实施例中，集成电路701描述为具有一个时钟环，但是在一个实施例中，集成电路701可以包括一个或多个另外的时钟环来从内部传输线715接收时钟信号。这样的时钟环可以类似或不类似于时钟环732。
在一个实施例中，耦合成从内部传输线715接收时钟信号的电路可以既包括将接收的时钟信号转换为合适的电平供该电路使用的缓冲器，又包括时钟环。在一个实施例中，这样的缓冲器和时钟环可以具有公共输入端以从内部传输线715接收时钟信号。
在一个实施例中，耦合成从内部传输线715接收时钟信号的电路可以包括一个或多个注入锁定振荡器。在一个实施例中，这样的注入锁定振荡器可以包括缓冲器，该缓冲器耦合成从内部传输线715接收时钟信号，并将接收的时钟信号转换为合适的电平供注入锁定振荡器使用。
图8描述了一个实施例中的无源信号分配网络810，其用来在外部传输线805上接收由时钟源802传送的时钟信号以及在集成电路801中分配接收的时钟信号。在一个实施例中，时钟源802可以将时钟信号传送到集成电路801来执行系统同步定时。在一个实施例中，时钟源802和集成电路801可以形成系统800的至少一部分。
集成电路801可以在输入节点812耦合到外部传输线805，用来从时钟源802接收时钟信号。在一个实施例中，集成电路801可以在集成电路801的一个或多个层内包括内部传输线815。内部传输线815从一个端部814延伸到另一个端部816。在一个实施例中，内部传输线815可以从外部传输线805接收时钟信号，而不使用端接电路。集成电路801可以包括这样的电路，其各输入端在内部传输线815的不同的各个位置耦合到内部传输线815来接收在内部传输线815上无源传输的信号。在一个实施例中，集成电路801可任选地包括端接电路818，以抑制来自内部传输线815的端部816的信号反射。
图8的系统800的部件通常与图3的系统300的部件相应。与系统300相关的描述通常也可以应用到系统800，只要系统300的描述与系统800的描述不矛盾。
在一个实施例中，耦合成从内部传输线815接收时钟信号的电路可以包括缓冲器，用来将接收的时钟信号转换为合适的电平供这样的电路使用。作为一个例子，在一个实施例中，如图8所示的电路831可以包括缓冲器841，其耦合成从内部传输线815接收时钟信号，以将接收的时钟信号转换为合适的电平供接收器842使用。在一个实施例中，接收器842可以耦合成从缓冲器841接收时钟信号，来帮助恢复由发送器803经由另一个外部传输线807传送的数据信号。虽然在一个实施例中，集成电路801描述为具有一个接收器842来帮助恢复来自一个外部传输线807的数据信号，但是在一个实施例中，集成电路801可以包括一个或多个另外的接收器，来帮助恢复来自外部传输线807的数据信号，和/或可以包括合适的电路，来在一个或多个另外的外部传输线上接收任何合适的信号。这样的电路可以类似或不类似于用于电路831的电路。
在一个实施例中，例如，耦合成从内部传输线815接收时钟信号的电路可以包括时钟环，例如时钟环832，和/或注入锁定振荡器。
与系统700相关的描述通常也可以应用到系统800，只要系统700的描述与系统800的描述不矛盾。
图9描述了一个实施例中的无源信号分配网络910，其用来在集成电路901中分配由集成电路901的时钟信号发生器902产生的时钟信号。在一个实施例中，时钟信号发生器902可耦合成从集成电路901外部的时钟源904接收时钟信号，并以合适的方式根据接收的时钟信号产生任何合适的时钟信号。在一个实施例中，无源信号分配网络910可以用于集成电路901中的全局时钟分配。在一个实施例中，集成电路901可以在集成电路901的一个或多个层中包括内部传输线915。内部传输线915从一个端部914延伸到另一个端部916。在一个实施例中，集成电路901可以包括缓冲器912，用来将由时钟信号发生器902产生的时钟信号驱动到内部传输线915。在一个实施例中，集成电路901可以包括这样的电路，其各输入端在内部传输线915的不同的各个位置耦合到内部传输线915，来接收在内部传输线915上无源传输的时钟信号。在一个实施例中，集成电路901可任选地包括端接电路918，用于抑制来自内部传输线915的端部916的信号反射。
图9的系统900的部件通常与图5的集成电路501的部件相应。与集成电路501相关的描述通常也可以应用到集成电路901，只要集成电路501的描述与集成电路901的描述不矛盾。
在一个实施例中，例如，集成电路901可以包括任何合适的电路，例如电路931、时钟环932、和/或注入锁定振荡器，耦合成从内部传输线915接收时钟信号。与图7的集成电路701相关的描述通常也可以应用到集成电路901，只要集成电路701的描述与集成电路901的描述不矛盾。
数据信号的无源分配图10描述了一个实施例中的无源信号分配网络1010，其用于接收由发射器1002经由外部传输线1005传送的数据信号并在集成电路1001中分配所接收的数据信号。在一个实施例中，发射器1002和集成电路1001可以构成系统1000的至少一部分。
集成电路1001可以在输入节点1012耦合到外部传输线1005，以从发射器1002接收时钟信号。在一个实施例中，集成电路1001可以在集成电路1001的一个或多个层中包括内部传输线1015。内部传输线1015从一个端部1014延伸到另一个端部1016。在一个实施例中，内部传输线1015可从外部传输线1005接收时钟信号，而不使用端接电路。集成电路1001可以包括这样的电路，其各输入端在内部传输线1015的不同的各个位置耦合到内部传输线1015，来接收在内部传输线1015上无源传输的数据信号。在一个实施例中，集成电路1001可任选地包括端接电路1018，用来抑制来自内部传输线1015的端部1016的信号反射。
图10的系统1000的部件通常与图3的系统300的部件相应。与系统300相关的描述通常也可以应用到系统1000，只要系统300的描述与系统1000的描述不矛盾。
在一个实施例中，耦合成从内部传输线1015接收数据信号的电路可以包括缓冲器，用来将接收的数据信号转换为合适的电平供这样的电路使用。作为一个例子，在一个实施例中，如图10所示的电路1031可以包括缓冲器1041，其耦合成从内部传输线1015接收数据信号，从而将接收的数据信号转换为合适的电平供接收器1042使用。在一个实施例中，接收器1042可以用来从缓冲器1041接收数据信号。
静电放电保护图11描述了一个实施例中的集成电路1101，其包括具有静电放电(ESD)保护电路的图3的无源信号分配网络310，形成了无源信号分配网络1110。
如图11所示，在一个实施例中，例如，集成电路1101可以包括耦合在内部传输线315和电源节点1161之间的二极管1151和耦合在内部传输线315和参考电源节点1162(例如地)之间的二极管1152。在一个实施例中，二极管1151和1152可以靠近输入节点312地耦合到内部传输线315。
在一个实施例中，集成电路1101也可以沿着耦合在内部传输线315和电路331之间的传输线1171包括二极管1153、二极管1154、和电阻器1155。例如，二极管1153可以耦合在传输线1171和电源节点1163之间，而二极管1154可以耦合在传输线1171和参考电源节点1164(例如地)之间。电阻器1155也可与传输线1171串联耦合。
在一个实施例中，集成电路1101也可以沿着耦合在内部传输线315和电路332之间的传输线1172包括二极管1156、二极管1157和电阻器1158。例如，二极管1156可以耦合在传输线1172和电源节点1165之间，而二极管1157可以耦合在传输线1171和参考电源节点1166(例如地)之间。电阻器1158可以与传输线1172串联耦合。
在一个实施例中，沿着内部传输线315分布二极管1153、1154、1156和1157以及电阻器1155和1158使得电阻器1155和1158不与内部传输线315串联，可以有助于允许将内部传输线315设计成具有期望的阻抗。
在一个实施例中，二极管1153、1154、1156和1157可以相对于二极管1151和1152小，而在一个实施例中，二极管1151和1152可以相对二极管1153、1154、1156和1157大。二极管1151、1152、1153、1154、1156和1157和电阻器1155和1158可以以任何合适的方式来实现。在一个实施例中，电源节点1161、1163和1165可以是公共电源节点。在一个实施例中，参考电源节点1162、1164和1166可以是公共参考电源节点。
虽然结合电路331和332进行了描述，在一个实施例中，集成电路1101可以包括用于耦合到内部传输线315的另外的电路的另外的二极管和电阻器。
差分信号的无源分配图12描述了一个实施例中的集成电路1201，其包括图3的无源信号分配网络310，以及用于在集成电路1201中接收和分配外部产生的差分信号的另一无源信号分配网络1210。集成电路1201可耦合成从信号源1202接收差分信号。信号源1202可以包括任何合适的电路，用于以任何合适的速度分别经由外部传输线305和1205将任何合适的差分信号传送到集成电路1201。在一个实施例中，信号源1202可以经由外部传输线305和1205将差分时钟信号传送到集成电路1201。在一个实施例中，信号源1202可以经由外部传输线305和1205将差分数据信号传送到集成电路1201。在一个实施例中，信号源1202和集成电路1201形成了系统1200的至少一部分。
集成电路1201可以在输入节点1212耦合到外部传输线1205，以便从信号源1202接收差分信号。在一个实施例中，集成电路1201，可以在集成电路1201的一个或多个层中包括内部传输线1215。内部传输线1215从一个端部1214延伸到另一个端部1216。在一个实施例中，内部传输线1215可以从外部传输线1205接收信号，而不使用端接电路。在一个实施例中，集成电路1201可任选地包括端接电路1218，用于抑制来自内部传输线1215的端部1216的信号反射。
图12的无源信号分配网络1210的部件通常与图3的无源信号分配网络310的部件相应。与无源信号分配网络310相关的描述通常也可以应用到无源信号分配网络1210，只要无源信号分配网络310的描述与无源信号分配网络1210的描述不矛盾。
集成电路1201可以包括电路1231，其各个输入端耦合到内部传输线315和1215来接收在内部传输线315和1215上无源传输的差分信号。集成电路1201也可以包括电路1232，其各个输入端耦合到内部传输线315和1215来接收在内部传输线315和1215上无源传输的差分信号。电路1231和1232可以在内部传输线315的任何合适的不同位置耦合到内部传输线315，并且可以在内部传输线1215的任何合适的不同位置耦合到内部传输线1215。虽然，在一个实施例中，描述了电路1231和1232，但是在一个实施例中，集成电路1201可以包括这样的电路，其具有在三个以上的任何合适数目的不同各个位置耦合到内部传输线315和1215的输入端。
任何合适的电路可以具有输入端，所述输入端耦合到内部传输线315和1215，以便接收在内部传输线315和1215上无源传输的差分信号。这样的电路可以为任何合适目的恢复所接收的在内部传输线315和1215上无源传输的信号。在一个实施例中，这样的电路可以包括缓冲器，用于将接收的差分信号转换成合适的电平供这样的电路使用。在一个实施例中，这样的电路可以包括时钟环和/或注入锁定振荡器，来接收差分时钟信号。
虽然在描述的一个实施例中分配在外部产生的差分信号，但是在一个实施例中，集成电路可以包括图5的无源信号分配网络510和另一个无源信号分配网络来分配内部产生的差分信号。在一个实施例中这样的集成电路可以包括信号发生器来产生差分信号。在一个实施例中，这种集成电路也可以包括缓冲器，用于将这些差分信号驱动到这两个无源信号分配网络。与集成电路501和/或集成电路1201相关的描述通常适用于这种集成电路，只要集成电路501和/或集成电路1201的描述不矛盾。
信号的无源分支分配图13描述了在一个实施例中，无源的、分支的信号分配网络1310，其用于在外部传输线1305上接收由信号源1302传送的信号并在集成电路1302中分配接收的信号。在一个实施例中，信号源1302和集成电路1301形成了系统1300的至少一部分。
集成电路1301可在输入节点1312耦合到外部传输线1305，以便从信号源1302接收信号。在一个实施例中，集成电路1001可以在集成电路1301的一个或多个层中包括内部传输线1315，以及在集成电路1301的一个或多个层中包括另一个内部传输线1385。内部传输线1315从一个端部1314延伸到另一个端部1316，内部传输线1385从一个端部1384延伸到另一个端部1386。在一个实施例中，内部传输线1315可耦合成在内部传输线1315的端部1314处从外部传输线1305接收信号，从而将信号无源地传输到内部传输线1315的端部1316。在一个实施例中，内部传输线1385也耦合成在内部传输线1385的端部1384处从外部传输线1305接收信号，从而将信号无源地传输到内部传输线1385的端部1386。一个实施例中，如图13中所示，端部1314和1384通常共同耦合到输入节点1312。
在一个实施例中，内部传输线1315和1385可以从外部传输线1305接收信号而不使用端接电路。在一个实施例中，内部传输线1315和1385可以具有与外部传输线1305的阻抗相关的组合阻抗，以抑制当信号从外部传输线1305传输到内部传输线1315和1385时的信号反射。在一个实施例中，内部传输线1315和1385可以具有与外部传输线1305的特性阻抗几乎相等的组合阻抗。
例如，集成电路1301可以包括例如电路1331和1332的电路，其各输入端在内部传输线1315的一个或多个位置耦合到内部传输线1315，以接收在内部传输线1315上无源传输的信号。例如，集成电路1301可以包括例如电路1391和1392的电路，其各输入端在内部传输线1385的一个或多个位置耦合到内部传输线1385，以接收在内部传输线1385上无源传输的信号。虽然一个实施例中描述了在两个位置具有电路，但是一个实施例中，内部传输线1315和1385每个都可以在一个以上的任何合适数目的位置具有耦合成接收信号的电路。
在一个实施例中，集成电路1301可任选地包括端接电路1318，以抑制来自内部传输线1315的端部1316的信号反射。在一个实施例中，端接电路1318可以具有与内部传输线1315的阻抗相关的阻抗，以抑制来自内部传输线1315的端部1316的信号反射。在一个实施例中，端接电路1318可以具有近似等于内部传输线1315的特性阻抗的阻抗。
在一个实施例中，集成电路1301可任选地包括端接电路1388，以抑制来自内部传输线1385的端部1386的信号反射。在一个实施例中，端接电路1388可以具有与内部传输线1385的阻抗相关的阻抗，以抑制来自内部传输线1385的端部1386的信号反射。在一个实施例中，端接电路1388可以具有近似等于内部传输线1385的特性阻抗的阻抗。
在一个实施例中，例如，集成电路1301可任选地在输入节点1312处或其附近包括功率分配器或阻抗变换器，以便有助于允许相对更自由地设计内部传输线1315和1385使其具有期望的阻抗。
图13的系统1300的部件通常与图3的系统300的部件相应。与系统300相关的描述通常也可以应用到系统1300，只要系统300的描述与系统1300的描述不矛盾。
虽然在一个实施例中，将集成电路1301描述为具有两个耦合成从外部传输线1305接收信号的内部传输线1315和1385，但是在一个实施例中，集成电路1301可以包括任何合适数目的、耦合成从外部传输线1305接收信号的内部传输线。一个或多个这种内部传输线可以具有在一个以上的任何合适数目的位置耦合成接收信号的电路。在一个实施例中，这种内部传输线可从外部传输线1305接收信号而不使用端接电路。在一个实施例中，这种内部传输线可以具有与外部传输线1305的阻抗相关的组合阻抗，以抑制当信号从外部传输线1305传输到这种内部传输线时的信号反射。
虽然在一个实施例中描述了分配在外部产生的信号，但是在一个实施例中，集成电路可以包括类似的无源的、分支的信号分配网络来分配内部产生的信号。在一个实施例中，这种集成电路可以包括产生信号的信号发生器。在一个实施例中，这种集成电路可以包括缓冲器，用于将这种信号驱动到该无源的、分支的信号分配网络。与集成电路501和/或集成电路1301相关的描述通常也可以应用到这样的集成电路，只要集成电路501和/或集成电路1301的描述不矛盾。
示例性系统无源信号分配网络310、510、710、810、910、1010、1110、1210和/或1310可以用于在任何合适的集成电路中分配(多个)信号，该集成电路包括任何合适的电路来执行任何合适的(多个)功能。这种集成电路可以形成任何合适的系统的至少一部分。
图14描述了在一个实施例中包括处理器1401的示例性系统1400，该处理器1401包括一个或多个无源信号分配网络1410，来在处理器1401的集成电路中分配(多个)信号。在一个实施例中，(多个)无源信号分配网络1410通常可以与无源信号分配网络310、510、710、810、910、1010、1110、1210和/或1310中的一个或多个相对应。与无源信号分配网络310、510、710、810、910、1010、1110、1210和/或1310相关的描述通常也可以应用到这样的(多个)无源信号分配网络1410，只要无源信号分配网络310、510、710、810、910、1010、1110、1210和/或1310的描述与(多个)无源信号分配网络1410的描述不矛盾。
在一个实施例中，处理器1401可以使用一个或多个无源信号分配网络1410，来接收一个或多个由例如耦合到处理器1401的芯片组1420产生的信号，并在处理器1401的集成电路中分配这样的(多个)信号。在一个实施例中，处理器1401可以使用一个或多个无源信号分配网络1410，来在处理器1401的集成电路中分配一个或多个内部产生的信号。虽然结合了用于处理器1401的集成电路来描述无源信号分配网络1410，但是在一个实施例中，无源信号分配网络1410可以用于在系统1400的任何合适的设备或部件的集成电路中分配(多个)信号。
在一个实施例中，处理器1401可耦合成从电源1402接收电能，从而至少将电能提供给耦合成接收由(多个)无源信号分配网络1410分配的信号的电路。在一个实施例中，电源1402可以包括电池。在一个实施例中，电源1402可以包括交流到直流(AC-DC)转换器。在一个实施例中，电源1402可以包括DC-DC转换器。在一个实施例中，电源1402可以包括一个或多个电压调节器来帮助将电能提供到处理器1401。
在一个实施例中，除了处理器1401和芯片组1420以外，系统1400还包括与芯片组1420耦合的基本输入/输出系统(BIOS)存储器1430、与芯片组1420耦合的易失性存储器1440、与芯片组1420耦合的非易失性存储器和/或(多个)存储设备1450、与芯片组1420耦合的一个或多个输入设备1460、与芯片组1420耦合的显示器1470、与芯片组1420耦合的一个或多个通信接口1480、和/或与芯片组1420耦合的一个或多个其它输入/输出(I/O)设备1490。
在一个实施例中，芯片组1420可以包括任何合适的接口控制器，用于向与芯片组1420通信的处理器1401和/或任何合适的设备或部件提供任何合适的通信链路。
在一个实施例中，芯片组1420可以包括固件控制器，用于向BIOS存储器1430提供接口。BIOS存储器1430可以用来存储用于系统1400的任何合适的系统和/或视频BIOS软件。例如，BIOS存储器1430可以包括任何合适的非易失性存储器，例如合适的闪存。在一个实施例中，BIOS存储器1430或者可以包括在芯片组1420中。
在一个实施例中，芯片组1420可以包括一个或多个存储器控制器来提供与易失性存储器1440的接口。易失性存储器1440例如可以用于为系统1400装载和保存数据和/或指令。易失性存储器1440可以包括任何合适的易失性存储器，例如合适的动态随机存取存储器(DRAM)。
在一个实施例中，芯片组1420可以包括图形控制器来提供与显示器1470的接口。例如，显示器1470可以包括任何合适的显示器，例如，阴极射线管(CRT)或液晶显示器(LCD)。在一个实施例中，图形控制器或者可以位于芯片组1420外部。
在一个实施例中，芯片组1420可以包括一个或多个输入/输出(I/O)控制器，用于提供与非易失性存储器和/或(多个)存储设备1450、(多个)输入设备1460、(多个)通信接口1480、和/或I/O设备1490的接口。
例如，非易失性存储器和/或(多个)存储设备1450可以用来存储数据和/或指令。例如，非易失性存储器和/或(多个)存储设备1450可以包括任何合适的非易失性存储器，例如闪存，和/或可以包括任何合适的(多个)非易失性存储设备，例如一个或多个硬盘驱动器(HDD)、一个或多个压缩盘(CD)驱动器、和/或一个或多个数字化多功能盘(DVD)驱动器。
输入设备1460可以包括任何合适的输入设备，例如键盘、鼠标、和/或任何其他合适的光标控制设备。
通信接口1480可以为系统1400提供接口，以便经由一个或多个网络上和/或与任何其它合适的设备进行通信。(多个)通信接口1480可以包括任何合适的硬件和/或固件。在一个实施例中，(多个)通信接口1480可以包括，例如，网络适配器、无线网络适配器、电话调制解调器、和/或无线调制解调器。在一个实施例中，对于无线通信，(多个)通信接口1480可以使用一个或多个天线1482。
例如，I/O设备1490可以包括任何合适的I/O设备，例如帮助将声音转换为相应的数字信号和/或帮助将数字信号转换为相应的声音的音频设备、摄影机、可携式摄像机、打印机、和/或扫描仪。
虽然将芯片组1420的一个或多个控制器描述为在芯片组1420中，但是芯片组1420的一个或多个控制器也可以与处理器1401集成，使得处理器1401能够与一个或多个设备或部件直接通信。作为一个例子，在一个实施例中，一个或多个存储器控制器可以与在处理器1401集成，使得处理器1401能够与易失性存储器1440直接通信。
在上述描述中，描述了示例性实施例。只要不脱离所附权利要求的范围，可以对示例性实施例进行各种修改和改变。因此，上面的描述和附图是说明性而不是限制性的。
权利要求
1.一种集成电路，包括在该集成电路的一个或多个层中的内部传输线，该内部传输线耦合成在该内部传输线的第一端部从外部传输线接收信号而不使用端接电路，该内部传输线将该信号无源传输到该内部传输线的第二端部；第一电路，其输入端在该内部传输线的第一位置耦合到该内部传输线以接收所述信号；和第二电路，其输入端在该内部传输线的第二位置耦合到该内部传输线以接收所述信号，其中该第二位置不同于该第一位置。
2.权利要求1的集成电路，其中该内部传输线具有与该外部传输线的阻抗相关的阻抗，以抑制信号反射。
3.权利要求1的集成电路，包括端接电路，用于抑制来自该内部传输线的第二端部的信号反射。
4.权利要求3的集成电路，其中该端接电路具有与该内部传输线的阻抗相关的阻抗，以抑制信号反射。
5.权利要求1的集成电路，其中所述信号是数据信号。
6.权利要求1的集成电路，其中所述信号是时钟信号。
7.权利要求6的集成电路，其中第一电路包括时钟环。
8.权利要求1的集成电路，其中第一电路包括输入缓冲器，用于接收和驱动所述信号。
9.权利要求1的集成电路，包括耦合到该内部传输线的第一端部的触垫。
10.权利要求1的集成电路，包括耦合到该内部传输线的静电放电保护电路。
11.权利要求1的集成电路，其中所述信号是差分信号中的第一个，并且其中该集成电路包括另一内部传输线，耦合成在该另一内部传输线的第一端部接收所述差分信号中的第二个，以便将所述差分信号中的第二个无源传输到该另一内部传输线的第二端部；其中，所述第一电路和第二电路耦合到该另一内部传输线来接收所述差分信号中的第二个。
12.权利要求1的集成电路，包括另一内部传输线，其耦合成在该另一内部传输线的第一端部从所述外部传输线接收所述信号，并将该信号无源传输到该另一内部传输线的第二端部。
13.一种集成电路，包括在该集成电路中的信号发生器，用来产生信号；内部传输线，耦合成在该内部传输线的第一端部从该信号发生器接收信号，该内部传输线将该信号无源传输到该内部传输线的第二端部；第一电路，其输入端在该内部传输线的第一位置耦合到该内部传输线，以接收所述信号；和第二电路，其输入端在该内部传输线的第二位置耦合到该内部传输线，以接收所述信号，其中该第二位置不同于该第一位置。
14.权利要求13的集成电路，包括在该集成电路中的缓冲器，用于将所述信号驱动到所述内部传输线。
15.权利要求13的集成电路，包括端接电路，用来抑制来自该内部传输线的第二端部的信号反射。
16.权利要求15的集成电路，其中该端接电路具有与该内部传输线的阻抗相关的阻抗，以抑制信号反射。
17.权利要求13的集成电路，其中所述信号是数据信号。
18.权利要求13的集成电路，其中所述信号是时钟信号。
19.权利要求18的集成电路，其中第一电路包括时钟环。
20.权利要求13的集成电路，其中第一电路包括输入缓冲器，用于接收和驱动所述信号。
21.一种方法，包括在集成电路的一个或多个层中的内部传输线的第一端部从外部传输线接收信号而不使用端接电路；将该信号无源传输到该内部传输线的第二端部；由第一电路接收该信号，该第一电路具有在所述内部传输线的第一位置耦合到该内部传输线的输入端；和由第二电路接收该信号，该第二电路具有在所述内部传输线的第二位置耦合到该内部传输线的输入端，其中该第二位置不同于该第一位置。
22.权利要求21的方法，包括抑制来自所述内部传输线的第二端部的信号反射。
23.权利要求21的方法，其中所述信号是数据信号。
24.权利要求21的方法，其中所述信号是时钟信号。
25.权利要求24的方法，其中由第一电路接收所述信号包括由时钟环来接收所述信号。
26.权利要求21的方法，其中由第一电路接收所述信号包括由输入缓冲器来接收所述信号以驱动所述信号。
27.一种系统，包括电池；和集成电路，其耦合成从电池接收电能，该集成电路包括在该集成电路的一个或多个层中的内部传输线、第一电路和第二电路；其中，该内部传输线耦合成在该内部传输线的第一端部从外部传输线接收信号而不使用端接电路，并且将该信号无源传输到该内部传输线的第二端部；其中第一电路的输入端在该内部传输线的第一位置耦合到该内部传输线，以接收所述信号；其中第二电路的输入端在该内部传输线的第二位置耦合到该内部传输线，以接收所述信号，并且其中该第二位置不同于该第一位置。
28.权利要求27的系统，其中该内部传输线具有与所述外部传输线的阻抗相关的阻抗，以抑制信号反射。
29.权利要求27的系统，其中该集成电路包括端接电路，用来抑制来自所述内部传输线的第二端部的信号反射。
30.权利要求27的系统，其中该集成电路形成处理器的至少一部分。
全文摘要
本发明提供了集成电路的无源信号分配方法。在一个实施例中，集成电路可以包括在该集成电路的一个或多个层中的内部传输线。该内部传输线可耦合成在内部传输线的第一端部从外部传输线接收信号而不使用端接电路。该内部传输线可以将该信号无源传输到该内部传输线的第二端部。该集成电路可以包括第一电路，其输入端在该内部传输线的第一位置耦合到该内部传输线以接收所述信号；以及第二电路，其输入端在该内部传输线的第二位置耦合到该内部传输线以接收所述信号。该第二位置不同于该第一位置。另外也公开了其他实施例。
文档编号H04L7/00GK101043226SQ20061013099
公开日2007年9月26日 申请日期2006年12月29日 优先权日2005年12月29日
发明者F·奥马霍尼, B·卡斯珀, J·乔西, M·B·海库克, J·肯尼迪, M·曼苏里, S·R·穆尼 申请人:英特尔公司