一种数字信号隔离器及其方法
【专利摘要】本发明提供一种数字信号隔离器及其方法。所述数字信号隔离器包括发送模块和接收模块，发送模块用于将输入信号转换为两个不同幅值的电压信号同时将电压信号通过变压器方式发送给接收模块，接收模块用于将接收到的两个不同幅值的电压信号转换为一个相应脉冲宽度的输出信号。所述方法：包括发送过程和接收过程，发送过程为检测输入信号的上升沿和下降沿产生两个不同大小的电压信号；接收过程为发送过程的两个不同大小的电压信号通过变压器产生的相应的感应电压；相应的感应电压通过放大、比较、整形产生输出信号的上升沿和下降沿。本发明具有以下优点：本发明无需对反脉冲进行特殊处理，从而提高了通讯速率。
【专利说明】
一种数字信号隔离器及其方法
技术领域
[0001]本发明属于电子电路领域，具体涉及一种数字信号隔离器及其方法。
【背景技术】
[0002]随着高速和高质量自动测试设备需求的增加，高速隔离通信接口是必需的。电子系统中，不同的集成电路芯片之间的数字信号和模拟信号需要进行交互传递，为了集成电路之间信号和电源互不干扰，这样就要求集成电路之间有很高的电阻隔离特性。实现电子系统之间的隔离多采用光电耦合来实现，但其功耗、速度、隔离电压等方面往往不能达到最优。光电耦合的工作方式是输入的电信号驱动发光二极管(LED)，使之发出一定波长的光，被光探测器接收而产生光电流，再经过进一步放大后输出，这就完成了电-光-电的转换过程，从而起到输入、输出、隔离的作用。其优点是信号单向传输，具有较高的隔离电压和抗干扰能力;其缺点也比较明显，速度不会特别快，LED功耗较大，工作时间较长LED很容易老化。
[0003]由于光耦的种种缺点，工业界研发了基于高压电容和变压器的隔离通讯接口，但因高压电容的隔离电压有限，变压器隔离通讯作为主流研究方向。目前基于变压器的隔离通讯接口有几种调制方式:置位复位调制、幅度调制、脉冲技术调制和脉冲极性调制。传输速率方面以置位复位调制和脉冲极性调制为优，但是置位复位调制方式需要两个变压器来传输信号，而脉冲极性调制仅仅需要一个变压器。但是脉冲极性调制方式在实现过程中会产生反向脉冲，这种反向脉冲对脉冲极性调制来说是致命的，需要对反向脉冲进行抑制，这样会降低通讯速度。
【发明内容】
[0004]为解决上述问题，本发明提出了基于脉冲幅度的调制方式的一种数字信号隔离器及其方法。通过脉冲幅度调制产生不同幅度的脉冲用于指示输入信号的上升沿或下降沿。
[0005]本发明的技术方案是:
[0006]—种数字信号隔离器，包括发送模块和接收模块;发送模块包括正相边沿检测模块、反相边沿检测模块、非重叠逻辑控制模块、电流产生电路模块、主线圈NI以及逻辑门电路非门U15和与门U16;输入信号IN分别连接正相边沿检测模块的输入IN和反相边沿检测模块的输入IN;正相边沿检测模块的输出OUT连接非重叠逻辑控制模块的输入IN;反相边沿检测模块的输出OUT通过非门Ul 5连接与门U16的一个输入端;非重叠逻辑控制模块的一个输出端OUTl作为信号SP连接电流产生电路模块的输入SP;非重叠逻辑控制模块的另一个输出端0UT2连接与门U16的另一个输入端;与门U16的输出端作为信号SN连接电流产生电路模块的输入SN;电流产生电路模块的输出连接主线圈NI的一端，主线圈NI的另一端接地gndl;
[0007]接收模块包括次线圈N2、高通滤波器模块、信号放大电路模块、比较电路模块和波形处理电路模块;次线圈N2产生的电压通过高通滤波器模块滤波后输入给信号放大电路模块，信号放大电路模块将放大后的信号输入给比较电路模块，比较电路模块的输入给波形处理电路模块，信号经波形处理电路模块处理后作为输出out。
[0008]为了增大信号SP和信号SN的驱动能力:
[0009]优选的，发送模块还包括缓冲器U17和缓冲器U18;非重叠逻辑控制模块中与门U13的输出通过缓冲器U17作为信号SP连接电流产生电路模块;与门U16的输出通过缓冲器U18作为信号SN连接电流产生电路模块。
[0010]优选的，所述正相边沿检测模块包括与非门Ull和第一延时单元;输入IN连接与非门Ul I的一个输入端;输入IN通过第一延时单元连接与非门Ul I的另一个输入端;与非门Ul I的输出端作为正相边沿检测模块的输出端OUT。
[0011]优选的，所述反相边沿检测模块包括或非门U12和第二延时单元;输入IN连接或非门U12的一个输入端;输入IN通过第二延时单元连接或非门U12的另一个输入端;或非门U12的输出端作为反相边沿检测模块的输出端OUT。
[0012]进一步优选的:第一延时单元或第二延时单元为串联的非门逻辑电路RC延时电路。
[0013]优选的，所述非重叠逻辑控制模块包括与门U13和或门U14;非重叠逻辑控制模块的输入IN分别连接与门U13和或门U14的一个输入端;与门U13和或门U14交叉耦合;与门U13的输出端作为非重叠逻辑控制模块的一个输出端OUTl;或门U14的输出端作为非重叠逻辑控制模块的另一个输出端0UT2。
[0014]为了使电流产生电路模块产生不同的输出电流I1:
[0015]优选的，所述电流产生电路模块包括电流源IP、电流源IN以及开关Kl和开关K2;输入信号SP通过开关Kl控制电流源IP的接入状态、输入信号SN通过开关K2控制电流源IN的接入状态。
[0016]进一步优选的，所述电流产生电路模块中所述电流源IP、电流源IN为不同尺寸MOS管MPI和MP2; MPI和MP2的源级共同连接电源vddI; MPI的栅极接信号SP，MP2的的栅极接信号SN; MPI和MP2的漏极共同接输出端11。
[0017]更进一步优选的，所述电流产生电路模块中还包括MOS管MP3和MNl、电阻Rl ;MP1和MP2的漏极共同连接MP3的源级，MP3的漏极接输出端11，同时MP3的栅极接信号SN;输出端11通过电阻Rl连接NMOS管MNl的漏极，MNl的源级连接地gndl ,MNl的栅极连接信号SN。
[0018]优选的:所述高通滤波器模块包括电容CfiI和电阻Rf iI;输入端接电容Cf iI的一端，电容Cf iI的一端的另一端与电阻Rf iI的一端相连接作为输出端out ；电阻Rf i I的另一端接bias ο
[0019]优选的:所述信号放大电路模块为共源级放大电路、共漏极放大电路或者差分运算放大器。
[0020]进一步优选的:所述信号放大电路模块为共源级放大电路;信号放大电路包括MOS管MN21和电阻R21、输入Vin接MN21的栅极，MN21的源级接地gnd2，MN21的漏极接电阻R21的一端，同时MN21的漏极与电阻R21链接的一端作为输出端Vout、电阻R21的另一端接电源vdd20
[0021]优选的:所述比较电路模块根据放大电路模块的输出信号的电压值与所设置的两个阈值的大小的不同，产生两个比较输出值。
[0022]进一步优选的:所述比较电路模块包括两个比较器:第一比较器和第二比较器、还包括用于产生阈值的分压电阻:电阻R22、电阻R23和电阻R24。具体连接关系为:从电源vdd2到地gnd2电阻R22、电阻R23和电阻R24依次串联；电阻R22和电阻R23相连的一端接第一比较器的正相输入端；电阻R23和电阻R24相连的一端接第二比较器的正相输入端；电阻R22和电阻R23相连的一端的分压值为VrefH、电阻R23和电阻R24相连的一端的分压值为VrefL。输入Vin连接第一比较器的反相输入端和第二比较器的反相输入端。第一比较器的输出端为输出信号VPL、第二比较器的输出端为输出信号VPH。
[0023]所述波形处理电路模块包括异或门U21、D触发器U22、缓冲器U23以及第三延迟单元;输入信号VPL接异或门U21的一个输入端;输入信号VPH接异或门U21的另一个输入端；同时输入信号VPH通过第三延迟单元延迟后的信号Vd接D触发器U22的数据端D;异或门U21的输出端输出的信号Vck接D触发器U22的时钟端clk;D触发器U22的输出端Q接缓冲器U23的输入端;缓冲器U23的输出端为波形处理电路模块的输出端OUT。
[0024]为了使信号放大电路模块工作在合适的静态工作点，因此需要偏置电压。
[0025]优选的:所述偏置电路模块包括MOS管丽22和电流源121;丽22采用二极管连接方式，M N 2 2的漏极接电流源121的一端；电流源121的另一端接电源V d d 2 ; M N 2 2的源级接地gnd2;MN22的栅极为偏置电压信号端Vbias。
[0026]一种数字信号隔离方法:
[0027]包括发送过程和接收过程，所述发送过程为:检测输入信号的上升沿和下降沿产生两个不同大小的电压信号;接收过程为:发送过程的两个不同大小的电压信号通过变压器产生的相应的感应电压;相应的感应电压通过放大、比较、整形产生输出信号的的上升沿和下降沿。
[0028]优选的，所述发送过程包括如下步骤:
[0029]步骤Sll，检测到输入信号的上升沿时;生成电流产生第一控制脉冲信号和电流产生第二控制脉冲信号；
[0030]步骤S12，电流产生第一控制脉冲信号和电流产生第二控制脉冲信号控制电流产生模块生成第一电流值；
[0031]步骤S13，第一电流值在主送线圈上产生第一发送电压值；
[0032]步骤S14，检测到输入信号的下降沿时，生成电流产生第二控制脉冲信号；
[0033]步骤S15，电流产生第二控制脉冲信号控制电流产生模块生成第二电流值;第二电流值小于第一电流值；
[0034]步骤S16，第二电流值在主线圈上产生第二发送电压值；
[0035]优选的，所述接收过程包括如下步骤:
[0036]步骤S21，由主线圈上产生第一发送电压值在次线圈上产生第一接收电压值。
[0037]步骤S22，第一接收电压值经滤波和放大后产生第一放大信号；
[0038]步骤S23，第一放大信号经第一比较器和第二比较器分别输出脉冲信号VPL和VPH。[0039 ] 步骤S24，脉冲信号VPL和VPH通过波形整形电路生成输出信号的上升沿；
[0040]步骤S25，由主线圈上产生第二发送电压值产生在次线圈上产生第二接收电压值；
[0041]步骤S26，第二接收电压值经滤波和放大后产生第二放大信号；
[0042]步骤S27，第二放大信号经第一比较器输出脉冲信号VPL;
[0043]步骤S28，脉冲信号VPL通过波形整形电路生成输出信号的下降沿。
[0044]本发明具有以下优点:本发明无需对反脉冲进行特殊处理，从而提高了通讯速率。同时本发明电路结构简单，较容易实现;具有较高的共模电压抑制能力。
【附图说明】
[0045]图1本发明数字信号隔离器的发送模块框图。
[0046]图2本发明数字信号隔离器的发送模块框图。
[0047]图3本发明数字信号隔离器的正相边沿检测模块电路图。
[0048]图4本发明数字信号隔离器的反相边沿检测模块电路图。
[0049]图5本发明数字信号隔离器的非重叠逻辑控制模块电路图。
[0050]图6本发明数字信号隔离器的电流产生电路模块框图。
[0051]图7本发明数字信号隔离器的电流产生电路模块具体实施例之一。
[0052]图8本发明数字信号隔离器的电流产生电路模块具体实施例之二。
[0053]图9本发明数字信号隔离器的发送模块具体实施例之一。
[0054]图10本发明数字信号隔离器的发送模块信号波形图。
[0055]图11本发明数字信号隔离器的接收模块框图。
[0056]图12本发明数字信号隔离器的高通滤波器模块电路图。
[0057]图13本发明数字信号隔离器的信号放大电路模块电路图。
[0058]图14本发明数字信号隔离器的比较电路模块电路图。
[0059]图15本发明数字信号隔离器的波形处理电路模块电路图。
[0060]图16本发明数字信号隔离器的偏置电路模块电路图。
[0061]图17本发明数字信号隔离器的接收模块具体实施例之一。
[0062]图18本发明数字信号隔离器的接收模块信号波形图。
[0063]图19本发明数字信号隔离器的发送、接收模块信号对照波形图。
【具体实施方式】
[0064]下面结合实施例及附图对本发明作进一步详细、完整地说明。
[0065]如图1本发明数字信号隔离器的框图所示。由图1可知，本发明数字信号隔离器包括发送模块以及相对应的接收模块(见图1中虚线部分)。发送模块用于将输入信号转换为两个不同幅值的电压信号同时将电压信号通过变压器方式发送给接收模块，接收模块用于将接收到的两个不同幅值的电压信号转换为一个相应脉冲宽度的输出信号。发送模块和接收模块分别有各自的电源和地。
[0066]如图2本发明数字信号隔离器的发送模块框图所示。由图1可知，发送模块包括正相边沿检测模块、反相边沿检测模块、非重叠逻辑控制模块、电流产生电路模块、以及变压器的主线圈NI以及逻辑门电路。这里的逻辑门电路指非门U15和与门U16。输入信号IN分别连接正相边沿检测模块的输入IN和反相边沿检测模块的输入IN;正相边沿检测模块的输出OUT连接非重叠逻辑控制模块的输入IN;反相边沿检测模块的输出OUT通过非门U15连接与门U16的一个输入端;非重叠逻辑控制模块的一个输出端OUTl作为信号SP连接电流产生电路模块的输入SP;非重叠逻辑控制模块的另一个输出端0UT2连接与门U16的另一个输入端；与门U16的输出端作为信号SN连接电流产生电路模块的输入SN。电流产生电路模块的输出电流Il流过主线圈NI，即电流产生电路模块的输出连接主线圈NI的一端，主线圈NI的另一端接地gndl。正相边沿检测模块和反相边沿检测模块用于产生短脉冲信号；非重叠逻辑控制模块用于产生非重叠的控制信号；电流产生电路模块用于产生不同大小值的电流。
[0067]下面具体介绍发送模块中各个字模块。
[0068]正相边沿检测模块:
[0069]如图3本发明数字信号隔离器的正相边沿检测模块电路图所示。由图3可知，输入IN连接与非门Ul I的一个输入端;输入IN通过第一延时单元连接与非门Ul I的另一个输入端(即:输入IN连接第一延时单元的输入端，第一延时单元的输出端连接与非门UlI的另一个输入端)。与非门Ull的输出端作为正相边沿检测模块的输出端OUT。这里的第一延时单元起延时的作用，实际中可以有多种实现形式。例如可以串联的非门逻辑电路、也可以为RC延时电路等。
[0070]反相边沿检测模块:
[0071]如图4本发明数字信号隔离器的反相边沿检测模块电路图所示。由图4可知，输入IN连接或非门U12的一个输入端;输入IN通过第二延时单元连接或非门U12的另一个输入端(即:输入IN连接第二延时单元的输入端，第二延时单元的输出端连接或非门的另一个输入端)。或非门U12的输出端作为反相边沿检测模块的输出端OUT。与第一延时单元类似:同样的，这里的第二延时单元起延时的作用，实际中可以有多种实现形式;例如可以串联的非门逻辑电路、也可以为RC延时电路等。
[0072]非重叠逻辑控制模块:
[0073]如图5本发明数字信号隔离器的非重叠逻辑控制模块电路图所示。非重叠逻辑控制模块的作用是用于产生非重叠的控制信号。非重叠逻辑控制模块类似为一个RS触发器。由图5可知，非重叠逻辑控制模块的输入IN分别连接与门U13和或门U14的一个输入端;与门U13和或门U14交叉耦合，S卩:与门U13的输出端连接或门U14的另一个输入端；或门U14的输出端连接与门U13的另一个输入端；同时，与门U13的输出端作为非重叠逻辑控制模块的一个输出端OUTl;或门U14的输出端作为非重叠逻辑控制模块的另一个输出端0UT2。
[0074]电流产生电路模块:
[0075]电流产生电路模块的作用是通过前述电路产生的SP或SN信号的控制，产生不同的输出电流II。电流产生电路模块可以理解为SP或SN分别控制不同的电流的接入。如图6本发明数字信号隔离器的电流产生电路模块框图所示，由图6可知，输入信号SP通过开关Kl控制电流源IP的接入状态、输入信号SN通过开关K2控制电流源IN的接入状态，S卩:当SP控制的开关Kl闭合时，电流产生电路模块的输出为电流源IP ；当SN控制的开关K2闭合时，电流产生电路模块的输出为电流源IN。这里电流源IN和电流源IP的值(大小)不一样。具体的，电流源IP可以为电流源IN大小的两倍或者其他比例关系。
[0076]前述信号SP或信号SN通过控制不同尺寸MOS管的接入状态即可实现不同电流的输出。如图7本发明数字信号隔离器的电流产生电路模块具体实施例之一所示。由图7可知，MOS管MPl和MP2的尺寸是不一样的，用于产生不同的电流。MPl和MP2的源级共同连接电源vdd I; MPI的栅极接信号SP，MP2的的栅极接信号SN; MPI和MP2的漏极共同接输出端11。这里的MPl和MP2为PMOS管，即当信号SP为低电平MPl导通，MPl产生的电流源IP通过输出端Il流出；信号SN为低电平时MP2导通，MP2产生的电流源IN通过输出端11流出。电流源IP和电流源IN的大小由MPl和MP2的尺寸决定。
[0077]如图8本发明数字信号隔离器的电流产生电路模块具体实施例之二所示。相比较图7所示而言，图8为电流产生电路模块的更为优化的一种方式。与图7所示相比图8增加了额外的MOS管和电阻;MPI和MP2的漏极共同连接PMOS管MP3的源级，MP3的漏极接输出端11，同时MP3的栅极接信号SN，MOS管MP3在这里起开关的作用。这样做的目的是:当信号SN和信号SP同时为低电平时，MPI才能产生电流源IP并通过MP3流到输出端11。因为输出端11接主线圈NI的一端，为了使主线圈NI在没有驱动次线圈N2时更好的泄放电流，输出端Il通过电阻Rl连接NMOS管MNl的漏极，MNl的源级连接地gndl ,MNl的栅极连接信号SN。
[0078]发送模块具体实施例:
[0079]结合前述介绍的发送模块的各个子模块，下面介绍说明发送模块的一种实现方式。如图9本发明数字信号隔离器的发送模块具体实施例之一所示。由图9可知，发送模块在前述子模块的连接关系上增加了缓冲器U17和缓冲器U18。具体连接关系为:非重叠逻辑控制模块中与门U13的输出通过缓冲器U17作为信号SP连接电流产生电路模块;与门U16的输出通过缓冲器U18作为信号SN连接电流产生电路模块。增加上述缓冲器的好处是能够增大信号SP和信号SN的驱动能力，从而能够驱动更大或者更多的MOS管(例如尺寸更大的MPl或MP2等)。
[0080]为了更加清楚的描述发送模块，结合信号波形图进行说明。如图10本发明数字信号隔离器的发送模块信号波形图所示。由图10可知，输入信号IN从低到高变化时，正相边沿检测模块产生的短脉冲信号，这个脉冲信号将生成两个非重叠信号SP和SN。信号SP和信号SN同时为低电平时，电流产生电路模块中产生电流的MOS管MPl和MP2全部导通，此时产生的电流Il最大(即:图6中开关Kl和开关K2全部闭合，电流源IP和电流源IN全部接入)。
[0081]输入信号IN由高向低变化时，通过反相边沿检测模块产生短脉冲信号SN。低电平的SN信号使关闭MOS管MP2导通，同时高电平的SP信号使MOS管MPI关闭。此时电流产生电路模块中产生的电流Il较小(即:图6中开关Kl断开，开关K2全部闭合，电流源IN接入)。不同的大小的电流Il流过线圈NI时产生不同的电压VI，即两个不同大小的电流Il流过主线圈NI时产生的电压Vl为两个不同的电压值(幅值)的脉冲信号。作为次线圈N2从而产生的不同的电压V2，即电压V2也为两个不同的电压值(幅值)的脉冲信号。
[0082]依据前述描述及其发送模块信号波形图，对于本发明数字信号隔离器的发送过程可以理解为:检测输入信号的上升沿和下降沿产生两个不同大小的电压信号。
[0083]上述发送过程具体可以采用如下步骤:
[0084]步骤Sll，检测到输入信号的上升沿(由低电平变为高电平)时;生成电流产生第一控制脉冲信号(这里为SP)和电流产生第二控制脉冲信号(这里为SN);
[0085]步骤S12，电流产生第一控制脉冲信号和电流产生第二控制脉冲信号控制电流产生模块生成第一电流值；
[0086]第一电流值为电流值较大的电流。这里的较大是指:第一电流值大于后面所述的第二电流值。
[0087]步骤S13，第一电流值在主送线圈上产生第一发送电压值；
[0088]第一发送电压值为电压值较大的电压。这里的较大是指:第一发送电压值大于后面所述的第二发送电压值。
[0089]步骤S14，检测到输入信号的下降沿(由高电平变为低电平)时;生成电流产生第二控制脉冲信号(这里为SN);
[0090]步骤S15，电流产生第二控制脉冲信号控制电流产生模块生成第二电流值；
[0091]第二电流值为电流值较小的电流;这里的较小是指:第二电流值小于第一电流值。
[0092]步骤S16，第二电流值在主线圈上产生第二发送电压值;第二发送电压值为电压值较小的电压。
[0093]这里的较小是指:第二发送电压值小于第一发送电压值。
[0094]与发送模块相对应的还有接收模块，如图11本发明数字信号隔离器的接收模块框图所示。由图11可知，接收模块包括次线圈N2、高通滤波器模块、信号放大电路模块、比较电路模块和波形处理电路模块。同时为了使信号放大电路工作工作在合适的静态工作点，还包括偏置电路模块。次线圈N2产生的电压通过高通滤波器模块滤波后输入给信号放大电路模块，信号放大电路模块将放大后的信号输入给比较电路模块，比较电路模块的输入给波形处理电路模块，信号经波形处理电路模块处理后作为输出out。需要说明的是接收模块中的电源和地与发送模块的电源和地不同。这里接收模块中的电源和地分别为vdd2和gnd2。
[0095]下面具体介绍接收模块中各个字模块。
[0096]高通滤波器模块:
[0097]高通滤波器模块的作用是滤除V2中的低频噪声，以便后续电路处理。这里的高通滤波器为通用的结构。如图12本发明数字信号隔离器的高通滤波器模块电路图所示。由图12可知:包括电容Cfil和电阻Rfil。输入端接电容Cfil的一端，电容Cfil的一端的另一端与电阻Rf iI的一端相连接作为输出端out ；电阻Rf iI的另一端接bias。需要说明的是具体连接中bias接偏置电路模块，偏置模块提供的偏置电压通过高通滤波器的输出端out接到信号放大电路模块；
[0098]信号放大电路模块:
[0099]信号放大电路模块的作用是，将电压信号进行放大，以满足比较电路的需要。因此信号放大电路模块中的放大器可以为多种类型，只要能满足电压信号放大即可。具体可以为共源级放大电路、共漏极放大电路或者也可以为差分运算放大器。这里与最简单的共源级放大器为例进行介绍说明。如图13本发明数字信号隔离器的信号放大电路模块电路图所示。由图13可知:信号放大电路包括MOS管MN21和电阻R21、输入Vin接MN21的栅极，MN21的源级接地gnd2，MN21的漏极接电阻R21的一端，同时MN21的漏极与电阻R21链接的一端作为输出端Vout、电阻R21的另一端接电源vdd2。
[0100]比较电路模块:
[0101]比较电路模块的作用是用于对信号放大电路模块的输出信号进行检测，根据放大电路模块的输出信号的电压值与所设置的两个阈值的大小的不同，产生两个比较输出值。如图14本发明数字信号隔离器的比较电路模块电路图所示。由图14可知:比较电路模块包括两个比较器:第一比较器和第二比较器、还包括用于产生阈值的分压电阻:电阻R22、电阻R23和电阻R24。具体连接关系为:从电源vdd2到地gnd2电阻R22、电阻R23和电阻R24依次串联；电阻R22和电阻R23相连的一端接第一比较器的正相输入端；电阻R23和电阻R24相连的一端接第二比较器的正相输入端；电阻R22和电阻R23相连的一端的分压值为VrefH、电阻R23和电阻R24相连的一端的分压值为VrefL。输入Vin连接第一比较器的反相输入端和第二比较器的反相输入端。第一比较器的输出端为输出信号VPL、第二比较器的输出端为输出信号 VPH。
[0102]波形处理电路模块:
[0103]波形处理电路模块的作用是:用于生成与发送模块的输入信号IN类似的输出信号。如图15本发明数字信号隔离器的波形处理电路模块电路图所示。由图15可知:波形处理电路模块包括异或门U21、D触发器U22、缓冲器U23以及第三延迟单元。具体连接关系是:输入信号VPL接异或门U21的一个输入端;输入信号VPH接异或门U21的另一个输入端；同时输入信号VPH通过第三延迟单元延迟后的信号Vd接D触发器U22的数据端D;异或门U21的输出端输出的信号Vck接D触发器U22的时钟端clk;D触发器U22的输出端Q接缓冲器U23的输入端;缓冲器U23的输出端为波形处理电路模块的输出端OUT。
[0104]偏置电路模块:
[0105]为了使信号放大电路模块工作在合适的静态工作点，因此需要偏置电压。偏置电路模块的作用就是给信号放大电路模块提供偏置电压。如图16本发明数字信号隔离器的偏置电路模块电路图所示。由图16可知:偏置电路模块包括MOS管MN22和电流源121。具体连接关系是:MN22采用二极管连接方式(栅极和漏极相连)，MN22的漏极接电流源121的一端；电流源121的另一端接电源vdd2;MN22的源级接地gnd2;MN22的栅极为偏置电压信号端Vbias。
[0106]结合前述介绍的接收模块的各个子模块，下面介绍说明接收模块的具体实现方式。
[0107]接收模块的具体实施例之一:
[0108]如图16本发明数字信号隔离器的接收模块具体实施例之一所示。由图16可知，所示为前述模块的具体连接。需要强调的是这里的高通滤波器模块中的bias信号直接连接偏置电路模块的Vbias端，偏置模块提供的偏置电压通过高通滤波器的输出端out接到信号放大电路模块。另外，在这个实施例中在信号放大电路模块的输入端与地gnd2之间连接了调节电容Ctune，调节电容Ctune的作用是:用于调整经过变压器耦合来的电压信号幅度，同时用于滤除输入端的共模噪声信号。这里的调节电容Ctune并不是必须的。
[0109]为了更加清楚的描述接收模块，结合信号波形图进行说明。如图18本发明数字信号隔离器的接收模块信号波形图所示。由图18可知，由前述发送模块的主线圈NI的电压Vl经次线圈N2产生的电压V2;电压V2为两个不同幅值的脉冲信号。电压V2通过高通滤波器模块后叠加偏置模块提供的偏置电压(如:图18中所示的DC电压值，可以为0.8V)产生信号放大电路模块的输入信号Vin。信号Vin经信号放大电路模块放大后产生信号Vout。信号Vout的两个不同的幅值的脉冲通过比较器电路模块处理后产生电压VPL和电压VPiLiSVPHg第三延迟单元延迟AT之后成为信号Vd，异或门U21的输出端输出的信号Vck，信号Vd和信号Vck输入给D触发器U22后，在D触发器U22的输出端Q经缓冲器U23后就得到输出信号OUT。
[0110]依据前述描述及其接收模块信号波形图，对于本发明数字信号隔离器的接收过程可以理解为:发送过程的两个不同大小的电压信号通过变压器产生的相应的感应电压；相应的感应电压通过放大、比较、整形产生输出信号的的上升沿和下降沿。
[0111]上述接收过程具体可以采用如下步骤:
[0112]步骤S21，由主线圈上产生第一发送电压值在次线圈上产生第一接收电压值。
[0113]步骤S22，第一接收电压值经滤波和放大后产生第一放大信号(即图18中Vout的第一个反相波谷电压)。
[0114]步骤S23，第一放大信号经第一比较器和第二比较器分别输出脉冲信号VPL和VPH。
[0115]步骤S24，脉冲信号VPL和VPH通过波形整形电路生成输出信号的上升沿。
[0116]步骤S25，由主线圈上产生第二发送电压值产生在次线圈上产生第二接收电压值。
[0117]步骤S26，第二接收电压值经滤波和放大后产生第二放大信号(即图18中Vout的第二个反相波谷电压)。
[0118]步骤S27，第二放大信号经第一比较器输出脉冲信号VPL。
[0119]步骤S28，脉冲信号VPL通过波形整形电路生成输出信号的下降沿。对于信号经过本发明的数字信号隔离器处理后的效果，如图19本发明数字信号隔离器的发送、接收模块信号对照波形图所示。由图18可知，输入信号IN与输出信号OUT的波形类似，之间有一定的传播延时。
[0120]与现有技术相比，本发明的优点是:本发明无需对反脉冲进行特殊处理，从而提高了通讯速率。同时本发明电路结构简单，较容易实现;具有较高的共模电压抑制能力。
【主权项】
1.一种数字信号隔离器，其特征在于:包括发送模块和接收模块;发送模块包括正相边沿检测模块、反相边沿检测模块、非重叠逻辑控制模块、电流产生电路模块、主线圈NI以及逻辑门电路非门U15和与门U16;输入信号IN分别连接正相边沿检测模块的输入IN和反相边沿检测模块的输入IN;正相边沿检测模块的输出OUT连接非重叠逻辑控制模块的输入IN;反相边沿检测模块的输出OUT通过非门U15连接与门U16的一个输入端;非重叠逻辑控制模块的一个输出端OUTl作为信号SP连接电流产生电路模块的输入SP;非重叠逻辑控制模块的另一个输出端0UT2连接与门U16的另一个输入端;与门U16的输出端作为信号SN连接电流产生电路模块的输入SN;电流产生电路模块的输出连接主线圈NI的一端，主线圈NI的另一端接地gndl； 接收模块包括次线圈N2、高通滤波器模块、信号放大电路模块、比较电路模块和波形处理电路模块;次线圈N2产生的电压通过高通滤波器模块滤波后输入给信号放大电路模块，信号放大电路模块将放大后的信号输入给比较电路模块，比较电路模块的输入给波形处理电路模块，信号经波形处理电路模块处理后作为输出out。2.如权利要求1所述的数字信号隔离器，其特征在于:所述正相边沿检测模块包括与非门Ul I和第一延时单元;输入IN连接与非门Ul I的一个输入端;输入IN通过第一延时单元连接与非门Ull的另一个输入端;与非门Ull的输出端作为正相边沿检测模块的输出端OUT。3.如权利要求1所述的数字信号隔离器，其特征在于:所述反相边沿检测模块包括或非门U12和第二延时单元;输入IN连接或非门U12的一个输入端;输入IN通过第二延时单元连接或非门U12的另一个输入端;或非门U12的输出端作为反相边沿检测模块的输出端OUT。4.如权利要求1所述的数字信号隔离器，其特征在于:所述非重叠逻辑控制模块包括与门U13和或门U14;非重叠逻辑控制模块的输入IN分别连接与门U13和或门U14的一个输入端;与门U13和或门U14交叉耦合;与门U13的输出端作为非重叠逻辑控制模块的一个输出端OUTl;或门U14的输出端作为非重叠逻辑控制模块的另一个输出端0UT2。5.如权利要求1所述的数字信号隔离器，其特征在于:所述电流产生电路模块包括电流源IP、电流源IN以及开关Kl和开关K2;输入信号SP通过开关Kl控制电流源IP的接入状态、输入信号SN通过开关K2控制电流源IN的接入状态。6.如权利要求1所述的数字信号隔离器，其特征在于:所述高通滤波器模块包括电容Cfil和电阻Rfil;输入端接电容Cfil的一端，电容Cfil的一端的另一端与电阻Rfil的一端相连接作为输出端out ；电阻Rf iI的另一端接bias。7.如权利要求1所述的数字信号隔离器，其特征在于:所述信号放大电路模块为共源级放大电路、共漏极放大电路或者差分运算放大器。8.如权利要求1所述的数字信号隔离器，其特征在于:所述比较电路模块根据放大电路模块的输出信号的电压值与所设置的两个阈值的大小的不同，产生两个比较输出值。9.如权利要求1所述的数字信号隔离器，其特征在于:所述波形处理电路模块包括异或门U21、D触发器U22、缓冲器U23以及第三延迟单元;输入信号VPL接异或门U21的一个输入端;输入信号VPH接异或门U21的另一个输入端；同时输入信号VPH通过第三延迟单元延迟后的信号Vd接D触发器U22的数据端D;异或门U21的输出端输出的信号Vck接D触发器U22的时钟端clk;D触发器U22的输出端Q接缓冲器U23的输入端;缓冲器U23的输出端为波形处理电路模块的输出端OUT。10.一种数字信号隔离方法，其特征在于:包括发送过程和接收过程，所述发送过程为:检测输入信号的上升沿和下降沿产生两个不同大小的电压信号;接收过程为:发送过程的两个不同大小的电压信号通过变压器产生的相应的感应电压;相应的感应电压通过放大、比较、整形产生输出信号的的上升沿和下降沿。
【文档编号】H03K19/0175GK105897251SQ201610343605
【公开日】2016年8月24日
【申请日】2016年5月20日
【发明人】张启东
【申请人】西安矽源半导体有限公司