专利名称：用于减少延迟反射码间干扰的技术的制作方法
用于减少延迟反射码间干扰的技术
领域
在此公开的主题涉及用于减少延迟反射码间干扰的技术。 相关技术
周知在许多通信系统内，发射机和接收机之间的信号传输会产生码间干扰
("isr ) 。 isi除了起因于来自通信介质接口点处的阻抗失配的反射之外，还可 能由信号通过信道引起。接口点可以包括发射机对介质的连接以及接收机对介质的 连接。延迟反射isi可由从发射机通过通信介质传输到接收机的信号的反射产生， 其中这一反射在发射机和接收机之间经通信介质来回传播若干次。例如，延迟反射 isi可能会由接收机处失配生成的反射所产生，该反射传播回到远端发射机并被反 射回接收机。例如，图i描绘了响应于经失配信道传输的脉冲而会出现的延迟反射 isi的一个示例。延迟反射isi会破坏传输信号的信号质量，使得接收机无法以高 度完整性再现该传输信号，或者还会劣化系统性能，从而导致对系统部件的更高要 求。
附图简述
图i描绘了延迟反射码间干扰的一个示例。
图2描绘了根据本发明一个实施例的能够相互通信的各节点的一个示例。 图3示出了根据本发明一个实施例的在其中可以使用本发明各实施例的系统 的一个示例性实现。
图4和图5描绘了根据本发明实施例的解码器的示例。 图6和图7描绘了根据本发明实施例的示例性流程图。 注意，在不同附图中使用的相同标号来指示相同或类似的元素。
详细描述
本说明书通篇对"一个实施例"或"某个实施例"的引用指的是结合该实施
例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因而，在本 说明书通篇各处出现的短语"在一个实施例中"或"在某一实施例中"不必都指代 同一实施例。此外，在一个或多个实施例中，这些特定的特征、结构或特性可被组合。
图2描绘了根据本发明一个实施例的节点110和120的一个示例。节点110 和120各自都可以包括任何处理系统和/或通信设备。例如，节点110和120可以 被实现为一对交换机、 一对路由器、 一对服务器、交换机和路由器、交换机和服务 器、服务器和路由器等等。节点110和120的其他示例还可以包括高端服务器、超 级计算机、机群、网格计算、工作组交换机上行链路、集合上行链路、存储系统等 等。各实施例在这一上下文中不受限制。
例如，节点110和120各自可以包括主机计算逻辑、编码器和发射机对、以 及接收机和解码器对。主机计算逻辑可以执行任何操作，并且可以包括使用主板互 连的微芯片或集成电路、硬连线逻辑、由存储器设备存储并由微处理器执行的软件、 固件、专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)的任何组合。例 如，节点110的主机计算逻辑可以利用编码器和发射机对以及接收机和解码器对来 与节点120通信。
例如，编码器和发射机对可以使用相关协议来准备用于传输的信号，而接收 机和解码器对则可以解码根据该相关协议传输的信号。例如，编码器可以接收净荷
比特流并提供根据低密度奇偶校验码(LDPC)编码的已编码比特流，将该已编码 比特流映射到一调制方案(诸如，带有16个可能值的脉冲调幅码元)，提供128 个双(DSQ)码元，并且提供对这128个DSQ码元的Tomlinson-Harashima预编码。 例如，LDPC至少在R.G. Gallager的"Low-density parity-check codes"(低密度奇 偶校验码)，IRE Trans. Inform. Theory,第8巻，21-28页，1962年1月中有所描 述。发射机可以发送已编码码元。在某些实施例中，也可使用其他的前向纠错(FEC) 编码方案来代替LDPC或作为其之外的附加。
在某些实施例中，节点110和120之间的通信可以使用线105来提供。在某 些实施例中，线105可以包括铜材料，并且可以提供以至少接近十(10)吉比特每 秒的双向数据传输速率在各节点之间相互通信的能力(即，以10吉比特每秒来发 送数据，同时以IO吉比特每秒接收数据)，虽然也可以使用其他的传输速率。例 如，节点110和120各自可以根据例如由IEEE 802.3an系列标准所定义的进化的 10Gbase-T标准来经线105通信，尽管可使用其他标准，诸如IEEE 802.3家族中所
描述的标准。例如，线105可以包括一对铜双绞线。例如，线105可以是Category 5、 6、 6a或7网络电缆和/或任何其他屏蔽或非屏蔽电缆。在某些实施例中，还可 以使用任何介质类型的网络来提供节点110和120之间的通信，这些网络可以使用 铜双绞线对、光学信道、无线信道、电力线信道、声学/声纳信道、印刷电路板(PCB)、 背板、同轴电缆或任何其他介质来访问。
图3示出了根据本发明一个实施例的在其中可以使用本发明各实施例的一个 收发机系统的示例性实现。例如，收发机可以同时包括接收和发送信号的能力。在 某些实施例中，延迟反射ISI可以通过下列的任一项或两者来减轻(1)将发射 机延迟反射ISI减轻信号发送至在其中引起延迟反射ISI的信道内，和/或(2)在 引起延迟反射ISI的信道内传输的信号的接收机内减轻延迟反射ISI。例如，"信 道"可以指的是一对铜导线或者其他信号传播介质。例如，网络接口可由网络节点 110和120中的任一个用来结合其他逻辑一并使用。
例如，关于网络接口的接收机部分，模拟前端350可以接收经线(诸如但不 限于线105)发送的信号。模拟前端350可以包括模数转换器和其他模拟部件。模 拟前端350可以提供数字格式的信号。
数字信号处理器(DSP)和LDPC解码器352可以至少根据LDPC解码方案 将例如在128 DSQ格式下传输的信号转换成已解码比特。在某些实施例中，也可 使用其他的前向纠错(FEC)解码方案来代替LDPC或作为其之外的附加。在某些 实施例中，数字信号处理器(DSP)和解码器352可以使用至少参考图4和图5描 述的技术来减少接收信号内的延迟反射ISI，虽然也可以使用其他的技术。解码器 352可以向物理编码子层(PCS) 354提供从接收信号中导出的已解码比特。
PCS 354至少执行成帧、循环冗余校验(CRC)、对已解码比特的调制以及根 据相关标准的映射。诸如十吉比特介质独立接口 ((XGMII)或十吉比特附件单元接 口 (XAUI)等接口可用于通信地耦合PCS 354和媒体访问控制(MAC) 370，虽 然也可以使用其他接口。
MAC 370至少可以根据相关标准在例如OSI层模型中的层2和3中执行协议 层处理。
关于网络接口的发送部分，LDPC编码器360可以用来根据LDPC技术对信息 进行编码以供传输。在某些实施例中，也可使用前向纠错(FEC)编码方案来代替 LDPC或作为其之外的附加。例如，LDPC编码器360还可以执行对脉冲调幅(PAM) 码元的映射(例如，16级)以及Tomlinson-Harashima预编码。
数字信号处理器(DSP) 362可以提供一发射机延迟反射ISI减轻信号以供传 输到引起延迟反射ISI的信道。该发射机延迟反射ISI减轻信号减轻信道内存有的 延迟反射ISI。 DSP 362可以基于由接收机传送的延迟反射ISI的延迟和/或形状来 生成发射机延迟反射ISI减轻信号。例如，接收机可以使用如下关于信道反射消除 器410描述的技术来确定延迟反射ISI的延迟和/或形状以生成延迟反射ISI减轻信 号，虽然也可以使用其他技术。例如，在使用多个信道传输信号时，发射机延迟反 射ISI减轻信号可以被发送至每个信道，其中每个发射机延迟反射ISI减轻信号的 属性可以基于该信道上的延迟反射ISI的特性。
模拟前端364可以将数字信号转换成模拟格式并执行模拟滤波。例如，模拟 前端364可以向线发送由LDPC编码器360编码的信号或发射机延迟反射ISI减轻 信号中的任一种或两者以供传输。
图4描绘了根据本发明一个实施例的解码器的一个示例。例如，解码器可以 被包括在DSP和LDPC解码器352内或由其使用。根据本发明的一个实施例，该 解码器至少能够减轻主体和延迟反射ISI。该解码器的一个实现可以包括系统400A 和低密度奇偶校验码(LDPC)解码器408。系统400A的一个实现可以包括前馈均 衡器(FFE) 402、加法器402、限幅器406和信道反射消除器410。
在某些实施例中，当使用128DSQ解码来传输信号时，提供四个信道以使得 系统400A可以被复制为系统400B-D，并且LDPC解码器408可以从系统400A-D 的每一个中接收软决策码元，其中每个副本都处理一信道。基于对四个信道中的每 个信道的处理，LDPC解码器408可以为系统400A-D的每一个提供试探性或硬决 策。当然，在其他应用中也可以使用其他数量的信道。
前馈均衡器(FFE) 402可以接收从发射机发送的数字格式的信号作为输入信 号。例如，发射机可以根据由进化的IEEE 802.3an系列标准所定义的10Gbase-T 标准来发送信号，虽然也可以使用其他标准。例如，发送的信号可以包括根据LDPC 编码并使用脉冲调幅(PAM)码元(例如，16级)映射的净荷比特，和/或应用了 Tomlinson-Harashima予页编石马。
FFE 402减轻输入信号内的ISI。 FFE 402可以被实现为自适应有限冲激响应 (FIR)滤波器，它带有适用于最小化主体ISI的系数。例如，FFE402可以使用最 小均方(LMS)或递归最小平方(LS)方案来自适应地修改滤波器抽头系数以最 小化ISI。也可使用其他技术来减轻ISI。 FFE402提供含噪声的己编码PAM 16码 元作为输出信号。
加法器404将接收自FFE 402的输出信号与包括延迟反射ISI减轻信号的信道 反射消除器410的输出相加。由信道反射消除器410提供给加法器404的延迟反射 ISI减轻信号可以减轻存在于由FFE 402提供的输出信号内的延迟反射ISI。加法器 404可以向限幅器406提供具有减轻的延迟反射ISI的信号。
限幅器406可以将来自加法器404的信号转换成软决策码元(例如，带噪声 的已编码PAM16码元)。软决策码元可以是高分辨率格式的决策码元和噪声的组 合。例如，限幅器406可以将软决策码元提供给LDPC解码器408。限幅器406还 可以将软决策码元传送给信道反射消除器410。限幅器406的某些实现可以包括均 衡器。
在某些实施例中，当使用128 DSQ解码时，可由限幅器406的四个实例将PAM 16软决策码元的四个信道提供给LDPC解码器408，其中每个实例处理一个信道。 LDPC解码器408可以在块处理之后减轻由限幅器406的每个实例提供的软决策码 元内的噪声和差错。例如，在由限幅器406的每个实例提供的软决策码元上，LDPC 解码器408可以执行奇偶校验节点处理和比特节点处理、未编码比特提取、以及在 校验节点和比特节点之间传递外来信息。例如，LDPC解码器408可以使用如下各 方案的任一种或其组合最大后验概率、Bahl Cocke Jelinek & Raviv、 一致最大功 效和/或和乘算法。LDPC解码器408可以输出包括数据以及在进化的802.3an标准 中描述的其他信息的硬决策码元。这些数据和其他信息可由主机系统或其他设备的 应用程序用于诸如而不限于电子邮件或因特网浏览。
LDPC解码器408可以减轻由限幅器406提供的软决策码元内的噪声和差错并 且可以生成试探性决策码元。试探性决策码元可以表示比LDPC解码器408从限 幅器406中接收的软决策码元具有更少噪声和差错，但比最终硬决策码元中存在更 多噪声和差错的码元。LDPC解码器408可以按迭代的方式操作并且可以在多次迭 代之后生成试探性决策，这一迭代次数要少于生成相应的硬决策码元所需的迭代次 数。LDPC解码器408可以输出试探性或硬决策码元给信道反射消除器410。
在某些实施例中，当使用128DSQ解码时，可由LDPC解码器408将试探性 或硬决策码元的四个信道提供给信道反射消除器410的四个实例，其中每个实例处 理一个信道。LDPC解码器408可以将试探性或硬决策码元提供给信道反射消除器 410的一个或多个实例。
在某些实施例中，信道反射消除器410可以接收来自LDPC解码器408的试 探性或硬决策码元。信道反射消除器410可以响应于由LDPC解码器408提供的
试探性或硬决策码元来生成延迟反射ISI减轻信号。该延迟反射ISI减轻信号能够
减轻由加法器404接收自FFE 402的信号中的延迟反射ISI。
例如，在一个实施例中，信道反射消除器410可以应用长度为X个系数的窗 口来响应于延迟的试探性或硬码元生成延迟反射ISI减轻信号。在某些实施例中， 信道反射消除器410可被实现为一延迟以及长度为X个抽头的自适应FIR。每个抽 头都具有一个相关联的系数。每个系数可表示近似1/800微秒的一个码元周期，虽 然在其他应用中也可以使用其他的码元周期或持续时间。X的持续时间与延迟反射 ISI的持续时间相比可以更短、相同或更长。
例如，信道反射消除器410可以基于由FFE 402提供给FFE 402的信号而在 时刻t-k向加法器404输出延迟反射ISI减轻信号，而在其中延迟反射ISI被延迟 反射ISI减轻信号减轻的由FFE 402提供给加法器404的信号则可以在时刻t由FFE 402提供给加法器404。例如，在时刻t提供给加法器404的信号可以是在时刻t-k 提供给加法器404的信号的反射。
在训练中，信道反射消除器410可以确定要应用的延迟以及滤波器抽头系数。 例如，要应用的延迟可以指示延迟反射ISI可能位于其中的长度为X的窗口的起始 位置(在时域中)。例如，为了确定该延迟，可以将长度为W的搜索窗分成N个 搜索部分，其中X*N=W并且X是一搜索部分的长度。例如，为了观察每个搜索 部分，信道反射消除器410可以单步通过(step through) X*n的延迟，其中n是搜 索部分的个数并且在0至N-1之间递增。
在训练中，对于N个搜索部分的每一个(例如，每个递增的延迟)而言，基 于试探性或硬决策的输入(每一个都包括训练数据)以及来自限幅器406的软决策 码元中存在的差错，信道反射消除器410例如可以使用LMS算法来改写各系数以 最小化限幅器406提供的差错。训练数据可以包括一己知序列以及来自发射机的一 空闲码元序列的部分，并且可以来自PCS。例如，PCS可由一远程发射机锁定到 一己知序列发射机的定时上。
信道反射消除器410可以选择与各系数的最高能量相对应或者与在来自 LDPC解码器408的硬或试探性决策与延迟的限幅器输出之间的最佳相关性相对应 的搜索部分。信道反射消除器410其后就可应用与该选定的搜索部分相对应的延 迟。信道反射消除器410其后还可以应用在处理该选定搜索部分的结论处所确定的 系数(即，适用于最小化由限幅器406提供的差错的系数)。这一延迟可以例如在 训练模式之后用于延迟试探性或硬决策。因此，由信道反射消除器410应用的该延 迟可以被表示为X^一叩t，其中X是对信道反射消除器410的输入的单位时间延迟， 而n_opt则表示该选定搜索部分的部分个数。所确定的延迟可以与从信号开始(即， 时刻O)到约延迟反射ISI的开始的持续时间相对应。例如，就
图1而言，该延迟 可以是时刻0和延迟反射ISI开始之间的时间差。
在训练模式之后和空闲模式期间，信道反射消除器410可以基于诸如训练数 据或空闲码元以及来自限幅器的差错等输入，使用例如LMS算法来持续改写各系 数以最小化来自限幅器406的差错。在训练模式之后和空闲模式期间，信道反射消 除器410可以基于诸如来自限幅器406的差错以及硬或试探性决策等输入，使用例 如LMS算法来持续改写各系数以最小化来自限幅器406的差错。
图5描绘了根据本发明一个实施例的解码器的一个示例。根据本发明的一个 实施例，该解码器至少能够减轻主体和延迟反射ISI。该解码器的一个实现可以包 括系统500A和LDPC解码器508。系统500A的一个实现可以包括前馈均衡器 (FFE) 502、加法器502、限幅器506和信道反射消除器510。
在某些实施例中，当使用128 DSQ解码时，提供四个信道以使得系统500A 可以被复制为系统500B-D，并且LDPC解码器508可以从系统500A-D中接收软 决策码元，其中系统500A-D的每个实例都处理一信道。
FFE 502和加法器504可以分别使用与FFE 402和加法器404相似的方式来实现。
限幅器506可以将来自加法器504的信号以与限幅器406相类似的方式转换 成软决策码元。例如，限幅器506可以将软决策码元提供给LDPC解码器508以 及信道反射消除器510。
LDPC 508可以基于来自限幅器506的软决策码元来提供硬决策码元。在某些 实施例中，当使用128DSQ解码来传输信号时，可由限幅器506的四个副本将PAM 16软决策码元的四个信道提供给LDPC解码器508，其中每个副本处理一个信道。 LDPC解码器508可以使用与LDPC 408类似的方式来提供硬决策码元。
信道反射消除器510可以向加法器504提供延迟反射ISI减轻信号来减轻由加 法器404接收的信号内的延迟反射ISI。信道反射消除器510除了使用来自限幅器 506的软决策码元而非来自LDPC解码器508的试探性或硬决策码元之外，以与信 道反射消除器410相类似的方式操作，从而确定延迟和要使用的系数以便生成延迟 反射ISI减轻信号。
图6描绘了根据本发明一个实施例的进程600的一个示例性流程图，该进程
600可用于减轻接收到的信号内的主体和延迟反射ISI并将接收到的信号转换成已
解码信号。例如，进程600可由图4和/或5中的各系统来利用。
在框602，进程600可以减轻接收信号内的主体ISI。例如，可以使用带有适 用于最小化主体ISI的自适应有限冲激响应(FIR)滤波器技术。例如，可以使用 最小均方(LMS)或递归最小平方(LS)方案来自适应地修改滤波器抽头系数。 框602可以提供含噪声的已编码PAM 16码元，虽然也可以提供其他的信号格式。 在框604，进程600可减轻带有在框602中减轻的主体ISI的该接收信号内的 延迟反射ISI。例如，该延迟反射ISI可以通过应用延迟反射ISI减轻信号来减轻。 该延迟反射ISI减轻信号可以通过使用对延迟的软、试探性或硬决策码元的输入信 号作出响应的信道反射消除器来生成。在使用软决策码元来提供延迟反射ISI减轻 信号的各情况中，软决策码元被直接从限幅器中传递。在使用试探性或硬决策码元 来提供延迟反射ISI减轻信号的各情况中，LDPC或其他FEC解码器可以提供试探 性或硬决策码元。
在框606，进程600可以将带有减轻的主体和延迟反射ISI的接收信号转换成 硬决策码元。例如，框606可以包括对带有减轻的主体和延迟反射ISI的接收信号 的块处理和LDPC和/或FEC解码。硬决策码元可以包括数据以及在进化的802.3an 标准中描述的其他信息。这些数据及其他信息可由主机系统或其他设备内的应用程 序用于诸如而不限于电子邮件或因特网浏览。
图7描绘了根据本发明一个实施例的能够用于生成发射机延迟反射ISI减轻信 号的进程700的一个示例性流程图。例如，该进程700可由图3中的系统利用以将 信号发送至引起延迟反射ISI的信道内，以便减轻延迟反射ISI。
在框702，进程700可以从接收机中接收描述延迟反射ISI的特性的信息。例 如，上述特性可以包括延迟反射ISI的延迟和/或形状。提供这些特性的接收机可以 使用早前关于信道反射消除器描述的技术来确定延迟反射ISI的延迟和/或形状，从 而生成延迟反射ISI减轻信号。
在框704，进程700可以基于延迟反射ISI的特性来生成发射机延迟反射ISI 减轻信号。
在框706，进程700可以将发射机延迟反射ISI减轻信号发送至在其中对于通 过该信道传播的信号引起延迟反射ISI的信道。发射机延迟反射ISI减轻信号减轻 了该信道上存有的延迟反射ISI。
本发明的各实施例可以被实现为以下各项的任一项或组合使用主板互连的
微芯片或集成电路、硬连线逻辑、由存储器设备存储并由处理器执行的软件、固件、
专用集成电路(ASIC)、和/或现场可编程门阵列(FPGA)。术语"逻辑"作为 示例可以包括软件或硬件、和/或软件和硬件的结合。
各附图和以上描述给出了本发明各示例。虽然被描绘为多个完全不同的功能 项，但是本领域普通技术人员将会认识到这些元素的一个或多个可以组合为单个功 能元素。可选地，某些元素也可以被分成多个功能元素。来自一个实施例的各元素 可以添加到另一实施例。例如，在此描述的各进程的次序可以变化并且不限于在此 描述的方式。无论是否在说明书中明确给出，诸如结构、维度和使用材料差异等各 种变化都是可能的。本发明的范围至少与所附权利要求给出的一样宽。
权利要求
1.一种方法，包括接收包括延迟反射码间干扰(ISI)的信号；减轻所述信号内的延迟反射ISI；以及基于具有减轻的延迟反射ISI的所述信号提供数据。
2. 如权利要求l所述的方法，其特征在于，所述信号包括通过其中引起延迟 反射ISI的信道传播的信号。
3. 如权利要求l所述的方法，其特征在于，所述减轻延迟反射ISI包括 生成延迟反射ISI减轻信号；以及将所述延迟反射ISI减轻信号与所述信号相组合以减轻所述信号内的延迟反 射ISI。
4. 如权利要求l所述的方法，其特征在于，所述减轻延迟反射ISI包括 在所述信号的发射机处，生成延迟反射ISI减轻信号；以及 在所述信号的所述发射机处，将所述延迟反射isi减轻信号发送至在其中传播所述信号的信道，以减轻所述信号内的延迟反射isi。
5. 如权利要求4所述的方法，其特征在于，还包括将有关延迟反射ISI的特性的信息从一远程收发机传送至所述发射机。
6. 如权利要求l所述的方法，其特征在于，所述减轻延迟反射ISI包括 在所述信号的接收机处，生成延迟反射ISI减轻信号；在所述信号的所述接收机处，将所述延迟反射ISI减轻信号与所述信号相组合 以减轻所述信号内的延迟反射ISI;在所述信号的发射机处，生成延迟反射ISI减轻信号；以及在所述信号的所述发射机处，将所述延迟反射ISI减轻信号发送至在其中传播所述信号的信道，以减轻所述信号内的延迟反射isi。
7. 如权利要求l所述的方法，其特征在于，所述减轻延迟反射ISI包括让所述信号通过一限幅器，其中所述限幅器的输出被直接传送至一信道反射 消除器，并且其中所述信道反射消除器要生成延迟反射ISI减轻信号。
8. 如权利要求l所述的方法，其特征在于，所述减轻延迟反射ISI包括 让所述信号通过一限幅器，其中所述限幅器的输出被提供给一前向纠错(fec)解码器，并且其中所述fec解码器向一信道反射消除器提供试探性和最终码元决 策中的任一种，并且其中所述信道反射消除器要生成延迟反射ISI减轻信号。
9. 如权利要求l所述的方法，其特征在于，所述提供数据包括对具有减轻的 延迟反射ISI的所述信号执行前向纠错。
10. —种装置，包括用于接收包括延迟反射码间干扰(ISI)的信号的逻辑； 用于减轻所述信号内的延迟反射ISI的逻辑；以及 用于基于具有减轻的延迟反射isi的所述信号来提供数据的逻辑。
11. 如权利要求io所述的装置，其特征在于，所述用于减轻延迟反射ISI的逻辑包括信道反射消除器；以及包括至少一个均衡器的限幅器，其中所述限幅器的输出被直接传送至所述信 道反射消除器，其中所述信道反射消除器要部分基于所述限幅器的输出来生成延迟反射isi减轻信号。
12. 如权利要求IO所述的装置，其特征在于，所述用于减轻延迟反射ISI的逻辑包括前向纠错(fec)解码器 信道反射消除器；以及包括至少一个均衡器的限幅器，其中所述限幅器的输出被提供给所述fec解 码器，并且其中所述fec解码器向所述信道反射消除器提供试探性和最终码元决策中的任一种，并且其中所述信道反射消除器要部分基于所提供的试探性或最终码 元决策来生成延迟反射isi减轻信号。
13.如权利要求io所述的装置，其特征在于，所述用于减轻的逻辑包括 用于生成延迟反射isi减轻信号的逻辑；以及用于将所述延迟反射isi减轻信号与所述信号相组合以减轻所述信号内的延 迟反射isi的逻辑。
14.如权利要求io所述的装置，其特征在于，所述提供数据的逻辑包括用于 对具有减轻的延迟反射isi的所述信号执行前向纠错的逻辑。
15. —种方法，包括将信号发送至在其中引起延迟反射isi的信道； 接收来自远程收发机的描述所述延迟反射isi的信息； 基于所述信息来生成延迟反射isi减轻信号；以及将所述延迟反射isi减轻信号发送至所述信道以减轻所述信号内的延迟反射isi。
16.如权利要求15所述的方法，其特征在于，还包括在所述信号由所述信道传播时基于所发送的延迟反射isi减轻信号来减轻所述信号内的延迟反射isi;以及在接收机处，基于具有通过所发送的延迟反射isi减轻信号来减轻的延迟反射isi的所述信号来提供数据。
17.如权利要求15所述的方法，其特征在于，所述信息包括所述延迟反射isi 的延迟和形状，并且其中所述信息由所述延迟反射isi的远程收发机提供。
18. —种装置，包括用于将信号发送至在其中引起延迟反射isi的信道的逻辑； 用于接收来自远程收发机的描述所述延迟反射isi的信息的逻辑; 用于基于所述信息来生成延迟反射isi减轻信号的逻辑；以及用于将所述延迟反射isi减轻信号发送至所述信道以减轻所述信号内的延迟 反射isi的逻辑。
19. 如权利要求18所述的装置，其特征在于，所述信息包括所述延迟反射isi 的延迟和形状，并且其中所述信息由所述延迟反射isi的远程收发机提供。
20. 如权利要求18所述的装置，其特征在于，所述信号包括经由铜双绞线对、 光学信道、无线信道、电力线信道、声学信道、铜线、印刷电路板、背板和同轴电 缆中的任一种传输的信号。
21. —种系统，包括 包括处理器、存储器和总线的计算机；通信地耦合至所述总线的网络接口 ，所述网络接口包括用于接收包括延迟反射码间干扰(isi)的信号的逻辑， 用于减轻所述信号内的延迟反射isi的逻辑，以及 用于基于具有减轻的延迟反射isi的所述信号来提供数据的逻辑。
22. 如权利要求21所述的系统，其特征在于，所述用于减轻所述信号内的延迟反射isi的逻辑包括用于生成延迟反射isi减轻信号的逻辑；以及用于将所述延迟反射isi减轻信号与所述信号相组合以减轻所述信号内的延 迟反射isi的逻辑。
23. 如权利要求21所述的系统，其特征在于，还包括发射机系统，所述发射机系统包括用于将信号发送至在其中引起延迟反射isi的信道的逻辑； 用于接收来自所述网络接口的描述所述延迟反射isi的信息的逻辑； 用于基于所述信息来生成延迟反射isi减轻信号的逻辑；以及 用于将所述延迟反射isi减轻信号发送至所述信道以减轻所述信号内的延迟 反射isi的逻辑。
全文摘要
描述了用于减轻信号内延迟反射码间干扰(ISI)的技术。在某些实现中，在信号接收机处提供信道反射消除器来减轻接收信号内的延迟反射ISI。该信道反射消除器可以被提供以来自均衡器输出的信号或者来自前向纠错(FEC)解码器的试探性或最终决策。基于来自均衡器输出的信号或者来自FEC解码器的试探性或最终决策，信道反射消除器就可以生成一信号用来减轻接收信号内的延迟反射ISI。另外地或者可选地，在某些实现中，该信号的远程发射机生成延迟反射ISI减轻信号来减轻经信道传输的信号内存有的延迟反射ISI。该发射机可以使用由该远程信号接收机提供的信息来生成延迟反射ISI减轻信号。
文档编号H04L25/03GK101189845SQ200680019534
公开日2008年5月28日 申请日期2006年4月28日 优先权日2005年5月3日
发明者A·默茨, B·巴布利尔 申请人:英特尔公司