用于降低ofdm传输波形峰均值比的方法和设备的制作方法

专利名称：用于降低ofdm传输波形峰均值比的方法和设备的制作方法
技术领域：
概括地说，本申请涉及通过分布式网络的信息传输，更具体地说，涉 及用于降低OFDM传输信号的峰均值比的方法和设备。
背景技术：
数据网络(比如无线通信网)需要在专为单独某个终端定制的服务和 向大量终端提供的服务之间进行折衷。举个例子，向很多资源有限的便携 式设备(用户)分发多媒体内容就是个复杂的问题。因此，对于网络管理 员、内容零售商和服务提供商来说，找到一种快速高效地分发内容和/或其
它网络服务的方法，并且通过此方法提高带宽利用率和功率效率是非常重 要的。
在当前的内容传递/媒体分发系统中，将实时的和非实时的服务打包并 分发给网络上的设备。举个例子，通信网络可以利用正交频分复用(OFDM) 在网络服务器和一个或多个移动设备之间提供通信。在这一技术中，将构 成传输波形的OFDM符号流与服务打包以便通过分发网络进行分发。每个 符号包括由要传输的数据进行调制的多个子载波。
通常，传输波形需要满足监管机构设定的规范。为了满足特定的频谱 规范，放大传输信号不应该引入任何的失真。举个例子，发射机的功率放 大器应该在发射信号的整个动态范围内线性地工作。
传输波形的一个测量指标叫做峰均值比(PAR)。 一般来说，传输波形的PAR等级越高，就需要越大的功率放大器，耗电量也就越多。 一种用于 降低传输波形的PAR等级的方法是削减该传输波形以保证特定的PAR特 征。但不幸的是，这种技术带来的后果是产生较高的带外频率分量，这不 是期望的结果。
因此，找到一种用于降低传输波形的PAR等级而不产生高带外频率分 量的系统，并因此克服高PAR等级相关的问题将是非常有利的。

发明内容
在一个或多个方面，提供了PAR降低系统，包括方法和设备，用于降 低传输波形的PAR等级。例如，相比于实际数据传输期间的PAR等级，传 输波形在没有实际数据要传输的时候PAR等级更高。在一个方面，PAR降 低系统用于保证无论是否有实际数据在进行传输，该传输波形都保持完全 一致的PAR等级。由于该系统用于降低传输波形的PAR等级，所以也能够 降低功率放大器尺寸并减少相应的功耗。
在一方面，提供了一种用于降低传输波形的峰均值比的方法。该方法 包括获取主要加扰器序列；生成具有基于要加扰的数据的长度特征的次 要加扰器序列；组合主要和次要加扰器序列以便产生PAR降低序列。
在另一方面，提供了一种用于降低传输波形的峰均值比的设备。该设 备包括次要生成器，用于生成具有基于要加扰的数据的长度特征的次要 加扰器序列；组合逻辑电路，用于组合主要加扰器序列和次要加扰器序列 以便产生PAR降低序列。
在另一方面，提供了一种用于降低传输波形的峰均值比的设备。该设 备包括用于获取主要加扰器序列的模块；用于生成具有基于要加扰的数 据的长度特征的次要加扰器序列的模块；用于组合主要和次要加扰器序列 以便产生PAR降低序列的模块。
在另一方面，提供了一种存有计算机程序的计算机可读介质，该计算 机程序包括由至少一个处理器执行，用于降低传输波形的峰均值比的指令。 该计算机程序包括用于获取主要加扰器序列的指令；用于生成具有基于 要加扰的数据的长度特征的次要加扰器序列的指令；用于组合主要和次要 加扰器序列以便产生PAR降低序列的指令。在又一个方面，提供了至少一个处理器用于执行降低传输波形峰均值 比的方法。该方法包括获取主要加扰器序列；生成具有基于要加扰的数 据的长度特征的次要加扰器序列；组合主要和次要加扰器序列以便产生 PAR降低序列。
在阅读这里接下来公布的


、描述和权利要求之后，本发明的 其它方面会变得显而易见。

通过参考下面结合附图对本发明的描述，上述各个方面会更加显而易见-.
图1示出了包括PAR降低系统的一个方面的网络； 图2示出了用于PAR降低系统中的PAR降低逻辑电路的一个方面； 图3示出了用于PAR降低系统中的PAR降低逻辑电路的一个方面； 图4示出了用于PAR降低系统中的线性反馈移位寄存器的一个方面； 图5示出了一种用于提供PAR降低系统的方法的一个方面； 图6示出了用于选择性地组合主要和次要加扰器序列以便生成用在 PAR降低系统中的PAR降低序列的方法的一个方面； 图7示出了 PAR降低系统的一个方面。
具体实施例方式
在一个或多个方面，提供PAR降低系统用于降低OFDM系统中传输波 形的PAR等级。举个例子，在一个方面，该传输波形包括的传输帧的复用 内容流包含对实时和/或非实时服务的特定排歹U、顺序、交织和/或其它编码 方式。这样的传输帧有一些空的数据(或零)，这会提高该传输波形的PAR 等级。该PAR降低系统降低由空数据造成的高PAR等级，以保证无论是否 有实际数据在进行传输，该传输波形都保持完全相同的PAR等级。因此， 通过降低传输波形的PAR等级，能够减小功率放大器尺寸和相应的功耗。
图1示出的网络100包括PAR降低系统的一个方面。该网络100包括 移动设备102、服务器104和数据网络106。为了描述方便，假设该数据网 络106利用OFDM技术在服务器104和一个或多个移动设备之间提供通信。在一个方面，服务器104提供的服务可以由与网络106通信的设备订 购。该服务器104通过通信链路108与网络106相连。该通信链路108包 括任何适用的通信链路，比如基于OFDM技术的无线链路，使得服务器104 可以与网络106进行通信。该网络106包括可以从服务器104向与网络106 相连接的设备(比如设备102)提供服务的有线和/或无线网络的任意组合。
在这一方面的设备102包括移动电话，该移动电话通过无线链路110 与网络106通信。在一个方面，无线链路110包括基于OFDM技术的无线 通信链路。
需要注意的是，网络106可以与任意数量和/或类型的便携式设备进行 通信。举个例子，其它适用于该PAR降低系统的各个方面的设备包括、但 并不仅限于个人数字助理(PDA)、电子邮件设备、寻呼机、笔记本电脑、 mp3播放器、视频播放器或台式计算机。
服务器104包括的内容有实时和/或非实时服务。举个例子，这些服务 包括多媒体内容，包括新闻、体育、天气、财经信息、电影、和/或应用、 程序、文本或任何其它类型的适用的内容或服务。因此，这些服务可以包 括视频、音频或以任何适用格式编排的其它信息。
该内容输入到基带处理逻辑电路112。基带处理逻辑电路112处理内容 以便产生基带波形，包括一个或多个包含该内容的传输帧。举个例子，该 基带处理逻辑电路112可以包括编码器、交织器、加扰器、映射器、D/A 转换器和/或任何其它类型的基带处理逻辑电路。在一个方面，该基带处理 逻辑电路包括主要加扰器118，其生成主要加扰器比特序列用于对基带波形 加扰。该主要加扰器比特将基带波形在较长的时间间隔上进行随机化处理。 举个例子，该主要加扰器比特可以将基带波形在几个OFDM符号上进行随 机化处理。但是，只用主要加扰器序列对数据进行随机化可能无法使数据 充分随机化，因而相比真正完成随机化的数据，会导致时域OFDM符号的 PAR等级较高。
为了获取降低的PAR等级，该基带处理逻辑电路112还包括PAR降低 逻辑电路120。该PAR降低逻辑电路120用于提供次要加扰器序列比特。 该次要加扰器序列的长度是基于每个OFDM符号中的数据量选择的。在一 个或多个方面，该次要加扰器比特可以选择性地与主要加扰比特结合起来，以便产生用于更彻底地随机化基带数据的PAR降低序列。在一个方面，将 该次要加扰器序列连续地与该主要加扰器序列组合，以便产生用于随机化 基带数据的PAR降低序列。在另一个方面，将该次要加扰器序列选择性地 与主要加扰器序列组合，以便产生PAR降低序列。举个例子，当要加^t的 数据为空数据(或零)时，选择性地组合该次要序列。这一方面额外的优 点就是，对于当前只基于主要加扰器序列对接收到的数据进行解扰的接收 设备具有向后兼容性。然后，将生成的PAR降低序列用于彻底地对基带数 据进行随机化，以便产生PAR降低的基带波形。
将基带处理逻辑电路112产生的降低PAR的基带波形输入到调制器 114中，该调制器用于将基带波形调制为传输波形。将该传输波形输入到功 率放大器(PA) 116，在此对传输波形进行放大以便通过网络106传输，如 122所示。因为PAR降低逻辑电路120能更彻底地对基带数据进行随机化， 所以传输波形的PAR等级得以降低，使得PA 116可以比较小从而降低成本 和省电。
设备102在接收逻辑电路124接收传输波形。该接收逻辑电路124用 于提供任何需要的处理，以便对传输波形进行解码，获取传输的服务。在 PAR降低逻辑电路120 —直处于工作状态的情况下，该接收逻辑电路124 用于消除第二级的加扰。如果PAR降低逻辑电路120只在已知为空的子载 波上处于工作状态，(即，该接收器从来不会尝试对它们进行解调)，则不 会对接收逻辑电路124有影响。因此，该系统具有向后兼容性。
因此，PAR降低系统的各个方面用于通过执行下面的一个或多个操作 提供PAR降低。
a. 生成次要加扰器序列比特。
b. 选择性地组合次要加扰器序列与主要加扰器序列，以产生PAR降低序 列。
c. 用该PAR降低序列对基带数据进行加扰，以产生彻底随机化的基带波 形，从而得到降低了PAR等级的传输波形。
因此，PAR降低系统的各个方面用于有效降低传输波形的PAR等级。 应注意的是，该PAR降低系统并不仅限于参照图l所描述的实现方式，在 这些方面的范围之内的其它实现方式也是可以的。PAR的定义
PAR降低系统用于降低传输波形的PAR等级。为了便于描述，依照下 面的表达式来定义PAR。
PAR=max(|XNom(t)|2)
其中，
XNom(t) = X(t)/ax
x(t)是基带波形(复包络)
c/是基带信号功率
注意，载波频率的正弦波在基带上的PAR为O分贝，在传输频带上为 3分贝。通常而言，传输频带波形的PAR比基带波形的PAR高3分贝。
图2示出了用于PAR降低系统中的PAR降低逻辑电路200的一个方面。 举个例子，该PAR降低逻辑电路200适合用作图1中所示的PAR降低逻辑 电路120。该PAR降低逻辑电路200包括异或逻辑电路202和次要加扰器 204。
主要加扰器206用于生成由PAR降低逻辑电路200接收的主要加扰器 比特208。举个例子，可以由通常的基带处理逻辑电路提供主要加扰器206， 比如图1中所示的主要加扰器118。在一个方面，主要加扰器比特208的序 列是很长的序列，这样才可以对来自多个OFDM符号的数据进行随机化。 将该主要加扰器比特208输入到异或逻辑电路202。
次要加扰器204用于提供次要加扰器比特序列210，该序列也输入到异 或逻辑电路202。在一个方面，该次要加扰器比特序列210比主要序列208 要短，并且设计为对一个OFDM符号中的数据进行随机化。在一个方面， 次要加扰器204包括査找表，从该表生成次要加扰器序列210。举个例子， 以特定顺序从查找表中读出选定的值来产生次要序列210。
在另一个方面，次要加扰器204包括用选定的种子值进行初始化的线 性反馈移位寄存器(LFSR)。该LFSR的长度特征是基于一个OFDM符号 中要传输的数据长度来选定的。异或逻辑电路202用于组合主要和次要加 扰器序列以便产生PAR降低序列212。
将PAR降低序列212输入异或逻辑电路214，该逻辑电路214也接收
12基带数据216。异或逻辑电路214的作用是产生降低PAR的加扰数据218。 然后可以将降低了 PAR的加扰数据218处理到OFDM传输波形中，该波形 就会显示出降低PAR等级的效果。
在一个方面，PAR降低逻辑电路200包括CPU、处理器、门阵列、数 字/模拟硬件逻辑电路、虚拟机、软件和/或硬件和软^^的任何组合。举个例 子，可以利用分立的硬件实现异或202，利用CPU执行一条或多条指令来 实现次要加扰器204。
在一个方面，PAR降低系统包括计算机程序，该程序包括一条或多条 存储在计算机可读介质上的程序指令("指令")，这些指令由至少一个处理 器来执行，比如在PAR降低逻辑电路200中执行，以提供这里所描述的PAR 降低系统的功能。举个例子，可以从计算机可读介质(比如软盘、CDROM、 存储卡、闪存设备、RAM、 ROM或与PAR降低逻辑电路200有接口的任 何其它类型的存储设备或计算机可读介质)将指令加载到PAR降低逻辑电 路200中。在另一个方面，可以从外设或网络资源将指令下载到PAR降低 逻辑电路200中。当PAR降低逻辑电路200执行指令时，这些指令可以提 供这里所描述的PAR降低系统的各个方面。
图3示出了用于PAR降低系统中的PAR降低逻辑电路300的一个方面。 举个例子，PAR降低逻辑电路300适合用作图1中所示的PAR降低逻辑电 路120。该PAR降低逻辑电路300包括异或逻辑电路202、次要加扰器204 和选择逻辑电路306。
主要加扰器308用于生成由PAR降低逻辑电路300接收的主要加扰器 比特序列310。举个例子，可以由通常的基带处理逻辑电路作为主要加扰器 308，比如图1中所示的主要加扰器118。在一个方面，主要加扰器比特序 列310是很长的序列，这样就可以对来自多个OFDM符号的数据进行随机 化。将主要加扰比特310输入异或逻辑电路302和选择器306。
次要加扰器304用于提供次要加扰器比特序列312，该序列也输入到异 或逻辑电路302。在一个方面，次要加扰比特序列312比主要序列310短， 并且设计为对一个OFDM符号中的数据进行随机化。该异或逻辑电路302 用于组合主要加扰比特(310)和次要加扰比特(312)，以便产生组合的加 扰器序列314。将该组合的加扰器序列314输入到选择器306。选择器逻辑电路306包括任何适合的硬件和/或软件，用于根据PAR控 制信号316从两个输入中选择一个出现在选择器输出端。PAR控制信号316 通常由发射机逻辑电路(未示出)生成，并且在基带波形中标识空数据值。 举个例子，当基带数据包括实际数据值时，PAR控制信号316处于第一状 态(即，0)，当基带数据包括空数据(或零)值时，PAR控制信号316处 于第二状态(即，1)。当该PAR控制信号316在第一状态时，选择器逻辑 电路306在其输出端提供主要加扰器序列310作为PAR降低序列318。当 PAR控制信号316在第二状态时，选择器逻辑电路306在其输出端提供组 合的加扰器序列314作为PAR降低序列318。因此，选择器逻辑电路306 根据PAR控制信号316选择性地组合次要加扰器序列312和主要加扰器序 列310，以便产生PAR降低序列318。
将PAR降低序列318输入到异或逻辑电路320，该逻辑电路也接收基 带数据322。异或逻辑电路320的异或运算产生PAR降低的加扰数据324。 然后将该PAR降低的加扰数据324处理到OFDM传输波形中，则该波形会 表现出降低的PAR等级。
在一个方面，PAR降低逻辑电路300包括CPU、处理器、门阵列、数 字/模拟硬件逻辑电路、虚拟机、软件和/或硬件和软件的任何组合。举个例 子，可以利用分立的硬件实现异或逻辑电路302和选择器逻辑电路306，可 以利用CPU执行一条或多条指令来实现次要加扰器304。
在一个方面，该PAR降低系统包括计算机程序，该程序包括一条或多 条存储在计算机可读介质上的程序指令("指令")，这些指令由至少一个处 理器执行，比如PAR降低逻辑电路300，从而提供这里所描述的PAR降低 系统的功能。举个例子，可以从计算机可读介质(比如软盘、CDROM、存 储卡、闪存设备、RAM、 ROM，或与该PAR降低逻辑电路300接口的任 何其它类型的存储设备或计算机可读介质)将指令载入到PAR降低逻辑电 路300中。在另一个方面，可以从外设或网络资源将指令下载到PAR降低 逻辑电路300中。当PAR降低逻辑电路300执行这些指令时，可以提供这 里描述的PAR降低系统的各个方面。
图4示出了用于PAR降低系统中的LFSR400的一个方面。举个例子， 该LFSR400适合用作图2中所示的次要加扰器204，或图3中所示的次要
14加扰器304。根据要在一个OFDM符号中传输的数据量，可以假设要生成 的次要加扰器序列的长度为1000比特。因此，从LFSR 400输出的前1000 个比特将会用作次要加扰器序列。
该LFSR 400包括种子寄存器402和一组移位寄存器(Sl-Sll)，通常 显示在404。种子寄存器402包含载入到移位寄存器404中的种子值。在工 作过程中，移位寄存器404将它们各自的输出值移位到随后一级，并由此 输出次要序列数据比特406，用于提供PAR降低。
因此，在PAR降低系统的各个方面中，LFSR400用于为传输波形提供 降低的PAR等级。应注意的是，LFSR400仅仅是一种实现方式，在这些方 面的范围内的其它实现方式也是可以的。
次要序列长度判定
如上所述，可以利用査询表或者LFSR来生成次要序列。查询表具有 相当的灵活性，因为事实上可以很简单地生成任何序列。但是，查询表开 销更大，因为它需要存储器。LFSR的灵活性稍差，但是它也较容易实现并 且通常开销较少。但是应注意的是，可以利用任何其它适合的技术来生成 用于PAR降低系统的各个方面中的次要序列。
在一个或多个方面，根据要传输的数据判定次要序列的长度。举个例 子，在一个方面，次要序列的长度大体上等于在一个OFDM符号中要传输 的数据量。举个例子，假设一个OFDM符号包括500个子载波，并且利用 QPSK对每个子载波进行调制，也就是每个子载波编码成两个比特。则每个 OFDM符号的数据比特量为1000。因此，需要10比特的LFSR来产生用来 为数据加扰的1000比特的次要序列。
通常而言，可以根据一个符号中子载波的数量(N)乘以每个子载波的 比特数量来判定次要加扰器序列的长度。但是，应注意的是，虽然这一长 度是优选的，但在PAR降低中达到改进并非必需如此。举个例子，次要序 列可以稍微长于要在一个OFDM符号中传输的数据量。举个例子，当生成 的次要序列中至少实际的一部分用于对包含一个OFDM符号的数据进行随 机化时，即可以完成PAR降低。因此，可以在一定的次要序列长度范围内 实现PAR降低，但是，当次要加扰器序列的长度大体上等于输入数据分组的长度时，可以达到最优的性能。
图5示出了用于提供PAR降低系统的方法500的一个方面。举个例子， 在一个或多个方面，PAR降低逻辑电路200和/或PAR降低逻辑电路300可 按下面所述进行配置，从而执行方法500。
在块502，获取主要加扰器序列。举个例子，主要加扰器序列是可以与 要传输的数据组合，以便在较长时间间隙上(即，多个OFDM符号)提供 随机化的数据比特序列。在一个方面，由异或逻辑电路202从主要加扰器 206接收该主要加扰器序列。
在块504，生成次要加扰器序列。举个例子，次要序列是可以与要传输 的数据组合以便在一个选定的时间间隔上(即， 一个OFDM符号)提供随 机化的数据比特序列。在一个方面，次要加扰器序列的长度比主要加扰器 序列长度要短，并且它的长度是根据要加扰的数据确定的。在一个方面， 次要加扰器204用于生成次要加扰器序列210。
在块506，将主要加扰器序列与次要加扰器序列组合。在一个方面，连 续组合次要加扰器序列和主要加扰器序列。举个例子，异或逻辑电路202 用于组合主要加扰器序列208和次要加扰器序列210，以便产生PAR降低 序列212。
在另一个方面，选择性地组合次要加扰器序列和主要加扰器序列。举 个例子，选择逻辑电路306用于根据PAR控制信号316输出主要加扰器序 列310或组合的加扰器序列314。选择逻辑电路306的输出产生了 PAR降 低序列。
在块508，将PAR降低序列与传输数据组合。在一个方面，由异或逻 辑电路214将PAR降低序列212与数据组合以便产生PAR降低的数据218。 在另一个方面，由异或逻辑电路320将PAR降低序列318与数据组合以便 产生PAR降低的数据324。
在块510，生成PAR降低的传输波形。举个例子，由传输逻辑电路处 理PAR降低的数据218，该逻辑电路将PAR降低的数据218调制和放大到 传输波形中用于通过OFDM网络传输。
应注意的是，方法500仅代表一种实现方式，在各个方面的范围内对 方法500的变化、增加、删减、组合或其它修改也是可能的。图6示出了用于选择性地组合主要和次要加扰器序列，以便产生用于 PAR降低系统中的PAR降低序列的方法600的一个方面。举个例子，该方 法600适合用于执行图5中所示方法500的块506所描述的操作。在一个 方面，PAR降低逻辑电路300可按下面所述进行配置，从而执行方法600。
在块602，接收PAR控制信号。举个例子，该PAR控制信号由发射机 逻辑电路提供，并且标识基带波形中的空数据值。在一个方面，由选择器 306接收PAR控制信号316。
在块604，执行检测来判断PAR控制信号是否处于第二状态。举个例 子，第二状态表示要传输的基带数据包括空数据(或零数据)值。如果PAR 控制信号316处于第二状态，则该方法继续进行到块606。如果PAR控制 信号316不处于第二状态，则该方法继续进行到块608。
在块606，将主要加扰器序列和次要加扰器序列组合，以便产生PAR 降低序列。举个例子，由异或逻辑电路302组合主要序列310和次要序列 312以便产生输入到选择器306的组合加扰器序列314。因为己经判定PAR 控制信号316处于第二状态，故选择器306在选择器输出端输出组合的加 扰器序列314作为PAR降低序列318。
在块608，将主要加扰器序列作为PAR降低序列传递。举个例子，将 主要序列310输入到选择器306。因为已经判定PAR控制信号316不处于 第二状态，则选择器306在选择器输出端输出主要序列310作为PAR降低 序列318。
在块610，该方法继续进行到方法500的块508，在此将生成的PAR 降低序列用于加扰要传输的数据。
应注意的是，方法600仅代表一种实现方式，在各个方面的范围内对 方法600的变化、增加、删减、组合或其它修改也是可能的。
图7示出了 PAR降低系统700的一个方面。PAR降低系统700包括用 于获取主要加扰器序列的模块(702)、用于生成次要加扰器序列的模块 (704)、用于组合主要加扰器序列和次要加扰器序列以便生成PAR降低序 列的模块(706)，以及用于组合数据和PAR降低序列的模块(708)。
在一个方面，模块702-708包括一个或多个处理器，配置为执行程序指 令以便提供这里所描述的PAR降低系统的各个方面。在一个方面，模块702包括异或逻辑电路302，模块704包括次要加扰 器304，模块706包括异或逻辑电路302和选择器逻辑电路306，模块708 包括异或逻辑电路320。
因此，通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、
现场可编程门阵列(FPGA)或其它可编程逻辑设备、分立门或晶体管器件、
分立硬件组件，或设计用于执行本申请所述功能的任何组合可以实现或执 行与本申请所公开的各个方面相关联的各种示例逻辑电路、逻辑块、模块，
和电路。通用处理器可以是微处理器，或者，该处理器也可以是任何常规 的处理器、控制器、微控制器或者状态机。处理器也可能实现为计算设备 的组合，例如，DSP和微处理器的组合、多个微处理器、 一个或多个微处 理器与DSP内核的结合，或者任何其它此种结构。
结合本申请的所描述的方法或者算法的步骤可直接实现为硬件、由处 理器执行的软件模块或其组合。软件模块可以存储于RAM存储器、闪存、 ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁 盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。 一种示例性 的存储介质连接至处理器，从而使处理器能够从该存储介质读取信息，且 可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。 处理器和存储介质可以位于ASIC中。该ASIC可以位于用户终端中。当然，
处理器和存储介质也可以作为分立组件存在于用户终端中。
为使本领域技术人员能够实现或者使用本发明，对本公开的各进行了 描述。对于本领域技术人员来说，对这些的各种修改都是显而易见的，并 且，本申请定义的总体原理也可以在不脱离本发明的精神和保护范围的基 础上适用于其它，比如即时消息服务或任何通用的无线数据通信应用。因 此，本发明并不限于本申请给出的，而是与本申请公开的原理和新颖性特 征相一致的最广范围。本申请中使用的"示例性的" 一词等同切近等同于 "用作例子、例证或说明"。本申请中被描述为"示例性"的任何或设计方 案不应被解释为比其它或设计方案更优选或更具优势。
因此，虽然本申请中举例说明并描述了PAR降低系统的各个方面，但 是应该了解在不脱离本发明的精神或本质特征的前提下，可以作出各种变 更。因此，本发明中所公开的内容和描述并不是局限性的，而是所附权利要求中所规定的发明范围的示例解释,
权利要求
1、一种用于降低传输波形的峰均值比(PAR)的方法，所述方法包括获得步骤，其获得主要加扰器序列；生成步骤，其生成具有基于要加扰的数据的长度特征的次要加扰器序列；组合步骤，其组合所述主要和次要加扰器序列，以便产生PAR降低序列。
2、 权利要求l所述的方法，其中，所述生成步骤包括 从列表中生成所述次要加扰器序列。
3、 权利要求l所述的方法，其中，所述生成步骤包括 从线性反馈移位寄存器生成所述次要加扰器序列。
4、 权利要求l所述的方法，其中，所述生成步骤包括生成长度基于要在一个符号中发射的数据量的次要加扰器序列。
5、 权利要求l所述的方法，其中，所述组合步骤包括执行异或运算以便组合所述主要加扰器序列和所述次要加扰器序列。
6、 权利要求l所述的方法，其中，所述组合步骤包括 在判定出要加扰的数据为零时，选择性地组合所述主要加扰器序列和所述次要加扰器序列。
7、 权利要求1所述的方法，还包括组合所述PAR降低序列和数据，以便产生所述传输波形。
8、 一种用于降低传输波形的峰均值比(PAR)的装置，所述装置包括次要生成器，用于生成具有基于要加扰的数据的长度特征的次要加扰器序列；组合逻辑电路，用于组合主要加扰器序列和所述次要加扰器序列以便 产生PAR降低序列。
9、 权利要求8所述的装置，其中，所述次要生成器用于 从列表中生成所述次要加扰器序列。
10、 权利要求8所述的装置，其中，所述次要生成器用于-从线性反馈移位寄存器中生成所述次要加扰器序列。
11、 权利要求8所述的装置，其中，所述次要生成器用于-生成长度基于在一个符号中要发射的数据量的次要加扰器序列。
12、 权利要求8所述的装置，其中，所述组合逻辑电路用于 执行异或运算，以便组合所述主要加扰器序列和所述次要加扰器序列。
13、 权利要求8所述的装置，其中，所述组合逻辑电路用于-在判定出要加扰的数据为零时，选择性地组合所述主要加扰器序列和所述次要加扰器序列。
14、 权利要求8所述的装置，还包括第二组合逻辑电路，用于组合所述PAR降低序列和数据，以便产生所 述传输波形。
15、 一种用于降低传输波形的峰均值比(PAR)的装置，所述装置包括: 用于获取的模块，其用于获取主要加扰器序列；用于生成的模块，其用于生成具有基于要加扰的数据的长度特征的次 要加扰器序列；用于组合的模块，其用于组合所述主要和次要加扰器序列以便产生 PAR降低序列。
16、 权利要求15所述的装置，其中，所述用于生成的模块包括-用于从列表生成所述次要加扰器序列的模块。
17、 权利要求15所述的装置，其中，所述用于生成的模块包括 用于从线性反馈移位寄存器生成所述次要加扰器序列的模块。
18、 权利要求15所述的装置，其中，所述用于生成的模块包括 用于生成长度基于在一个符号中要传输的数据量的次要加扰器序列的模块。
19、 权利要求15所述的装置，其中，所述用于组合的模块包括 用于执行异或运算以便组合所述主要加扰器序列和所述次要加扰器序列的模块。
20、 权利要求15所述的装置，其中，所述用于组合的模块包括 用于在判定出要加扰的数据为零时选择性地组合所述主要加扰器序列和所述次要加扰器序列的模块。
21、 权利要求15所述的装置，还包括用于组合所述PAR降低序列和数据以便产生所述传输波形的模块。
22、 一种上面存储有计算机程序的计算机可读介质，包括由至少一个 处理器执行的指令，用于降低传输波形的峰均值比(PAR)，所述计算机程 序包括用于获取的指令，其获取主要加扰器序列；用于生成的指令，其生成具有基于要加扰的数据的长度特征的次要加 扰器序列；用于组合的指令，其组合所述主要和次要加扰器序列以便产生PAR降 低序列。
23、 权利要求22所述的计算机程序，其中，所述用于生成的指令包括: 用于从列表生成所述次要加扰器序列的指令。
24、 权利要求22所述的计算机程序，其中，所述用于生成的指令包括: 用于从线性反馈移位寄存器生成所述次要加扰器序列的指令。
25、 权利要求22所述的计算机程序，其中，所述用于生成的指令包括: 用于生成长度基于在一个符号中要传输的数据量的次要加扰器序列的指令。
26、 权利要求22所述的计算机程序，其中，所述用于组合的指令包括: 用于执行异或运算以便组合所述主要加扰器序列和所述次要加扰器序列的指令。
27、 权利要求22所述的计算机程序，其中，所述用于组合的指令包括: 用于在判定出要加扰的数据为零时，选择性地组合所述主要加扰器序列和所述次要加扰器序列的指令。
28、 权利要求22所述的计算机程序，还包括用于组合所述PAR降低序列和数据以便产生所述传输波形的指令。
29、 至少一个处理器，用于执行一种用于降低传输波形的峰均值比 (PAR)的方法，所述方法包括获取步骤，用于获取主要加扰器序列；生成步骤，用于生成具有基于要加扰的数据的长度特征的次要加扰器 序列；组合步骤，用于组合所述主要和次要加扰器序列以便产生PAR降低序列。
30、 权利要求29所述的方法，其中，所述生成步骤包括 从列表生成所述次要加扰器序列。
31、 权利要求29所述的方法，其中，所述生成步骤包括 从线性反馈移位寄存器生成所述次要加扰器序列。
32、 权利要求29所述的方法，其中，所述生成步骤包括 生成长度基于在一个符号中要传输的数据量的所述次要加扰器序列。
33、 权利要求29所述的方法，其中，所述组合步骤包括 执行异或运算以便组合所述主要加扰器序列和所述次要加扰器序列。
34、 权利要求29所述的方法，其中，所述组合步骤包括 在判定出要加扰的数据为零时，选择性地组合所述主要加扰器序列和所述次要加扰器序列。
35、 权利要求29所述的方法，还包括 组合所述PAR降低序列和数据，以便产生所述传输波形。
全文摘要
用于降低OFDM发射信号的峰均值比的方法和装置。在一方面，提供了一种用于降低传输波形的峰均值比的方法。该方法包括获取主要加扰器序列；生成次要加扰器序列，该次要加扰器序列具有基于要加扰的数据的长度特征；将主要和次要加扰器序列组合起来以便产生PAR降低序列。在另一方面，提供一种用于降低传输波形的峰均值比的装置。该装置包括次要生成器，用于生成具有基于要加扰的数据的长度特征的次要加扰器序列；组合逻辑电路，用于将主要加扰器序列和次要加扰器序列组合起来以便产生PAR降低序列。
文档编号H04L27/26GK101461207SQ200780020681
公开日2009年6月17日 申请日期2007年4月4日 优先权日2006年4月4日
发明者D·L·范费恩, R·克里希纳穆尔蒂, 凌复云 申请人:高通股份有限公司