专利名称：一种信号接收方法、系统及视频解码装置的制作方法
技术领域：
本发明涉及通讯领域，尤其涉及一种信号接收方法、系统及视频解码装置。
背景技术：
2006年8月18日，数字电视国家标准正式出台，该国家标准规定了数字电 视相关的帧结构、调试方式等，其输出的为标准的MPEG-2码流，与当前市场上 的视频解码芯片完全兼容。视频解码芯片 一般内部都集成了强大的微处理器， 可以进4亍包括RAM的读写处理等多项处理控制。
国家标准采取的时域交织需要较大的数据存储量(在8bit量化的条件下， 时序解交织需要存储7. 6Mbit ~ 0. 95MByte),当前典型的采取国家标准的解决 方案有两种， 一种采取外置RAM, —种采取内置RAM。
在现有的外置RAM的方案中，信号经过信道芯片完成接收信号的解调、信 道纠错、数据包同步等处理，分解成为视频解码芯片所需要的传输流，其中信 道纠错一般包括解交织、解扰、纠错译码等过程，而外置RAM作为解交织处理 的緩存，解交织前的数据按照一定的格式输入到RAM中；然后按照另一种格式 读取，从而完成解交织的功能，采取外置RAM的原因在于该RAM的资源比较大。 视频解码芯片进行视频编码格式的解码处理，如MPEG2、 MPEG4、 AVI等，在解
码处理的过程中，视频解码芯片需要将数据进行存储，并经过内置处理器的大 量计算才能按照一定的格式进行解码。由于视频解码所需要的处理更为复杂， 其存储量也更大，往往也采取外置RAM，并在内部采取微处理器如A謹进行控制 处理，其功能更为强大。
然而，上述方案存在以下缺陷1、信道芯片和视频解码芯片各自设计了 RAM 控制器，并各自采取不同的外置RAM进行需要的处理，硬件成本较高；2、增加 了后续的应用方案中电鴻4殳计的复杂性和风险性；3、没有充分利用^L频解码芯 片中的控制器的强大功能。
发明人在实现本发明过程中发现，在现有的内置RAM的方案中，信道芯片
和视频解码芯片也各自设计了 RAM控制器，由于视频解码芯片已经具备强大的 RAM控制处理能力，在信道芯片中另外单独采取RAM控制处理即成为冗余，增加 了设备成本。
发明内容
本发明提供信号接收方法、系统、数据处理方法及装置，以实现信道处理 单元设计的简化，降低硬件设计成本，简化后续应用方案中的电路设计，同时 降低电路设计的风险，从而从整体上降低了电视信号接收系统的成本的目的。。
本发明实施例提供一种信号接收方法，包括
信道处理单元向视频解码单元传送待处理数据；
视频解码单元获取所述待处理数据，对所述待处理数据进行数据处理，生 成数据处理后的数据；
将所述数据处理后的数据传送回信道处理单元，信道处理单元对所述数据 处理后的数据进行后续处理。
本发明进一步提供了一种信号接收系统，包括
信道处理单元，用于向视频解码单元传送待处理数据，并获取来自视频解 码单元对该待处理数据数据处理后的数据，对所述数据处理后的数据进行后续 处理；
视频解码单元，获取来自所述信道处理单元的所述待处理数据，对所述待 处理数据进行数据处理，生成数据处理后的数据，将所述数据处理后的数据传 送回信道处理单元。
及一种视频解码装置，包括
待处理数据获取单元，用于获取来自信道处理单元的所述待处理数据； 数据处理单元，用于对所述待处理数据获取单元所获取的待处理数据进行 数据处理，生成数据处理后的数据；
数据传送单元，用于将所述数据处理后的数据传送回信道处理单元。 实施本发明实施例，通过在视频解码单元中实现需要较大内存及数据处理 功能的解交织数据处理和/或纠错译码数据处理，信道处理单元可以省去存储单 元及进一步可省去微处理器，筒化了信道处理单元的设计，实现了降低硬件设 计成本，简化后续应用方案中的电路设计，同时降低电路设计的风险，充分利
用视频解码芯片中的控制器的强大功能，从整体上降低了电视信号接收系统的 成本。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付 出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图l是本发明实施例一信号接收方法的流程示意图2是本发明实施例二信号接收系统的组成示意图3是本发明实施例三信道处理单元3的组成示意图4是本发明实施例四视频解码单元4的组成示意图。
具体实施例方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是 全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造 性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图l所示，本发明实施例一信号接收方法包括
101,信道处理单元向视频解码单元传送待处理数据。
在数字电视信号的处理过程中，电视台发送的图像及声音信号先经过射频 处理得到模拟的载波上调制了数字信息的信号，然后，射频处理后的信号进行 AD量化，量化后的电视信号经过信道芯片的解调处理得到二进制的数字信号， 接着，该数字信号在信道芯片中的数字域进行前向纠错处理，其包括数据分组/ 分包(帧同步/包同步)，解交织，纠错译码，去随机化(解扰)四个处理流程， 其中解交织处理是将数据的顺序按照一定的规律进行调整，该过程由处理器通 过简单的运算来实现。本发明实施例中，若所述待处理数据为待解交织数据， 则信道处理单元(如信道芯片)不直接对数据进行解交织处理，而是将等待 进行解交织的数据通过双向数据接口传送至视频解码单元(如视频解码芯片)，
由视频解码单元内部的处理器控制实现解交织处理，进一步地，视频解码单元 还可进一步对解交织处理后生成的数据进行纠错译码处理。本发明另一实施例 中，信道处理单元也可以仅将解交织处理后的数据传送至视频处理单元，由视 频处理单元完成对解交织后的数据进行纠错译码处理。所述信道处理单元基于 双向接口实现与视频解码单元之间的数据传输。
102,视频解码单元获取所述待处理数据，对所述待处理数据进行数据处理， 生成处理后的数据。视频解码单元内一般集成了功能较为强大的微处理器，由 于视频解码单元在对数据进行处理时，需要较大的数据存储量，所以一般视频
解码单元采用外置RAM作为数据处理时缓存数据的存储单元，当然本领域技术 人员应该明白，采用视频解码单元内置RAM作为数据处理时緩存数据的存储单 元也是可行的。在对信号接收处理过程中， 一般在进行解交织处理时，信道处 理单元需要完成对接收到的信号的解调处理及前向纠错处理，而前向纠错处理
依次包括数据同步、解交织、纠错译码、解扰等数据处理过程，其中解交织数 据处理需要用到较强的微处理器及较大的内存空间进行解交织处理，在本发明 的一实施例中，所述待处理数据可以为待交织数据，信道处理单元将待交织数 据传送至视频解码单元，并将待交织数据缓存于视频解码单元外置RAM中，由 视频解码单元中较为强大的微处理器实现对待解交织数据的解交织处理，进一 步地，还可以由该微处理器进一步实现解交织后的数据进行纠错译码处理，视 频解码单元将解交织后的数据或解交织处理及纠错-泽码处理后的数据通过与信 道处理单元的双向接口传送回给信道处理单元。在本发明实施例中由^L频解码 单元内的缓存控制单元(也即微处理器)完成对所述视频解码单元内置的存储 单元或外置的存储单元的数据读写控制。
本发明实施例中，视频解码单元的内部微处理器在实现对信道处理单元传 送到待解交织数据的处理的同时，还将实现视频解码等数据处理功能，因此， 为了保证数据处理效率，本发明实施例中外置存储单元采取两端口或者双端口 RAM，这样在一个端口进行数据写入的同时，另一个端口可以进行数据读取， 从而完成解交织的功能。当然，也可以采取单端口RAM,但就需要多块单端口 RAM才能同时进行上述的数据写入和读耳又^操作。 一般情况下，所述采用DDR RAM作为外置RAM，由于视频解码单元自身的处理器功能比较强大，而解交 织的运算量一般相对较少，因此在视频解码单元的处理器实现自身的视频解码
功能的基础上复用处理器进行解交织处理并不影响视频解码处理，可更加充分 地利用视频解码芯片中的控制器的强大功能，并简化信道处理单元的设计。
103, ^L频解码单元将所述数据处理后的数据传送回信道处理单元，信道处 理单元对所述数据进行后续处理。
视频解码单元传送回信道处理单元的数据处理后的数据为解交织处理后的 数据，则信道处理单元需对该解交织处理后的数据进行纠错译码及解扰等处理， 若视频解码单元传送回信道处理单元的数据处理后的数据为解交织及纠错译码 处理后的数据，则信道处理单元需对该解交织及纠错译码处理后的数据进行解 扰等处理。
在本实施例中，通过在视频解码单元中实现需要较大内存及数据处理功能 的解交织数据处理和/或纠错译码数据处理，信道处理单元可以省去存储单元及 进一步可省去微处理器，简化了信道处理单元的设计，实现了降低硬件设计成 本，简化后续应用方案中的电路设计，同时降低电路设计的风险，充分利用视 频解码芯片中的控制器的强大功能，从整体上降低了电视信号接收系统的成本。
参考图2，是本发明实施例二信号接收系统的组成示意图，本发明实施例二 信号接收系统主要包括
射频处理单元l，用于对接收到的信号进行功率放大、滤波及变频等处理， 该单元与现有技术是相同或类似的，在此不予赘述。
A/D量化处理单元2,用于对所述射频处理单元1处理后的信号进行A/D(模 拟信号转换为数字信号)转换，该单元与现有技术是相同或类似的，在此不予赘 述。
信道处理单元3，用于向视频解码单元传送待处理数据，并获取来自视频解 码单元对该待处理数据数据处理后的数据，对所述数据处理后的数据进行后续 处理。
参考图3,该信道处理单元3主要包括输入接口 11、解调处理单元12、前 向纠错单元13、待处理数据传送单元14、数据获取单元15及双向数据接口 16， 其中
输入接口 11 ，用于接收所述A/D量化处理单元2处理后输入信号。 解调处理单元12,用于对所述输入接口输入的信号进行解调处理，得到二 进制的数字信号。
前向纠错单元13,对所述解调处理单元12解调处理后得到的数字信号进行
同步处理，生成待解交织数据，将该待解交织数据传送至所述待处理数据传送
单元14。
待处理数据传送单元14,用于通过所述双向数据接口 15向所述视频解码单 元2传送所述待解交织数据。
数据获取单元15,用于通过所述双向数据接口 15获取来自视频解码单元2 对所述待解交织数据进行解交织处理后的数据或解交织及纠错译码处理后的数据。
若所述数据获取单元15所获取的数据为解交织处理后的数据，则将该解交 织处理后的数据交由所述前向纠错单元13完成后续的纠错译码处理及解扰处 理，若所述数据获取单元15所获取的数据为解交织及纠错译码处理后的数据， 则将该解交织处理后的数据交由所述前向纠错单元13完成后续解扰处理。
所述双向数据接口 16为所述信道处理单元1与所述视频处理单元2数据传 输的双向通道。
视频解码单元4，获取来自所述信道处理单元的所述待处理数据，对所述待 处理数据进行数据处理，生成数据处理后的数据，将所述数据处理后的数据传 送回信道处理单元。
参考图4，该视频解码单元4主要包括
双向传输接口 21，用于视频解码单元2与所述信道处理单元1之间的数据 双向传举叙。
待处理数据获取单元22，用于通过所述双向传输接口 21获取来自所述信道 处理单元1的待处理数据。
数据处理单元24,用于对所述待处理数据获取单元22所获取的待处理数据 进行数据处理，生成数据处理后的数据。
具体实现时，若该待处理数据为待解交织数据，则该数据处理单元24可以 包括
存储单元241，用于緩存所述待解交织数据，该存储单元241可以为内置存 储单元或外置存储单元，优选地，考虑到视频解码处理及解交织处理均需要较 大的内存空间， 一般选用外置存储单元以获得较大的内存空间，本发明实施例 一4殳采用两端口 ( 一个输入端口 ， 一个为输出端口 )的RAM,或双端口 (双向
传输)RAM，这样可以同时完成数据的写入和读取，当然也可以釆取单端口 RAM,但就需要多块单端口 RAM才能同时进行上述的数据写入和读取操作。
緩存控制单元242，用于控制系统其它各单元对所述存储单元241的读写操作。
解交织处理单元243,用于对所述存储单元241中緩存的待解交织数据进行 解交织处理，生成解交织后的^t据。
所述解交织处理单元243对所述存储单元241的数据读写由所述緩存控制 单元242控制完成。
可选地，视频处理单元2还可以包括纠错译码处理单元244,用于对所述解 交织处理单元242解交织后的数据进行处理，生成纠错译码后的数据。
数据传输单元23,用于将所述数据处理后的数据通过所述双向传输接口 21 传送回所述信道处理单元1,所述数据处理后的数据可以为所述解交织处理单元 243解交织处理后的数据或所述解交织处理单元243解交织处理及所述纠错译码 处理单元244纠错译码处理后的数据。
具体实现时，本领域技术人员应该明白所述解交织处理单元243及所述纠 错译码处理单元244均为在所述视频处理单元2内部的微处理器(图中未示出) 控制下完成相应的数据处理功能的。由于视频解码单元内部的处理器功能一般 比较强大的，而解交织的运算量较少，因此在视频解码单元的处理器实现自身 的视频解码处理等功能的基础上复用处理器进行解交织处理并不会影响视频解 码处理，可以更加充分地利用视频解码单元中的处理器的强大功能。
本发明实施例通过在视频解码单元中实现需要较大内存及数据处理功能的 解交织数据处理和/或纠错译码数据处理，信道处理单元可以省去存储单元及进 一步可省去微处理器，简化了信道处理单元的设计，实现了降低硬件设计成本， 简化后续应用方案中的电路设计，同时降低电路设计的风险，充分利用视频解 码单元中的控制器的强大功能，从整体上降低了电视信号接收系统的成本。
以上所述仅是本发明的几个实施方式，应当指出，对于本技术领域的普通 技术人员来说，在不脱离本发明原理的前提下，还可以作若干改进和润饰，这 些改进和润饰也应视为本发明的保护范围。
权利要求
1、一种信号接收方法，其特征在于，包括信道处理单元向视频解码单元传送待处理数据；视频解码单元获取所述待处理数据，对所述待处理数据进行数据处理，生成数据处理后的数据；将所述数据处理后的数据传送回信道处理单元，信道处理单元对所述数据处理后的数据进行后续处理。
2、 如权利要求l所述的方法，其特征在于，所述待处理数据为待解交织数 据，所述对所述待处理数据进行数据处理，生成数据处理后的数据包括将所述待解交织数据緩存至视频解码单元内置存储单元或外置存储单元， 对所述视频解码单元内置存储单元或外置存储单元中緩存的待解交织数据进行 解交织处理，生成解交织后的^:据。
3、 如权利要求l所述的方法，其特征在于，所述待处理数据为待纠错译码 数据，所述对所述待处理数据进行数据处理，生成数据处理后的数据包括将所述待纠错译码数据緩存至视频解码单元内置存储单元或外置存储单 元，对所述视频解码单元内置存储单元或外置存储单元中緩存的待纠错译码数 据进行纠错译码处理，生成纠错译码处理后的数据。
4、 如权利要求2或3所述的方法，其特征在于，由视频解码单元内的緩存 控制单元完成对所述视频解码单元内置的存储单元或外置的存储单元的读写控制。
5、 如权利要求4所述的方法，其特征在于，所述外置存储单元为一块两端 口 RAM，或为双端口RAM,或为多块单端口RAM。
6、 一种信号接收系统，其特征在于，包括信道处理单元，用于向视频解码单元传送待处理数据，并获取来自视频解码单元对该待处理数据数据处理后的数据，对所述数据处理后的数据进行后续处理；视频解码单元，获取来自所述信道处理单元的所述待处理数据，对所述待 处理数据进行数据处理，生成数据处理后的数据，将所述数据处理后的数据传 送回信道处理单元。
7、 如权利要求6所述的系统，其特征在于，所述信道处理单元包括 待处理数据传送单元，用于向视频解码单元传送待处理数据； 数据获取单元，用于获取来自视频解码单元对所述待处理数据数据处理后的数据。
8、 如权利要求6所述的系统，其特征在于，所述视频解码单元包括 待处理数据获取单元，用于获取来自所述信道处理单元的所述待处理数据； 数据处理单元，用于对所述待处理数据获取单元所获取的待处理数据进行数据处理，生成数据处理后的数据；数据传送单元，用于将所述lt据处理后的数据传送回信道处理单元。
9、 如权利8所述的系统，其特征在于，所述待处理数据为待解交织数据， 所述数据处理单元包括存储单元，用于緩存所述待解交织数据；解交织处理单元，用于对所述存储单元中緩存的待解交织数据进行解交织 处理，生成解交织后的数据。
10、 如权利要求9所述的系统，其特征在于，所述数据处理单元还包括 纠错译码处理单元，用于对所述解交织处理单元解交织后的数据进行纠错译码处理，生成纠错译码处理后的数据。
11、 如权利要求9或IO所述的系统，其特征在于，所述数据处理单元还包括緩存控制单元，用于控制系统其它各单元对所述存储单元的读写操作。
12、 一种视频解码装置，其特征在于，包括待处理数据获取单元，用于获取来自信道处理单元的所述待处理数据； 数据处理单元，用于对所述待处理数据获取单元所获取的待处理数据进行 数据处理，生成数据处理后的数据；数据传送单元，用于将所述数据处理后的数据传送回信道处理单元。
13、 如权利12所述的装置，其特征在于，所述待处理数据为待解交织数据， 所述数据处理单元包括存储单元，用于緩存所述待解交织数据；解交织处理单元，用于对所述存储单元中緩存的待解交织数据进行解交织 处理，生成解交织后的数据。
14、 如权利要求12所述的装置，其特征在于，所述数据处理单元还包括 纠错译码处理单元，用于对所述解交织处理单元解交织后的数据进行处理，生成纠错译码处理后的数据。
15、 如权利要求12所述的装置，其特征在于，所述数据处理单元还包括 緩存控制单元，用于控制系统其它各单元对所述存储单元的读写操作。
全文摘要
本发明实施例提供一种信号接收方法，包括信道处理单元向视频解码单元传送待处理数据；视频解码单元获取所述待处理数据，对所述待处理数据进行数据处理，生成数据处理后的数据；将所述数据处理后的数据传送回信道处理单元，信道处理单元对所述数据处理后的数据进行后续处理。同时本发明实施例还提供了一种数据处理方法、信号接收系统及数据处理装置，通过在视频解码单元中实现将需要较大内存及数据处理功能的解交织数据处理和/或纠错译码数据处理，信道处理单元可以省去存储单元及进一步可省去微处理器，简化了信道处理单元的设计，实现了降低硬件设计成本，简化后续应用方案中的电路设计，从整体上降低了电视信号接收系统的成本。
文档编号H04N7/64GK101345869SQ20081002940
公开日2009年1月14日 申请日期2008年7月11日 优先权日2008年7月11日
发明者胡宇鹏, 蔡朝辉, 黄启华 申请人:华为技术有限公司