一种实现时钟同步的装置及方法

专利名称：一种实现时钟同步的装置及方法
技术领域：
本发明涉及同步技术，特别是涉及一种实现时钟同步的装置及方法。
背景技术：
随着信息技术的发展，通信网络可传输各种数字业务，从普通业务到智能 增值业务，从语音到数据、图像等综合业务，多种业务的并存使得系统的同步 问题显得越来越重要，而时钟同步是通信网内各种设备之间相互通信的基础。 如果没有良好的时钟同步，数字信息在传递过程中就不可避免地会出现误码、 滑码等现象，从而造成通信质量的下降，例如，语音通话过程中听到的P卡嗒声， 传真业务中的信息缺失，数据业务丢包率增高，传送的图係4莫糊不清等。由此 可见，可靠的时钟同步是通信业务的质量保证。
随着通信系统的发展和应用需求，以太网正逐步向通信系统中渗透，越来 越多的数据和业务通过以太网进行传输，但是，获取数据和业务必须的同步时 钟成为了以太网的一个瓶颈。目前，在以太网中传输的数据和业务较多的采用 包信息时钟同步方法或以太码流时钟恢复方法。包信息时钟同步方法是基于
IEEE1588协议提取同步时钟的方法。
图1为一种基于IEEE1588协议提取同步时钟的时钟装置的组成结构示 意图。如图l所示，基于IEEE1588协议提取同步时钟的时钟装置位于介质 访问(MAC, Media Access)层或者物理层，包括网络处理器、时钟标签产 生器和时钟源。如果图1所示的时钟装置作为从时钟装置，那么，在以太网 数据包进入网络处理器后，网络处理器从数据包中提取时间戳信息，并对从 多个数据包提取的时间戳信息中的时间进行处理(比如，平均算法处理等)， 将时间标签产生器的时间设定为网络处理器处理得到的时间；时间标签产生器根据设定的时间，将提取的时间戳信息转换为时钟信号后，发送至外部设
备；如果图1所示的时钟装置作为主时钟装置时，该同步时钟装置内部包括 有时钟源，时钟源产生的时钟信号经过时钟标签产生器的处理后，被加入了 反映时间信息的时间标签，网络处理器将包含有时间标签的时钟信号发送至 以太网。
以太码流时钟恢复方法是在以太网物理层，码流以串行方式进行传输， 码流接收端恢复并提取以太网发送码流的时钟信号。
在以太网链路正常工作的情况下，基于IEEE1588协议和以太码流时钟 恢复方法提取的时钟信号均能满足实际要求；但是，在链路发生故障、堵塞、 时延和抖动等的情况下，所提取的时钟信号就不能满足实际要求。另外，如 果基于IEEE1588协议和以太码流时钟恢复方法提取的时钟信号丢失，那么， 数据和业务就无法在以太网中进行同步传输。
由此可见，现有技术中，在以太网链路发生故障、堵塞、时延和抖动的 情况下，各通讯设备之间和各种业务之间不能实现良好的时钟同步。特别是， 如果从以太网中提取的时钟信号发生丢失时，各通讯设备之间和各种业务之 间无法实现时钟同步。

发明内容
有鉴于此，本发明的主要目的在于提供一种实现时钟同步的装置及方 法，在以太网链路发生故障、堵塞、时延和抖动的情况下以及从以太网中提 取的时钟信号发生丢失时，各通讯设备之间和各业务之间能实现良好的时钟 同步。
为了达到上述第一目的，本发明提出的一种实现时钟同步的装置的技术 方案为
一种实现时钟同步的装置，包括以太网接口、锁相环单元和时钟生成单元； 其中，
以太网接口 ，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路， 一路作为该以太网接口自身
的工作时钟信号，另一路发送至以太网；
锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信 号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相 结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号 频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟 生成单元；
时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与 接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路 同步时钟信号发送至以太网接口 ，其余至少一路同步时钟信号发送至以太网。
为了达到上述第二目的，本发明提出的一种实现时钟同步的方法的技术 方案为
一种实现同步时钟的方法，包括如下步骤
a、 以太网接口从以太网物理层提取两路时钟信号；
b、 锁相环单元根据预设的选择策略，从以太网提取的两路时钟信号中选择 一路与本地时钟信号进行锁相环处理，将本地时钟信号频率调整为所选时钟信 号频率；将经过频率调整的本地时钟信号发送至时钟生成单元；
c、 时钟生成单元以接收到的本地时钟信号作为参考频率信号，生成与接收 到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号， 一路被发送 至以太网接口，其余至少一鴻4皮发送至以太网；
d、 以太网接口将从时钟生成单元接收的同步时钟信号分为两路， 一路作为 以太网接口自身的工作时钟，另一路被发送至以太网。
综上所述，本发明提出的实现同步时钟的装置及方法从以太网接口提取 的两路时钟信号中选择一路，进行锁相处理，即，调整本地时钟信号频率， 使得本地时钟信号频率与所选时钟信号频率相同；把经过频率调整的本地时 钟信号发送至以太网。这样，在以太网链路发生故障、堵塞、时延和抖动的
情况下，发送至以太网的本地时钟信号能保障各通讯设备之间和各种业务之
ii间实现良好的时钟同步。特别是，如果从以太网中提取的时钟信号发生丢失 后，发送至以太网的本地时钟信号仍能保障各通讯设备之间和各种业务之间 实现良好的时钟同步。


图1为一种基于IEEE1588协议提取同步时钟的时钟装置的组成结构示 意图。
图2为本发明实现时钟同步的装置的组成结构示意图。
图3为本发明锁相环单元的第一种组成结构示意图。
图4为本发明锁相环单元中逻辑控制电路组成结构示意图。
图5为本发明锁相环单元的第二种组成结构示意图。
图6为本发明锁相环单元的第三种组成结构示意图。
图7为本发明锁相环单元的第四种组成结构示意图。
图8为包括网同步设备接口的发明装置的组成结构图。
图9为本发明所述在以太网中实现同步时钟的方法的流程图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体 实施例对本发明作进一步地详细描述。
图2为本发明实现时钟同步的装置的组成结构示意图。如图2所示，本发 明所述实现时钟同步的装置包括以太网接口 1、锁相环单元2和时钟生成单元3; 其中，
以太网接口 1，用于从以太网物理层提取的两路时钟信号并发送至锁相环 单元2;将从时钟生成单元3接收的同步时钟信号分为两路， 一路作为该以太 网接口 1自身的工作时钟信号，另一^各发送至以太网；
锁相环单元2，用于根据预设的选择策略，从来自以太网接口 1的两路时 钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟
信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至 时钟生成单元3;
时钟生成单元3,用于将接收到的本地时钟信号作为参考频率信号，生成 与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一 路同步时钟信号发送至以太网接口 i，其余至少一路同步时钟信号发送至以太网。
本发明装置中，以太网接口1从以太网物理层提取的两路时钟信号分别为 基于IEEE1588协议提取的时钟信号和基于以太码流时钟恢复方法提取的时钟 信号。
本发明装置中，以太网接口 1包括第一时钟提取模块11和第二时钟提取模 块12;其中，第一时钟提取模块11用于将基于正EE1588协议提取的时钟信号 发送至锁相环单元2;将从时钟生成单元3接收的时钟信号分为两路， 一路作 为第一时钟提取模块ll自身的工作时钟信号，另一路被发送至以太网；第二时 钟提取模块12用于将基于以太码流时钟恢复方法提取的时钟信号发送至锁相 环单元2;将从时钟生成单元3接收的时钟信号分为两路， 一路作为第二时钟 提取模块12自身的工作时钟信号，另一路被发送至以太网。
实际应用中，锁相环单元2采用的预设的选择策略可以根据以太网接口 1 提取的两路时钟信号的强度、时延、抖动等属性确定，即，从以太网接口 l提 取的两路时钟信号中选择一路信号强度较强、时延和抖动较小的时钟信号；预 设的选择策略还可以根据两路时钟信号的优先级，选择优先级较高的一路。另 外，预设的选择策略也可以通过硬件设备直接从以太网接口 l提取的两路时钟 信号中选择一路。
实际应用中，时钟生成单元3由频率合成器实现。频率合成器采用一个或 数个高频率稳定度的参考频率源，产生多个与参考频率稳定度相同或接近的新 频率。频率合成技术不但能提高通信频率和通信设备的稳定度、准确度，而且 还能满足通信自动化对频率可控和存储的要求，以及抗干扰对快速跳频的要求。实际应用中，IEEE1588协议是以太网通过报文方式接收以太网上游时钟信 息的一种协议，以太码流时钟恢复方法是通过以太网链路码流提取线路恢复时 钟的一种方法。
图3为本发明锁相环单元的第一种组成结构示意图。如图3所示，锁相环 单元2包括逻辑控制电路21 、微处理器22、数模转换器23和压控振荡器(VCO, Voltage Controlled Oscillator )24;其中，
逻辑控制电路21,用于接收微处理器22发送的检测控制信号和选择控制 信号；根据检测控制信号检测来自所述以太网接口 1的两路时钟信号，检测来 自压控振荡器24的本地时钟信号，将检测结果发送至微处理器22;将经过检 测的本地时钟信号发送至时钟生成单元3;根据选择控制信号，从来自以太网 接口 1的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结杲发送 至微处理器22;
微处理器22，用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波 处理，并将处理结果发送至数模转换器23;向逻辑控制电路21发送^r测控制 信号和选择控制信号；接收逻辑控制电路21对各时钟信号的检测结果；
数模转换模块23,用于将来自微处理器22的处理结果由数字量转换为模 拟量，并将转换结果作为电压值发送至压控振荡器24;
压控振荡器24，用于根据来自数模转换器23的电压值，将本地时钟信号 频率调整为逻辑控制电路21所选时钟信号的频率后，将本地时钟信号发送至逻 辑控制电路21。
压控振荡器是利用处于振荡电路中的变容二极管或可变电抗管等效电容随 外加电压变化的特性构成的振荡电路，它实际上是一种电压-频率变换器。压 控振荡器的振荡频率由外加电压控制，其输出波形是正弦波、脉冲波或三角波 等；当控制电压为正弦信号时，在压控振荡器输出端得到调频波；当控制电压 为锯齿波信号时，在压控振荡器输出端得到扫频波。
实际应用中，压控振荡器24是本地时钟源，它可以是一级钟(铯钟)、二 级钟(铷钟，高稳压控晶振)或三级钟(高稳压控晶振)，具体采用哪种压控振荡器取决于实际需求。
图4为本发明锁相环单元中逻辑控制电路组成结构示意图。如图4所示， 逻辑控制电路21包括时钟选择检测器211、秒脉冲鉴相器212、时钟检测器213 和微处理器接口214;其中，时钟选择检测器211用于根据微处理器22发送的 检测控制信号，检测来自以太网接口 1的两路时钟信号，并将检测结果发送至 微处理器接口 214;根据微处理器214发送的选择控制信号，从来自以太网接 口 1的两路时钟信号中选择一路发送至秒脉冲鉴相器212。秒脉沖鉴相器212 用于对本地时钟信号和时钟选择检测器211所选时钟信号进行鉴相，并将鉴相 结果发送至微处理器接口 214。时钟检测器213用于检测本地时钟信号，将检 测结果发送至微处理器接口 214,将经过检测的本地时钟信号发送至时钟生成 单元3。微处理器接口 214用于将经过串并转换的时钟选择检测器211检测结 果、秒脉冲鉴相器212鉴相结果、时钟检测器213检测结果发送至微处理器22; 将孩史处理器22发送检测控制信号和选择控制信号发送至时钟选择检测器211。
实际应用中，秒脉冲鉴相器212又称为相位比较器，它检测外部时钟信号 和本地时钟信号的相位差，并将相位差信号转换为电压信号，该电压信号经凝: 处理器22做低通滤波器滤波后形成压控振荡器24的控制电压，对振荡器输出 信号的频率实施控制。
图5为本发明锁相环单元的第二种组成结构示意图。如图5所示，锁相环 单元包括逻辑控制电路21、微处理器22、数模转换器23和压控振荡器24;其 中，
逻辑控制电路21，用于接收微处理器22发送的检测控制信号和选择控制 信号；根据检测控制信号检测来自以太网接口 1的两路时钟信号，检测来自压 控振荡器24的本地时钟信号，将检测结果发送至微处理器22;根据选择控制 信号，从来自以太网接口 1的两路时钟信号中选择一路与本地时钟信号进行鉴 相，将鉴相结果发送至微处理器22;
微处理器22,用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波 处理，并将处理结果发送至数模转换器23;向逻辑控制电路21发送^r测控制
15信号和选择控制信号；接收逻辑控制电路21对各时钟信号的检测结果；
数模转换模块23,用于将来自微处理器22的处理结果由数字量转换为模 拟量，并将转换结果作为电压值发送至压控振荡器24;
压控振荡器24，用于根据来自数神莫转换器23的电压值，将本地时钟信号 频率调整为逻辑控制电路21所选时钟信号的频率后，分为两路， 一路纟皮发送至 逻辑控制电路21进行检测，另 一路直接被发送至时钟生成单元3。
在图5所示的锁相环单元的第二种组成结构中，逻辑控制电路21包括时钟 选择检测器、秒脉沖筌相器、时钟检测器和微处理器接口；其中，选择检测器、 秒脉沖鉴相器和微处理器接口与图4所示的逻辑控制电路21中的相应组成完全 相同；不同的是，时钟检测器用于检测来自压控振荡器24的本地时钟信号，并 将检测结果发送至微处理器接口；即，时钟检测器不再向时钟生成单元3发送 经检测的由压控振荡器24生成的本地时钟信号。
图6为本发明锁相环单元的第三种组成结构示意图。如图6所示，锁相环 单元2包括逻辑控制电路21 、微处理器22和直接数字频率合成器(DDS， Direct Digital Frequency Synthesis) 25; 其中,
逻辑控制电路21,用于接收微处理器22发送的检测控制信号和选择控制 信号；根据检测控制信号检测来自所述以太网接口 1的两路时钟信号，检测来 自直接数字频率合成器25的本地时钟信号，将检测结果发送至微处理器22; 将经过检测的本地时钟信号发送至时钟生成单元3;根据选择控制信号，从来 自以太网接口 1 ^!两路时钟信号中选捧一路与本地时钟信号进行鉴相，将鉴相 结果发送至微处理器22;
微处理器22,用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波 处理，并将处理结杲作为相位值发送至直接数字频率合成器25;向逻辑控制电 路21发送检测控制信号和选择控制信号；接收逻辑控制电路21对各时钟信号 的检测结果；
直接数字频率合成器25，用于根据来自微处理器22的相位值，将本地时 钟信号频率调整为逻辑控制电路21所选时钟信号的频率后，发送至逻辑控制电
16路21。
直接数字频率合成器25从相位的概念出发进行频率合成，不仅可以产生不 同频率的正弦波,而且可以控制波形的初始相位，还可以产生任意波形。直接数 字频率合成器可采用高性能单片机电路、分立电路系统、复杂可编程逻辑器件 (CPLD, Complex Programmable Logic Device)或可变成逻辑门阵列(FPGA, Field Programmable Gate Arry)实现；分离电路系统包括微处理器、存储器、数 /模转换器、复杂可编程逻辑器件、模拟滤波器等。
逻辑控制电路21的组成和功能与图4所示的相应组成、功能基本相同，所 不同的是本地时钟信号是由直接数字频率合成器25生成的。
图7为本发明锁相环单元的第四种组成结构示意图。如图7所示，锁相环 单元2包括逻辑控制电路21、微处理器22和直接数字频率合成器25;其中，
逻辑控制电路21,用于接收微处理器22发送的检测控制信号和选择控制 信号；根据检测控制信号检测来自以太网接口 1的两路时钟信号，检测来自直 接数字频率合成器25的本地时钟信号，将检测结果发送至微处理器22;根据 选摔控制信号，从来自以太网接口 1的两路时钟信号中选择一路与本地时钟信 号进行鉴相，将鉴相结果发送至微处理器；
微处理器22，用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波 处理，并将处理结果作为相位值发送至直接数字频率合成器25;向逻辑控制电 路25发送检测控制信号和选择控制信号；接收逻辑控制电路25对各时钟信号 的检测结果;
直接数字频率合成器25,用于根据来自微处理器22的相位值，将本地时 钟信号频率调整为逻辑控制电路所选时钟信号的频率后，分为两路， 一路#^ 送至逻辑控制电路21进行检测，另 一路直接被发送至时钟生成单元3。
逻辑控制电路21的组成和功能与图4所示的相应组成、功能基本相同，所 不同的是本地时钟信号是由直接数字频率合成器25生成的；时钟检测器213 用于检测来自直接数字频率合成器25的本地时钟信号，将检测结果发送至微处 理器接口 214;时钟检测器213不再向时钟生成单元3发送经检测的由直接数字频率合成器25生成的本地时钟信号。
上述图3、图5、图6和图7所示的四种锁相环单元中，所述选择控制信号 为微处理器22根据所述预设的选择策略生成的控制信号。
本发明装置中，时钟生成单元3除频率合成模块外，还可包括时钟驱动和 电平转换模块；其中，时钟驱动和电平转换模块将接收的时钟信号进行一分多， 即，将一路时钟信号分为多路时钟信号，根据实际需要，将分路后的每一路时 钟信号转换为所需电平对应的信号，例如，正电压射极耦合逻辑(PECL， Positive-referenced Emitter-Coupled Logic M言号、寸氐电压差分(LVDS, Low Voltage Differential Signal)信号、多点低电压差分(MLVDS， Multipoint Low Voltage Differential Signal)信号，并将转换后的各同步时钟信号发送至以太网。
实际应用中，经过时钟驱动和电平转换^t块进行电平转换后的同步时钟信 号还可供没有连接以太网的现有设备使用。
图8为包括网同步设备接口的发明装置的组成结构图。实际应用中，如图 9所示，本发明装置还包括网同步设备接口 4用于通过电口线缆线路、光口线 缆线路提取供锁相环单元2选择的时钟信号；锁相环单元2还用于对网同步设 备接口提取的时钟信号进行纟企测。
本发明装置中，网同步设备接口 4包括电口时钟提iM莫块41和光口时钟提 取模块42;其中，电口时钟提取模块41用于通过电口线缆线路提取供锁相环 单元2选择的时钟信号；光口时钟提取模块42用于通过光口线缆线路提取供锁 相环单元2选择的时钟信号。
本发明装置中，网同步设备接口 4还包括全球定位系统接收;f莫块43,用于 获取供锁相环单元2选择的时钟信号。
实际应用中，本发明装置的锁相环单元2还用于对自身及与自身连接以太 网接口 1、网同步设备接口4、逻辑控制电路21、数模转换模块23、直接数字 频率合成模块25进行初始化配置；获取以太网接口 1 、网同步设备接口 4的工 作状态信息。这里，初始化配置包括复位、寄存器检测、线路选择、卫星个数 门限设置、通讯接口格式设定；工作状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数、天线信号强度。
本发明装置的锁相环单元2中，由逻辑处理电路21中的秒脉沖鉴相器212、 微处理器22中的环路低通滤波处理部分、压控振荡器24或直接数字频率合成 器25组成锁相环电路，锁相环电路为闭环电路。在本发明装置初始上电时，由 于压控振荡器24或直接数字频率合成器25生成的本地时钟信号的频率不固定 且比较乱，锁相环单元2的运行处于自由状态；随着时钟选择检测器211选择 的外部时钟信号与本地时钟信号之间的相位比较的不断进行，以及锁相环电路 的闭环控制作用，锁相环单元2依次运行在快捕状态、跟踪状态，即，本地时 钟信号频率逐渐接近时钟选择检测器211所选时钟信号频率；当本地时钟信号 频率与时钟选捧冲企测器211所选时钟信号频率相同时，锁相环单元2运行在保 持状态。
综上所述，本发明装置在上电后，锁相环单元的微处理器对连接自身的组 成单元进行初始化配置，并获取以太网接口和网同步设备接口的工作状态信息； 锁相环单元的逻辑控制电路从以太网接口 、网同步设备接口提取供锁相环单元 选择的时钟信号中选择一路，与由压控振荡器或直接数字频率合成器生成的本 地时钟信号进行鉴相，微处理器对鉴相结果进行环路低通滤波处理之后，由环 路低通滤波处理结果控制压控振荡器或直接数字频率合成器生成本地时钟信 号；在锁相环单元中的锁相环电路的控制作用下，将本地时钟信号频率调整为 被选时钟信号的频率；时钟生成单元以经过频率调整本地时钟信号作为参考频 率信夸，生成与本地时钟信号相位相同但频率不同的至少两路时钟信号， 一路 发送至以太网接口，另一路发送至以太网。时钟生成单元生成的时钟信号与本 地时钟信号保持同步。
本发明装置在实际应用中，还可以配置一个外部监测系统，用于监测孩吏处 理器的工作状态，并向〗效处理器发送工作状态控制信号。这里，微处理器的工
作状态包括自由状态、快捕状态、跟踪状态、保持状态等。微处理器可以根据 外部监测系统发送的工作状态控制信号进行状态切换，并把自己的当前工作状 态发送至外部监测系统。
19图9为本发明所述在以太网中实现同步时钟的方法的流程图。如图9所示， 本发明所述在以太网中实现同步时钟的方法，包括如下步骤
a、 以太网接口从以太网物理层提取两路时钟信号。 实际应用中，步骤a中，所述提取两路时钟信号为 基于IEEE1588协议提取时钟信号；
基于以太码流时钟恢复方法提取时钟信号。 实际应用中，所述步骤a之前，还进一步包括步骤
上电时，锁相环单元对自身及与自身连接的以太网接口、网同步设备接口 进行初始化配置，并获取以太网接口、网同步设备接口的工作状态信息。初始 化配置包括复位、寄存器检测、线路选择、卫星个数门限设置、通讯接口格式 设定；工作状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数、 天线信号强度。
本发明方法中，所述步骤a还包括网同步设备接口通过电口线缆线路、 光口线缆线路提取供锁相环单元选择的时钟信号。
本发明方法中，所述步骤a还包括网同步设备接口通过全球定位系统获 取供锁相环单元选择的时钟信号。
b、 锁相环单元对以太网提取的两路时钟信号和本地时钟信号进行检测，从 以太网提取的两路时钟信号中选择一路与本地时钟信号进行锁相环处理，将本 地时钟信号频率调整为所选时钟信号频率；将经过频率调整的本地时钟信号发 逸至时钟生成单元。
所述步骤b中，所述锁相环处理包括
bl、从以太网提取的两路时钟信号中选择一路与本地时钟信号进行鉴相； b2、对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，
将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
这里，本地时钟信号由压控振荡器或直接数字频率合成器生成。 本发明方法中，如果本地时钟信号是由压控振荡器生成的，则，所述步骤
b2中，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的步骤包括
b21、对环路低通滤波处理结果进行数模转换；
b22、数才莫转换结果作为电压值控制压控振荡器，将本地时钟信号频率调整 为锁相环单元所选时钟信号的频率。
本发明方法中，如果本地时钟信号是由直接数字频率合成器生成的，则， 所述步骤b2中，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的 步骤包括
由所述环路低通滤波处理结果作为相位值控制直接数字频率合成器，将本 地时钟信号频率调整为锁相环单元所选时钟信号的频率。
c、 时钟生成单元以接收的本地时钟信号作为参考频率信号，合成出与本地 时钟信号相位相同但频率不同的至少两路同步时钟信号， 一路被发送至以太网 4妾口，另一路净支发送至以太网。
d、 以太网接口将从时钟生成单元接收的同步时钟信号分为两路， 一路作为 以太网接口自身的工作时钟，另一路被发送至以太网。
上述发明装置和发明方法中，由以太网接口发送至以太网的时钟信号经过 以太网传输后，时钟信号质量变差，因此，时钟信号在经过一段时间传输后， 返回至本发明所述装置，对时钟信号进行如步骤a - d的处理，以保证时钟信号 的强度和质量满足工作要求。
实施例
本实施例实现时钟同步的装置包括以太网接口、网同步设备接口、锁相 环单元和时钟生成单元，以太网接口包括第一时钟提取模块、第二时钟提取 模块，网同步设备接口包括全球定位系统接收模块、电口时钟提取模块和光 口时钟提取模块，锁相环单元包括逻辑控制电路、微处理器和直接数字频率 合成器，时钟生成单元包括频率合成模块、时钟驱动和电平转换模块。锁相 环单元的组成结构与图8所示的组成结构一致。
第一时钟提取模块基于IEEE1588协议，可提取出1脉冲/秒(PPS, Pulse Per Second)的脉冲；第二时钟提取模块基于以太码流时钟恢复方法，可提取出1脉冲/秒(PPS， Pulse Per Second)的脉冲。
全球定位系统接收模块为逻辑控制电路提供一个可选的时钟信号，实际 上，是为锁相环提供了一个基准时钟信号。当本实施例装置产生的时钟信号 作为主时钟信号时，本实施例装置中配置有全球定位系统接收模块；当本实 施例装置产生的时钟信号仅作为节点时钟信号时，本实施例所述装置中可以 不配置全球定位系统接收模块；因此，需要根据具体应用环境来确定是否配 置全球定位系统接收模块。
电口时钟提取模块通过E1/T1线缆线路提取时钟信号，时钟信号频率是 2.048MHz或1.544MHz，并将输出频率分成1PPS脉冲形式。
光口时钟提取模块通过光口线缆线路提取时钟信号，时钟信号频率是 19.44MHz,然后在该模块将输出频率分成1PPS脉冲形式。
直接数字频率合成器采用可编程门阵列进行时钟信号的频率合成。
本实施例所述实现时钟图同步的方法包括如下步骤
1、 设定每一路外部时钟信号的优先级；
2、 上电后，微处理器对与自身连接的以太网接口、网同步设备接口、逻辑 控制电路、直接数字频率合成器进行初始化，并获取以太网接口、网同步设备 接口的工作状态信息；
3、 以太网接口基于IEEE1588协议提取时钟信号；
4、 以太网接口基于以太码流时钟恢复方法提取时钟信号；
5、 网同步设备接口通过电口线缆线路提取时钟信号；
6、 网同步设备接口通过光口线缆线M取时钟信号；
7、 网同步设备接口提取全球定位系统接收模块提供的时钟信号；
8、 逻辑控制电路对步骤3 7所提取的时钟信号进行检测后，根据对外部时 钟信号设定的优先级，选择一路信号强度、质量满足工作要求的外部时钟信号 与直接数字频率合成器生成的本地时钟信号进行鉴相；
本实施例中，直接数字频率合成器生成的本地时钟信号的频率为10MHz。 实际应用中，还可以采用其它方法对时钟信号进行选择，例如，通过硬件
22配置选择外部时钟信号。
9、 微处理器对鉴相结果进行环路低通滤波处理，并根据处理结果，将本地 时钟信号频率调整为被选时钟信号的频率；
10、 逻辑控制电路检测本地时钟信号，并将经过检测的本地时钟信号发送 至时钟生成单元的频率合成模块；
11、 频率合成模块以本地时钟信号作为参考频率信号合成出以太网接口 、 时钟驱动和电平转换模块所需的时钟信号；
本实施例中，频率合成模块合成后的发送至以太网的时钟信号频率为 25MHz，发送至时钟驱动和电平转换模块的经时钟驱动后的多路时钟信号频率 为8KHz、 32.786MHz、 19.44MHz等。
12、 以太网接口将从频率合成模块接收的时钟信号分为两路， 一路作为该 以太网接口工作时钟，另一路^皮发送至以太网；
13、 时钟驱动和电平转换it块将A^频率合成模块接收的时钟信号驱动为多 路时钟信号，对经驱动的每一路时钟信号进行电平转换后，发送至以太网。
实际应用中，由时钟驱动和电平转换^t块驱动和转换后的时钟信号可以供 以太网中的设名"使用，也可以没有连接到以太网的设备使用。
实际应用中，外部监测系统对微处理器进行配置，包括配置微处理器的运 行状态，如，自由状态、快捕状态、跟踪状态、保持状态等；并获取^f效处理器 的运行状态。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的 保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改 进等，均应包含在本发明的保护范围之内。
权利要求
1、一种实现时钟同步的装置，其特征在于，所述装置包括以太网接口、锁相环单元和时钟生成单元；其中，以太网接口，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路，一路作为该以太网接口自身的工作时钟信号，另一路发送至以太网；锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟生成单元；时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路同步时钟信号发送至以太网接口，其余至少一路同步时钟信号发送至以太网。
2、 根据权利要求1所述的装置，其特征在于，所述从以太网物理层提取的 两路时钟信号分别为基于正EE1588协议提取的时钟信号和基于以太码流时钟 恢复方法提取的时钟信号。
3、 根据权利要求2所述的装置，其特征在于，所述以太网接口包括第一时 钟提取模块和第二时钟提取模块；其中，所述第一时钟提取模块，用于将基于IEEE1588协议提取的时钟信号发送 至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路， 一路作 为第 一时钟提取^莫块自身的工作时钟信号，另 一路被发送至以太网；所述第二时钟提取模块，用于将基于以太码流时钟恢复方法提取的时钟信 号发送至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路， 一路作为第二时钟提取才莫块自身的工作时钟信号，另 一路^皮发送至以太网。
4、 根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压 控振荡器的本地时钟信号，将检测结果发送至微处理器；将经过检测的本地时 钟信号发送至所述时钟生成单元；根据选择控制信号，从来自所述以太网接口 的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处 理器；所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选 择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述数模转换模块，用于将来自微处理器的处理结果由数字量转换为模拟 量，并将转换结果作为电压值发送至压控振荡器；所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频 率调整为逻辑控制电^"所选时钟信号的频率后，将本地时钟信号发送至逻辑控 制电路。
5、根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控 制电路、微处理器、数模转换器和压控振荡器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压 控振荡器的本地时钟信号，将^r测结果发送至;f殷处理器；才艮据选择控制卩言号， 从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相， 将鉴相结果发送至微处理器；所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选 择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述数模转换模块，用于将来自微处理器的处理结果由数字量转换为模拟 量，并将转换结果作为电压值发送至压控振荡器；所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频 率调整为逻辑控制电路所选时钟信号的频率后，分为两路， 一路^C^送至逻辑 控制电路进行检测，另 一路直接被发送至所述时钟生成单元。
6、 根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控 制电路、微处理器和直接数字频率合成器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自直 接数字频率合成器的本地时钟信号，将检测结果发送至微处理器；将经过检测 的本地时钟信号发送至所述时钟生成单元；根据选择控制信号，从来自所述以 太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将養相结果发 送至微处理器；所述纟敞处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果作为相位值发送至直接数字频率合成器；向逻辑控制电路发 送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述直接数字频率合成器，用于根据来自微处理器的相位值，将本地时钟 信号频率调整为逻辑控制电路所选时钟信号的频率后，发送至逻辑控制电路。
7、 才艮据权利要求1所述的装置，其特征在于，所迷锁相环单元包括逻辑控 制电路、微处理器和直接数字频率合成器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自直 接数字频率合成器的本地时钟信号，将检测结果发送至微处理器；根据选择控 制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进 行鉴相，将鉴相结果发送至微处理器；所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果作为相位值发送至直接数字频率合成器；向逻辑控制电路发 送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述直接数字频率合成器，用于根据来自微处理器的相位值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，分为两路， 一路被发送 至逻辑控制电路进行检测，另 一路直接被发送至所述时钟生成单元。
8、 根据权利要求4、 5、 6或7所述的装置，其特征在于，所述选择控制信 号为所述微处理器根据预设的选择策略生成的控制信号。
9、 根据权利要求4或6所述的装置，其特征在于，所述逻辑控制电路包括 时钟选择检测器、秒脉冲鉴相器、时钟检测器和微处理器接口；其中，所述时钟选择检测器，用于根据所述微处理器发送的检测控制信号，检测 来自所述以太网接口的两路时钟信号，并将检测结果发送至微处理器接口；根 据所述微处理器发送的选择控制信号，从来自所述以太网接口的两路时钟信号 中选择一路发送至秒脉冲鉴相器；所述秒脉冲鉴相器，用于对本地时钟信号和时钟选择4企测器所选时钟信号 进行鉴相，并将鉴相结果发送至微处理器接口 ；所述时钟检测器，用于检测本地时钟信号，将检测结果发送至微处理器接 口 ，将经过检测的本地时钟信号发送至所述时钟生成单元；所述微处理器接口，用于将经过串并转换的时钟选择检测器检测结果、秒 脉冲鉴相器鉴相结果、时钟检测器检测结果发送至微处理器；将微处理器发送 检测控制信号和选择控制信号发送至时钟选择检测器。
10、 根据权利要求5或7所述的装置，其特征在于，所述逻辑控制电路包 括时钟选择检测器、秒脉冲鉴相器、时钟检测器和微处理器接口；其中，所述时钟选择检测器，用于根据所述微处理器发送的检测控制信号，检测 来自所述以太网接口的两路时钟信号，并将检测结果发送至微处理器接口；根 据所述^[鼓处理器发送的选择控制信号，从来自所述以太网接口的两路时钟信号 中选择一路发送至秒脉冲鉴相器；所述秒脉冲鉴相器，用于对本地时钟信号和时钟选4爭检测器所选时钟信号 进行鉴相，并将鉴相结果发送至微处理器接口 ；所述时钟检测器，用于检测本地时钟信号，并将检测结果发送至微处理器 接口；所述微处理器接口，用于将经过串并转换的时钟选择检测器检测结果、秒脉冲鉴相器鉴相结果、时钟检测器检测结果发送至微处理器；将微处理器发送 的检测控制信号和选择控制信号发送至时钟选择检测器。
11、 根据权利要求1所述的装置，其特征在于，所述装置还包括网同步设 备接口所述网同步设备接口，用于通过电口线缆线路、光口线缆线路提取供所述 锁相环单元选择的时钟信号。
12、 根据权利要求11所述的装置，其特征在于，所述网同步设备接口还用 于通过全球定位系统获取供所述锁相环单元选择的时钟信号。
13、 根据权利要求11所述的装置，其特征在于，所述网同步设备接口包括 电口时钟提取冲莫块和光口时钟提取模块；其中，所述电口时钟提取模块，用于通过电口线缆线路提取供所述锁相环单元选择的时钟信号；所述光口时钟提取模块，用于通过光口线缆线路提取供所述锁相环单元选 择的时钟信号。
14、 根据权利要求12所述的装置，其特征在于，所述网同步设备接口还包 括全球定位系统接收模块，用于获取供所述锁相环单元选择的时钟信号。
15、 根据权利要求1或11所述的装置，其特征在于，所述锁相环单元还用 于对锁相环单元自身及所述以太网接口、网同步设备接口进行初始化配置；获 取所述以太网接口和网同步设备接口的工作状态信息。
16、 根据权利要求15所述的装置，其特征在于，所述初始化配置包括复位、 寄存器检测、线路选择、卫星个数门P艮设置以及通讯接口格式设定；所述工作 状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数以及天线信 号强度。
17、 一种实现同步时钟的方法，其特征在于，所述方法包括如下步骤a、 以太网接口从以太网物理层提取两路时钟信号；b、 锁相环单元根据预设的选择策略，从以太网提取的两路时钟信号中选择一路与本地时钟信号进行锁相环处理，将本地时钟信号频率调整为所选时钟信号频率；将经过频率调整的本地时钟信号发送至时钟生成单元；c、 时钟生成单元以接收到的本地时钟信号作为参考频率信号，生成与接收 到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号， 一路净^^送 至以太网接口 ，其余至少一路^X送至以太网；d、 以太网接口将从时钟生成单元接收的同步时钟信号分为两路， 一路作为 以太网接口自身的工作时钟，另一路发送至以太网。
18、 根据权利要求17所述的方法，其特征在于，步骤a中，所述提取两路 时钟信号为 基于IEEE 1588协议提取时钟信号；基于以太码流时钟恢复方法提取时钟信号。
19、 根据权利要求17所述的方法，其特征在于，所述步骤a之前，还进一 步包括步骤上电时，锁相环单元对自身及与自身连接的以太网接口进行初始化配置， 并获取以太网接口的工作状态信息。
20、 根据权利要求19所述的方法，其特征在于，所述锁相环单元在上电时 还对网同步设备接口进行初始化配置，获取网同步设备接口的工作状态信息。
21、 根据权利要求20所述的方法，其特征在于，所述初始化配置包括复位、 寄存器检测、线路选择、卫星个数门限设置以及通讯接口格式设定；所述工作 状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数以及天线信 号强度。
22、 根据权利要求17所述的方法，其特征在于，所述步骤a还包括网同 步设备接口通过电口线缆线路、光口线缆线路提取供锁相环单元选择的时钟信 号。
23、 根据权利要求22所述的方法，其特征在于，所述步骤a还包括网同 步设备接口通过全球定位系统获取供锁相环单元选择的时钟信号。
24、 根据权利要求17所述的方法，其特征在于，所述步骤b中，所述锁相环处理包括bl、从以太网接口提取的两路时钟信号中选择一路与本地时钟信号进行鉴相；b2、对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
25、 根据权利要求17或24所述的方法，其特征在于，所述本地时钟信号由压控振荡器或直接数字频率合成器生成。
26、 根据权利要求25所述的方法，其特征在于，如果本地时钟信号是由压控振荡器生成的，则，所述步骤b2中，所述将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的步骤包括b21、对所述环路低通滤波处理结果进行数模转换；b22、数模转换结果作为电压值控制压控振荡器，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
27、 根据权利要求25所述的方法，其特征在于，如果本地时钟信号是由直接数字频率合成器生成的，则，所述步骤b2中，所述将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的步骤包括由所述环路低通滤波处理结果作为相位值控制直接数字频率合成器，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
全文摘要
本发明涉及一种实现时钟同步的装置及方法，所述装置包括以太网接口、锁相环单元和时钟生成单元；锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器或者直接数字频率合成器；所述方法包括步骤提取时钟信号；锁相环处理；将经过频率调整的本地时钟信号合成相位相同、频率不同的至少两路时钟信号，一路发送至以太网接口，其余至少一路发送至以太网；以太网接口将接收的时钟信号分为两路，一路作为自身工作时钟，另一路被发送至以太网。本发明装置及方法在以太网链路发生故障、堵塞、时延和抖动的情况下以及从以太网中提取的时钟信号发生丢失时，能保障各通讯设备之间和各业务之间能实现良好的时钟同步，可广泛应用于通信系统中。
文档编号H04L7/033GK101686120SQ20081022337
公开日2010年3月31日 申请日期2008年9月26日 优先权日2008年9月26日
发明者何宇东 申请人:大唐移动通信设备有限公司