专利名称：一种rs485接口来电显示嵌入式装置的制作方法
技术领域：
本实用新型涉及来电显示嵌入式装置，具体涉及一种RS485接口来电显 示嵌入式装置。
背景技术：
目前，市场上的电话机可以分为来电显示或无来电显示两种，来电显示 的话机上显示通话对方号码等信息，方便用户自由选择接听，现在，也有在 电话机上加装来电显示器的，这种来电显示器通用性差，成本高，体积大。
发明内容
本实用新型的目的在于提供一种RS485接口来电显示嵌入式装置，嵌 入式安装在电话机内部线路上，采集来电数据，显示相关信息。
本实用新型的技术解决方案是该来电显示装置采集到电话线路上的来
电显示数据，由RS485接口传送到计算机内，通过调用DLL动态连接库的库 函数，完成整个数据采集处理过程；包括软硬两个接口，硬件接口有三个模 块完成数据采集处理过程，即解码模块、数据采集处理模块和传输模块，软 件接口使用DLL动态连接库的库函数通过RS485接口得到来电显示数据。
解码模块主要完成来电显示解码与铃音检测的功能，其主要组成为 MC14LC5447芯片，此芯片是摩托罗拉公司生产的带铃音检测的FSK解码芯 片。
数据采集处理模块主要完成数据采集处理功能，模块的核心芯片为 AT89C2051芯片，其主要特点是有15个可编程I/O 口 ，而且与MCS-51指令 完全兼容，内部附带有128B的RAM可供使用，有2KB的可擦写的FLASH,有一个全双工的串行通信口等等DOC的来电显示数据包符合异步串行数据通信 的数据标准，其波特率为1200BPS，单片机使用串行通信模式1，用11.0592M 的晶振。
传输模块主要完成数据传输功能，传输模块主要使用MAX485器件， 由于数据采集点用了单片机的串行端口 ，输出的RS485接口通过扩展另外一 个单片机来实现，处理后的来电显示信号RS485接口传输到计算机内处理。
本实用新型成本低，体积小，嵌入方便，安全透明，传输距离远。
图l为本实用新型流程示意图。
图2为本实用新型电路原理图。
图3为MC14LC5447芯片特征时序图。
图中1解码模块U3， 2数据采集处理模块U2U1， 3传输模块U0具体实施方式
如图1所示，该来电显示装置釆集到电话线路上的来电显示数据，由 RS485接口传送到计算机内，通过调用DLL动态连接库的库函数，完成整个 数据采集处理过程；包括软硬两个接口，硬件接口有三个模块完成数据采集 处理过程，即解码模块l、数据采集处理模块2和传输模块3，软件接口使 用DLL动态连接库的库函数通过RS485接口得到来电显示数据。
解码模块主要完成来电显示解码与铃音检测的功能，其主要组成为 MC14LC5447芯片，此芯片是摩托罗拉公司生产的带铃音检测的FSK解码芯 片。
数据采集处理模块主要完成数据采集处理功能，模块的核心芯片为 AT89C2051芯片，其主要特点是有15个可编程I/O 口 ，而且与MCS-51指令 完全兼容，内部附带有128B的RAM可供使用，有2KB的可擦写的FLASH,有 一个全双工的串行通信口等等DOC的来电显示数据包符合异步串行数据通信 的数据标准，其波特率为1200BPS，单片机使用串行通信模式1，用11. 0592M 的晶振。
传输模块主要完成数据传输功能，传输模块主要使用MAX485器件，
8由于数据采集点用了单片机的串行端口 ，输出的RS485接口通过扩展另外一 个单片机来实现，处理后的来电显示信号RS485接口传输到计算机内处理。 本实用新型的电路连接如图2所示，其中，U3部分(U3: MC14LC5447): TIP线和RING线分别接入电话线的两端，对于用户，无差别，可随意接 入；TIP分别与U3-C1和U3-C3相连；U3-Cl的一端与TIP和U3-C3相连， 另一端接入到由二极管U3-Dl、 U3-D2、 U3-D3、 U3-D4主成的桥路中，U3-Cl 连接U3-Dl的负极和U3-D2的正极；U3-Dl的正极连接地线，负极与U3-D2 的正极以及U3-Cl相连接；RING分别与U3-C2和U3-C4相连；U3-C2的一端 与RING和U3-C4相连，另一端接入到由二极管U3-Dl、 U3-D2、 U3-D3、 U3-D4 主成的桥路中，U3-C2连接U3-D3的负极和U3-D4的正极；U3-D3的正极连 接地线，负极与U3-D4的正极以及U3-C2相连接；U3-D2的负极与U3-D4的 负极相连接，并连接到U3-R1; U3-R1的一端连接到U3-D2的负极和U3-D4 的负极，另一端分别连接到MC14LC5447的第三引脚和U3-R2; U3-R2的一端 连接到连接到MC14LC5447的第三引脚和U3-Rl，另一端分别连接到U3-R3 和MC14LC5447的第四引脚；U3-R3的一端连接MC14LC5447的第四引脚和 U3-R2，另一端分别接地和连接到U3-C5; U3-C5的一端分别接地和连接到 U3-R3，另一端分别连接到U3-R6和MC14LC5447的第六引脚；U3-R6分别连 接到MC14LC5447的第六引脚和U3-C5，另一端连接VCC; U3-C3的一端分别 与TIP线和U3-C1相连接，另一端连接到U3-R4; U3-C4的一端分别与RING 线和U3-C2相连接，另一端连接到U3-R5; U3-R4的一端连接到U3-C3，另一 端连接到MC14LC5447的第一引脚；U3-R5的一端连接到U3-C4，另一端连接 到MC14LC5447的第二引脚；MC14LC5447芯片的第一引脚连接到U3-R4; MC14LC5447芯片的第二引脚连接到U3-R5; MC14LC5447芯片的第三引脚分别 连接到U3-Rl和U3-R2; MC14LC5447芯片的第四引脚分别连接到U3-R2和 U3-R3; MC14LC5447芯片的第五引脚悬空；MC14LC5447芯片的第六引脚分别 连接到U3-R6和U3-C5; MC14LC5447芯片的第七引脚连接到AT89C2051的第 九引脚；MC14LC5447芯片的第八引脚接地；MC14LC5447芯片的第九引脚分 别与U3-CRY和U3-R8和U3-C7相连接；MC14LC5447芯片的第十引脚分别与 U3-CRY和U3-R8和U3-C8相连接；MC14LC5447芯片的第i^一引脚接VCC;MC14LC5447芯片的第十二引脚分别连接U3-R7和AT89C2051的第六引脚； MC14LC5447芯片的第十三引脚悬空；MC14LC5447芯片的第十四引脚悬空； MC14LC5447芯片的第十五引脚连接到AT89C2051的第二引脚；MC14LC5447 芯片的第十六引脚分别连接到VCC、 U3-C6和U3-R7; U3-C6的一端分别连接 到VCC、 MC14LC5447的第十六引脚和U3-R7，另一端接地；U3-R7的一端分 别连接到VCC、 MC14LC5447的第十六引脚和U3-C6，另一端分别连接到 MC14LC5447的第十二引脚和AT89C2051的第六引脚上；U3-CRY的一端分别 连接到MC14LC5447的第十引脚、U3-R8和U3-C8，另一端分别连接到 MC14LC5447的第九引脚、U3-R8和U3-C7; U3-R8的一端分别连接到 MC14LC5447的第十引脚、U3-CRY和U3-C8,另一端分别连接到MC14LC5447 的第九引脚、U3-CRY和U3-C7; U3-C7的一端分别连接到MC14LC5447的第九 引脚、U3-R8和U3-CRY，另一端分别连接到U3-C8和接地；U3-C8的一端分 别连接到MC14LC5447的第十引脚、U3-R8和U3-CRY，另一端分别连接到U3-C7 和接地；
其中，U2部分(U2: AT89C2051):
U2-R1的一端分别与U2-R2和VCC相连，另一端分别连接到U2中 AT89C2051的第十二引脚和U1中的AT89C2051的第十二引脚；U2-R2的一端 分别与U2-Rl和VCC相连，另一端分别连接到U2中AT89C2051的第十三引 脚和U1中的AT89C2051的第十三引脚;U2-C1的一端分别连接U2-C2和接地， 另一端分别连接U2-CRY和U2中AT89C2051的第五引脚；U2-C2的一端分别 连接U2-C1和接地，另一端分别连接U2-CRY和U2中AT89C2051的第四引脚； U2-CRY的一端分别连接U2-C2和U2中AT89C2051的第四引脚，另一端分别 连接U2-Cl和U2中AT89C2051的第五引脚；U2中AT89C2051的第一引脚连 接到Ul中的AT89C2051第一引脚；U2中AT89C2051的第二引脚连接到 MC14LC5447的第十五引脚；U2中AT89C2051的第三引脚悬空；U2中AT89C2051 的第四引脚分别连接到U2-CRY和U2-C2; U2中AT89C2051的第五引脚分别 连接到U2-CRY和U2-Cl; U2中AT89C2051的第六引脚分别与MC14LC5447的 第十二引脚和U3-R7相连；U2中AT89C2051的第七引脚连接到Ul中的
10AT89C2051的第九引脚；U2中AT89C2051的第八引脚分别连接到U4-R2、U4-R3 和U4-Dl的负极；U2中AT89C2051的第九引脚连接到MC14LC5447的第七引 脚；U2中AT89C2051的第十引脚接地；U2中AT89C2051的第H^—引脚悬空； U2中AT89C2051的第十二引脚分别连接U2-Rl和的Ul中AT89C2051的第十 二引脚;U2中AT89C2051的第十三引脚分别连接U2-R2和的Ul中AT89C2051 的第十三引脚；U2中AT89C2051的第十四引脚连接到Ul中AT89C2051的第 十四引脚；U2中AT89C2051的第十五引脚连接到Ul中AT89C2051的第十五 引脚；U2中AT89C2051的第十六引脚连接到U1中AT89C2051的第十六引脚； U2中AT89C2051的第十七引脚连接到Ul中AT89C2051的第十七引脚；U2中 AT89C2051的第十八引脚连接到Ul中AT89C2051的第十八引脚；U2中 AT89C2051的第十九引脚连接到Ul中AT89C2051的第十九引脚；U2中 AT89C2051的第二十引脚连接到VCC;
其中，Ul部分(Ul: AT89C2051):
U1-Cl的一端分别连接Ul-C2和接地，另一端分别连接U1-CRY和Ul中 AT89C2051的第五引脚；Ul-C2的一端分别连接U1-C1和接地，另一端分别 连接U1-CRY和U1中AT89C2051的第四引脚；Ul-CRY的一端分别连接Ul-C2 和Ul中AT89C2051的第四引脚，另一端分别连接Ul-Cl和Ul中AT89C2051 的第五引脚；Ul中AT89C2051的第一引脚连接到U2中AT89C2051的第一引 脚；U1中AT89C2051的第二引脚连接到MAX485的第一引脚；U1中AT89C2051 的第三引脚悬空；Ul中AT89C2051的第四引脚分别连接到Ul-CRY和Ul-C2; Ul中AT89C2051的第五引脚分别连接到Ul-CRY和Ul-Cl; Ul中AT89C2051 的第六引脚连接到MAX485的第四引脚；Ul中AT89C2051的第七引脚连接到 U0-R1的一端和MAX485的第二、第三引脚；Ul中AT89C2051的第八引脚悬 空；Ul中AT89C2051的第九引脚连接到U2中AT89C2051的第七引脚；Ul中 AT89C2051的第十引脚接地；Ul中AT89C2051的第H"^—引脚悬空；Ul中 AT89C2051的第十二引脚分别连接U2-Rl和U2中AT89C2051的第十二引脚； Ul中AT89C2051的第十三引脚分别连接U2-R2和U2中AT89C2051的第十三 引脚；U1中AT89C2051的第十四引脚连接到U2中AT89C2051的第十四引脚；Ul中AT89C2051的第十五引脚连接到U2中AT89C2051的第十五引脚；Ul中 AT89C2051的第十六引脚连接到U2中AT89C2051的第十六引脚；Ul中 AT89C2051的第十七引脚连接到U2中AT89C2051的第十七引脚；Ul中 AT89C2051的第十八引脚连接到U2中AT89C2051的第十八引脚；Ul中 AT89C2051的第十九引脚连接到U2中AT89C2051的第十九引脚；Ul中 AT89C2051的第二十引脚连接到VCC;
其中，U0部分(U0: SP3232E及JP2):
U0-R1的一端连接到VCC，另一端连接到MAX485的第二、第三引脚； MAX485的第一引脚连接到Ul中AT89C2051的第二引脚；MAX485的第二引脚 连接到U0-Rl的一端和Ul中AT89C2051的第七引脚及MAX485的第三引脚； MAX485的第三引脚连接到U0-R1的一端和Ul中AT89C2051的第七引脚及 MAX485的第二引脚;MAX485的第四引脚连接到Ul中AT89C2051的第六引脚； MAX485的第五引脚接地；MAX485的第六引脚连接到JP2中DB9的第二引脚； MAX485的第七引脚连接到JP2中DB9的第三引脚;MAX485的第八引脚接VCC;. JP2中DB9的第一引脚悬空；JP2中DB9的第二引脚连接到MAX485的第六引 脚；JP2中DB9的第三引脚连接到MAX485的第七引脚；JP2中DB9的第四引 脚悬空；JP2中DB9的第五引脚接地；JP2中DB9的第六引脚悬空；JP2中 DB9的第七引脚悬空；JP2中DB9的第八引脚悬空；JP2中DB9的第九引脚悬 空。
Ul部分以AT89C2051为主，主要接收U2采集的数据，并完成数据传输 的功能；U2部分以AT89C2051为主，主要完成数据采集并发送到Ul的功能; U3部分MC14LC5447为主，主要完成FSK解码、来电检测和数据发送到U2 的功能。
如图3所示，由于来电显示是在第一声振铃与第二声振铃之间的，而且 在一次来电中只有一次数据包的发送;根据时序表决定使用DOC作为数据线， 因为D0C是处理后的数据，即将前导的0101信道占用位处理后的数据，整 个包只有来电显示数据包；来电显示数据包传输符合异步串行通信传输的格 式。RD0为铃音检测输出信号，当有振铃时会产生负跳变，当无振铃时此信 号始终为逻辑l，虽然此信号是周期性的信号，但与芯片开关无关，即当芯片关闭时，依然正常；CDO为载波检测，即当有来电负载波时，产生负跳变， 通常情况为逻辑l，此信号相对与RDO而言较为稳定，因为它的跳变与负载 波直接相关，可以避免干扰信号，但此信号与PWRUP信号相关，较为不稳定; PWRUP信号为芯片开关，低电平有效，当PWRUP处于高电平时，芯片不工作， 既RD0信号外，其他信号都始终处于高电平；当PWRUP处于低电平时芯片正 常工作；DOC翻译后为熟数据，表示数据处理过，既处理过1010的信号占用 信号，而余留下的只有来电显示信号；DOR翻译后为生数据，表示未处理过 的数据，即有1010信号占用信号。
本实用新型的来电显示装置自开启后一直等待带电信号，当有来电信号 后对来电信息进行存储，并对RS485发出相应的信号；如果上次的来电数据 并未取出，那么数据将不保留，直到未取的信息取出为止；当信息取出后， 下次的来电信息将被存储，直到取出为止；即设备只存储最早的来电信息， 这样的做法是未了避免电话线路上的干扰。
本实用新型来电显示装置数据读取，通过用户使用软件接口来使用 RS485接口获取信息，在此版本中，信息将原本的传输到计算机中，软件接 口程序将对数据做相应的处理，如果信息采集出错或者信息丢失，都将有相 应的提示信息，由于来电显示另外的特点是在信息发送时，用户立即摘机， 来电信息数据将停止发送，所以本产品带有摘机检测，以防止此类错误的发 生。
本实用新型的软件接口程序将对AT98C2051内的程序做补充，以满足产 品信息可靠信，每次RS485的读取操作会将单片机重置，这些操作由软件接 口来完成，对用户是透明的，用户不必要在意是否采集出错，或者需要初始 化处理，对于用户，软件接口将直接将来电号码返回，返回值为字符串，用 户可方便的将它赋值给显示窗口。
权利要求1.一种RS485接口来电显示嵌入式装置，该来电显示装置采集到电话线路上的来电显示数据，由RS485接口传送到计算机内，通过调用DLL动态连接库的库函数，完成整个数据采集处理过程；其特征在于该装置包括硬件两个接口，硬件接口有三个模块完成数据采集处理过程，即解码模块(1)、数据采集处理模块(2)和传输模块(3)；解码模块主要完成来电显示解码与铃音检测的功能，其主要组成为MC14LC5447芯片，此芯片是摩托罗拉公司生产的带铃音检测的FSK解码芯片；数据采集处理模块主要完成数据采集处理功能，模块的核心芯片为AT89C2051芯片，传输模块主要完成数据传输功能，传输模块主要使用MAX485器件；电路连接如下，其中，U3部分的MC14LC5447TIP线和RING线分别接入电话线的两端，对于用户，无差别，可随意接入；TIP分别与U3-C1和U3-C3相连；U3-C1的一端与TIP和U3-C3相连，另一端接入到由二极管U3-D1、U3-D2、U3-D3、U3-D4主成的桥路中，U3-C1连接U3-D1的负极和U3-D2的正极；U3-D1的正极连接地线，负极与U3-D2的正极以及U3-C1相连接；RING分别与U3-C2和U3-C4相连；U3-C2的一端与RING和U3-C4相连，另一端接入到由二极管U3-D1、U3-D2、U3-D3、U3-D4主成的桥路中，U3-C2连接U3-D3的负极和U3-D4的正极；U3-D3的正极连接地线，负极与U3-D4的正极以及U3-C2相连接；U3-D2的负极与U3-D4的负极相连接，并连接到U3-R1；U3-R1的一端连接到U3-D2的负极和U3-D4的负极，另一端分别连接到MC14LC5447的第三引脚和U3-R2；U3-R2的一端连接到连接到MC14LC5447的第三引脚和U3-R1，另一端分别连接到U3-R3和MC14LC5447的第四引脚；U3-R3的一端连接MC14LC5447的第四引脚和U3-R2，另一端分别接地和连接到U3-C5；U3-C5的一端分别接地和连接到U3-R3，另一端分别连接到U3-R6和MC14LC5447的第六引脚；U3-R6分别连接到MC14LC5447的第六引脚和U3-C5，另一端连接VCC；U3-C3的一端分别与TIP线和U3-C1相连接，另一端连接到U3-R4；U3-C4的一端分别与RING线和U3-C2相连接，另一端连接到U3-R5；U3-R4的一端连接到U3-C3，另一端连接到MC14LC5447的第一引脚；U3-R5的一端连接到U3-C4，另一端连接到MC14LC5447的第二引脚；MC14LC5447芯片的第一引脚连接到U3-R4；MC14LC5447芯片的第二引脚连接到U3-R5；MC14LC5447芯片的第三引脚分别连接到U3-R1和U3-R2；MC14LC5447芯片的第四引脚分别连接到U3-R2和U3-R3；MC14LC5447芯片的第五引脚悬空；MC14LC5447芯片的第六引脚分别连接到U3-R6和U3-C5；MC14LC5447芯片的第七引脚连接到AT89C2051的第九引脚；MC14LC5447芯片的第八引脚接地；MC14LC5447芯片的第九引脚分别与U3-CRY和U3-R8和U3-C7相连接；MC14LC5447芯片的第十引脚分别与U3-CRY和U3-R8和U3-C8相连接；MC14LC5447芯片的第十一引脚接VCC；MC14LC5447芯片的第十二引脚分别连接U3-R7和AT89C2051的第六引脚；MC14LC5447芯片的第十三引脚悬空；MC14LC5447芯片的第十四引脚悬空；MC14LC5447芯片的第十五引脚连接到AT89C2051的第二引脚；MC14LC5447芯片的第十六引脚分别连接到VCC、U3-C6和U3-R7；U3-C6的一端分别连接到VCC、MC14LC5447的第十六引脚和U3-R7，另一端接地；U3-R7的一端分别连接到VCC、MC14LC5447的第十六引脚和U3-C6，另一端分别连接到MC14LC5447的第十二引脚和AT89C2051的第六引脚上；U3-CRY的一端分别连接到MC14LC5447的第十引脚、U3-R8和U3-C8，另一端分别连接到MC14LC5447的第九引脚、U3-R8和U3-C7；U3-R8的一端分别连接到MC14LC5447的第十引脚、U3-CRY和U3-C8，另一端分别连接到MC14LC5447的第九引脚、U3-CRY和U3-C7；U3-C7的一端分别连接到MC14LC5447的第九引脚、U3-R8和U3-CRY，另一端分别连接到U3-C8和接地；U3-C8的一端分别连接到MC14LC5447的第十引脚、U3-R8和U3-CRY，另一端分别连接到U3-C7和接地；其中，U2部分的AT89C2051U2-R1的一端分别与U2-R2和VCC相连，另一端分别连接到U2中AT89C2051的第十二引脚和U1中的AT89C2051的第十二引脚；U2-R2的一端分别与U2-R1和VCC相连，另一端分别连接到U2中AT89C2051的第十三引脚和U1中的AT89C2051的第十三引脚；U2-C1的一端分别连接U2-C2和接地，另一端分别连接U2-CRY和U2中AT89C2051的第五引脚；U2-C2的一端分别连接U2-C1和接地，另一端分别连接U2-CRY和U2中AT89C2051的第四引脚；U2-CRY的一端分别连接U2-C2和U2中AT89C2051的第四引脚，另一端分别连接U2-C1和U2中AT89C2051的第五引脚；U2中AT89C2051的第一引脚连接到U1中的AT89C2051第一引脚；U2中AT89C2051的第二引脚连接到MC14LC5447的第十五引脚；U2中AT89C2051的第三引脚悬空；U2中AT89C2051的第四引脚分别连接到U2-CRY和U2-C2；U2中AT89C2051的第五引脚分别连接到U2-CRY和U2-C1；U2中AT89C2051的第六引脚分别与MC14LC5447的第十二引脚和U3-R7相连；U2中AT89C2051的第七引脚连接到U1中的AT89C2051的第九引脚；U2中AT89C2051的第八引脚分别连接到U4-R2、U4-R3和U4-D1的负极；U2中AT89C2051的第九引脚连接到MC14LC5447的第七引脚；U2中AT89C2051的第十引脚接地；U2中AT89C2051的第十一引脚悬空；U2中AT89C2051的第十二引脚分别连接U2-R1和的U1中AT89C2051的第十二引脚；U2中AT89C2051的第十三引脚分别连接U2-R2和的U1中AT89C2051的第十三引脚；U2中AT89C2051的第十四引脚连接到U1中AT89C2051的第十四引脚；U2中AT89C2051的第十五引脚连接到U1中AT89C2051的第十五引脚；U2中AT89C2051的第十六引脚连接到U1中AT89C2051的第十六引脚；U2中AT89C2051的第十七引脚连接到U1中AT89C2051的第十七引脚；U2中AT89C2051的第十八引脚连接到U1中AT89C2051的第十八引脚；U2中AT89C2051的第十九引脚连接到U1中AT89C2051的第十九引脚；U2中AT89C2051的第二十引脚连接到VCC；其中，U1部分的AT89C2051U1-C1的一端分别连接U1-C2和接地，另一端分别连接U1-CRY和U1中AT89C2051的第五引脚；U1-C2的一端分别连接U1-C1和接地，另一端分别连接U1-CRY和U1中AT89C2051的第四引脚；U1-CRY的一端分别连接U1-C2和U1中AT89C2051的第四引脚，另一端分别连接U1-C1和U1中AT89C2051的第五引脚；U1中AT89C2051的第一引脚连接到U2中AT89C2051的第一引脚；U1中AT89C2051的第二引脚连接到MAX485的第一引脚；U1中AT89C2051的第三引脚悬空；U1中AT89C2051的第四引脚分别连接到U1-CRY和U1-C2；U1中AT89C2051的第五引脚分别连接到U1-CRY和U1-C1；U1中AT89C2051的第六引脚连接到MAX485的第四引脚；U1中AT89C2051的第七引脚连接到U0-R1的一端和MAX485的第二、第三引脚；U1中AT89C2051的第八引脚悬空；U1中AT89C2051的第九引脚连接到U2中AT89C2051的第七引脚；U1中AT89C2051的第十引脚接地；U1中AT89C2051的第十一引脚悬空；U1中AT89C2051的第十二引脚分别连接U2-R1和U2中AT89C2051的第十二引脚；U1中AT89C2051的第十三引脚分别连接U2-R2和U2中AT89C2051的第十三引脚；U1中AT89C2051的第十四引脚连接到U2中AT89C2051的第十四引脚；U1中AT89C2051的第十五引脚连接到U2中AT89C2051的第十五引脚；U1中AT89C2051的第十六引脚连接到U2中AT89C2051的第十六引脚；U1中AT89C2051的第十七引脚连接到U2中AT89C2051的第十七引脚；U1中AT89C2051的第十八引脚连接到U2中AT89C2051的第十八引脚；U1中AT89C2051的第十九引脚连接到U2中AT89C2051的第十九引脚；U1中AT89C2051的第二十引脚连接到VCC；其中，U0部分的SP3232E及JP2U0-R1的一端连接到VCC，另一端连接到MAX485的第二、第三引脚；MAX485的第一引脚连接到U1中AT89C2051的第二引脚；MAX485的第二引脚连接到U0-R1的一端和U1中AT89C2051的第七引脚及MAX485的第三引脚；MAX485的第三引脚连接到U0-R1的一端和U1中AT89C2051的第七引脚及MAX485的第二引脚；MAX485的第四引脚连接到U1中AT89C2051的第六引脚；MAX485的第五引脚接地MAX485的第六引脚连接到JP2中DB9的第二引脚；MAX485的第七引脚连接到JP2中DB9的第三引脚；MAX485的第八引脚接VCC；JP2中DB9的第一引脚悬空；JP2中DB9的第二引脚连接到MAX485的第六引脚；JP2中DB9的第三引脚连接到MAX485的第七引脚；JP2中DB9的第四引脚悬空；JP2中DB9的第五引脚接地；JP2中DB9的第六引脚悬空；JP2中DB9的第七引脚悬空；JP2中DB9的第八引脚悬空；JP2中DB9的第九引脚悬空。
专利摘要本实用新型公开了一种RS485接口来电显示嵌入式装置，该来电显示装置采集到电话线路上的来电显示数据，由RS485接口传送到计算机内，通过调用DLL动态连接库的库函数，完成整个数据采集处理过程；包括软硬两个接口，硬件接口有三个模块完成数据采集处理过程，即解码模块(1)、数据采集处理模块(2)和传输模块(3)，软件接口使用DLL动态连接库的库函数通过RS485接口得到来电显示数据。本实用新型成本低，体积小，嵌入方便，安全透明，传输距离远。
文档编号H04M7/00GK201323605SQ20082018594
公开日2009年10月7日 申请日期2008年9月11日 优先权日2008年9月11日
发明者朱全银 申请人:淮阴工学院