专利名称：一种高线性度插值器的制作方法
技术领域：
本实用新型涉及集成电路领域，特别是一种高线性度插值器。
背景技术：
高线性度插值器在数据接收_发送系统中广泛应用，例如数据采样，频率抖动生成(括频ssc)等功能模块。在不同数字配置字情况下，线性插值器产生均匀多相时钟，高性能的数据接收_发送系统要求这些时钟有极高的线性度与一致性。简单介绍插值器工作原理如图l，输入Ain， Bin同源时钟分别经过不同延迟得到，在相位上相差①，表现为时间延迟tDelay。插值器另有一相位控制字输入KK0:X〉，该输入控制字控制插值单元输
出信号相位量，其中x g n[i， + )，当控制字ra〈o:x〉由最小值(0，……，0)变化至最
大值(1，……，1)过程中，插值器输出由前相位Ain均匀变化至后相位Bin，变换步长为
①/2(x+1)。 传统的插值器虽然可以对版图进行精确对称与匹配控制，可以消除空间上的差异，但由于高速状态时输入信号通过输入管寄生电容耦合至输出(如图2所示)，使得插值器输入端2信号由于相位的差异即时间上的差异相互之间产生串扰，恶化插值输出线性
度，使得相位变化非均匀，且由控制字ra〈o:x〉最小值(0，……，0)变化至最大值(1，……，1)过程中，插值器输出时前相位Ain并不能完全切换至后相位Bin。[0004] 因此，传统插值器线性度较差，限制了其应用。
实用新型内容本实用新型的目的是提供一种高线性度插值器电路，不仅消除了插值器输入端2信号由于相位的差异相互之间产生的串扰，而且极大增加了插值输出线性度，使得相位变化趋于均匀，提高了插值器电路的应用。[0006] 本实用新型的技术方案如下 —种高线性度插值器电路，其特征在于在插值单元(MixerCell)漏电路径上设置与输入相位控制字相关的可控开关，修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，极大提高了插值输出结果线性度。 所述电路为X+l位宽插值器，包括X+l个插值单元MixerCe11〈0〉，
MixerCe11〈1〉，......，MixerCell〈X〉，其中X > 0 ;X+1个插值单元并行共输出，共地连接，输
出共同连接至输出负载，输出端送出插值信号INTout。 输入参考相位Ain、 Bin送至每一个插值单元的输入口 ，相位控制字即插相控制字总线分别将单bit控制信号送至对应插值单元，即ra〈0>/LEN〈0>至MixerCell〈0〉，ra〈1〉/LEN〈1>至MixerCe11〈1〉， ......， PH〈X〉/LEN〈X〉至MixerCell〈X〉。 所述每个插值单元分别通过A信号通路与B信号通路对输入信号Ain、Bin进行处理，A信号通路从上至下由A路负载开关、A路输入放大器和A路电流沉开关级连，B信号通路从上至下由B路负载开关、B路输入放大器和B路电流沉开关级连；A信号通路与B信号
3通路的上端共同连接输出负载，输出信号INTout，下端共同连接至带有使能功能的电流沉的上端，所述电流沉下端接地。 或者，所述每个插值单元分别通过A信号通路与B信号通路对输入信号Ain、 Bin进行处理，A信号通路从上至下由A路电流源开关、A路输入放大器和A路负载开关级连，B信号通路从上至下由B路电流源开关、B路输入放大器和B路负载开关级连；A信号通路与B信号通路上端共同连接至带有使能功能的电流源的下端，所述电流源上端接电源，A信号通路与B信号通路下端共同连接至输出负载，输出信号INTout。[0012] 本发明的工作原理如下 正常工作时，插值器输入参考相位Ain、Bin，输入的Ain、Bin同源时钟分别经过不同延迟得到，在相位上Ain落后BinA①，即cDBin-OAin= A①，表现为时间延迟tDelay，即TriseB(n)-TriseA(n) = tDelay (TriseA (n) ， TriseB (n)分别表示Ain、 Bin第n个上升沿出现时刻；通过信号通路负载开关，避免了在高速状态下由于插值单元输入放大器寄生电容的存在而将输入信号耦合至输出，消除了插值器输入端2信号由于相位的差异即时间上的差异相互之间产生串扰，极大增加了插值输出线性度，使得相位变化趋于均匀，在插值相位控制字ra〈o:x〉最小值(0，……，O)变化至最大值(l，……，l)过程中，插值器输出由前相位Ain通过2(x+"步进，每步长0/2(x+1)均匀换至后相位Bin。[0014] 本实用新型的有益效果如下 不仅消除了插值器输入端2信号由于相位的差异相互之间产生的串扰，而且极大增加了插值输出线性度，使得相位变化趋于均匀，提高了插值器电路的应用。
图1为插值器工作原理示意图 图2为背景技术中传统值插值器插值单元示意图 图3为本实用新型插值器电路结构示意图 图4为本实用新型插值器电路结构示意图 图5为本实用新型插值器插值单元示意图 图6为本实用新型插值器插值单元示意图
具体实施方式—种高线性度插值器电路，在插值单元(MixerCell)漏电路径上设置与输入相位控制字相关的可控开关，修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，极大提高了插值输出结果线性度。 如图3-4所示，所述电路为X+l位宽插值器，包括X+l个插值单元MixerCe11〈0〉，
MixerCe11〈1〉，......，MixerCell〈X〉，其中X > 0 ;X+1个插值单元并行共输出，共地连接，输
出共同连接至输出负载，输出端送出插值信号INTout。 输入参考相位Ain、 Bin送至每一个插值单元的输入口 ，相位控制字即插相控制字总线分别将单bit控制信号送至对应插值单元，即ra〈0>/LEN〈0>至MixerCell〈0〉，ra〈1〉/LEN〈1>至MixerCe11〈1〉， ......， PH〈X〉/LEN〈X〉至MixerCell〈X〉。 如图5所示，所述每个插值单元分别通过A信号通路与B信号通路对输入信号
4Ain、 Bin进行处理，A信号通路从上至下由A路负载开关、A路输入放大器和A路电流沉开关级连，B信号通路从上至下由B路负载开关、B路输入放大器和B路电流沉开关级连；A信号通路与B信号通路的上端共同连接输出负载，输出信号INTout，下端共同连接至带有使能功能的电流沉的上端，所述电流沉下端接地。 或者如图6所示，所述每个插值单元分别通过A信号通路与B信号通路对输入信号Ain、Bin进行处理，A信号通路从上至下由A路电流源开关、A路输入放大器和A路负载开关级连，B信号通路从上至下由B路电流源开关、B路输入放大器和B路负载开关级连；A信号通路与B信号通路上端共同连接至带有使能功能的电流源的下端，所述电流源上端接电源，A信号通路与B信号通路下端共同连接至输出负载，输出信号INTout。[0027] 本发明的工作原理如下 正常工作时，插值器输入参考相位Ain、Bin，输入的Ain、Bin同源时钟分别经过不同延迟得到，在相位上Ain落后BinA①，即cDBin-OAin= A①，表现为时间延迟tDelay，即TriseB(n)-TriseA(n) = tDelay (TriseA (n) ， TriseB (n)分别表示Ain、 Bin第n个上升沿出现时刻；通过信号通路负载开关，避免了在高速状态下由于插值单元输入放大器寄生电容的存在而将输入信号耦合至输出，消除了插值器输入端2信号由于相位的差异即时间上的差异相互之间产生串扰，极大增加了插值输出线性度，使得相位变化趋于均匀，在插值相位控制字ra〈o:x〉最小值(0，……，O)变化至最大值(l，……，l)过程中，插值器输出由前相位Ain通过2(x+"步进，每步长0/2(x+1)均匀换至后相位Bin。 本实用新型还可用于可变位宽差值器，从而实现高线性度，且可变位宽的差值器。
权利要求一种高线性度插值器电路，其特征在于在每个插值单元MixerCell漏电路径上设置与输入相位控制字相关的可控开关。
2. 根据权利要求1所述的一种高线性度插值器电路，其特征在于所述高线性度插值器电路为X+l位宽插值器，包括X+1个插值单元MixerCell 0， MixerCell 1，……，MixerCell X，其中X > 0 ;所述X+1个插值单元并行共输出，共地连接，输出共同连接至输出信号为INTout的输出负载。
3. 根据权利要求1或2所述的一种高线性度插值器电路，其特征在于所述每个插值单元包括对输入信号Ain、 Bin分别进行处理的A信号通路与B信号通路，A信号通路从上至下由A路负载开关、A路输入放大器和A路电流沉开关级连，B信号通路从上至下由B路负载开关、B路输入放大器和B路电流沉开关级连；所述A信号通路与B信号通路的上端共同连接输出信号为INTout的输出负载，A信号通路与B信号通路的下端共同连接至带有使能功能的电流沉的上端，所述电流沉下端接地。
4. 根据权利要求1或2所述的一种高线性度插值器电路，其特征在于所述每个插值单元包括对输入信号Ain、 Bin分别进行处理的A信号通路与B信号通路，A信号通路从上至下由A路电流源开关、A路输入放大器和A路负载开关级连，B信号通路从上至下由B路电流源开关、B路输入放大器和B路负载开关级连；A信号通路与B信号通路上端共同连接至带有使能功能的电流源的下端，所述电流源上端接电源，A信号通路与B信号通路下端共同连接至输出信号为INTout的输出负载。
专利摘要本实用新型公开了一种高线性度插值器电路，其特征在于在插值单元(MixerCell)漏电路径上设置与输入相位控制字相关的可控开关；本实用新型不仅修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，而且极大增加了插值输出线性度，使得相位变化趋于均匀，提高了插值器电路的应用。
文档编号H04B1/00GK201504239SQ20092008307
公开日2010年6月9日 申请日期2009年8月3日 优先权日2009年8月3日
发明者全勇, 张子澈, 武国胜 申请人:四川和芯微电子股份有限公司