调整射频放大器线性度的电路设计的制作方法
【技术领域】
[0001]本发明涉及通信技术领域，尤其涉及一种调整射频放大器线性度的电路设计。
【背景技术】
[0002]射频功率放大器是无线通信基站系统中的关键部件，其性能将直接影响通信产品的成本、性能、体积、稳定性等指标。射频功率放大器的效率和线性度是学者们近年来研宄最多的两个指标。
[0003]现有技术中，射频放大器的跨导补偿电路图参考图1所示，补偿电路包括放大晶体管Mmt和补偿晶体管M AT，放大晶体管Mmt和补偿晶体管M AT的栅极分别通过电容C ?和C AT连接射频输入端，放大晶体管Mmt的栅极与电容Cmt之间并联电阻Rmt，补偿晶体管Mat的栅极与电容Cat之间并联电阻R AT，放大晶体管Mmt的源极通过电感L接地，电阻R MT和电阻R ?分别连接偏置电位Vmt和V ATo补偿晶体管Mat的漏极电流即为射频放大器的输出电流。
[0004]通常射频放大器的非线性主要来自于放大晶体管Mat的三阶跨导，因此，在放大晶体管Mat并联弱反型区的补偿晶体管Mat，调整偏置电压Vmt和Vat以及放大晶体管Mat和补偿晶体管Mat的尺寸，使得放大晶体管M AT和补偿晶体管M AT的三阶跨导大小近似相等符号相反，从而实现放大晶体管Ma和补偿晶体管Mat的三阶跨导近似为0，从而改善线性度。
[0005]射频放大器Mmt+Mat的三阶跨导(G3)参考图2所示，从图2中可以看出，补偿晶体管Mat对射频放大信号的有效补偿直流偏置范围小，因此，仅有助于改善小信号的线性度，对于大信号的线性度压缩点无改善作用。
【发明内容】
[0006]本发明的目的在于，提供一种调整射频放大器线性度的电路设计。对射频信号的三阶跨导的非线性进行补偿。
[0007]为解决上述技术问题，本发明提供一种调整射频放大器线性度的电路设计，包括:
[0008]主放大晶体管，其栅极连接第一节点，漏极连接第二节点，源极连接第三节点；
[0009]第一补偿电路，所述第一补偿电路包括:
[0010]第一 PMOS晶体管，其源极连接第四节点，漏极连接所述第二节点，栅极与所述第一节点之间串联第一电容，其栅极与所述第一电容之间并联第一电阻；
[0011]第一 NMOS晶体管，其源极连接所述第三节点，其漏极连接所述第二节点，其栅极与所述第一节点之间串联第二电容，其栅极与所述第二电容之间并联第二电阻；
[0012]其中，所述第一节点处并联连接射频输入端和第一偏置电位，所述第三节点通过第一电感接地。
[0013]可选的，所述调整射频放大器线性度的电路设计还包括第二补偿电路，所述第二补偿电路包括:
[0014]第二 PMOS晶体管，其源极连接所述第四节点，漏极连接所述第二节点，其栅极与所述第一节点之间连接第三电容，其栅极与所述第三电容之间并联第三电阻；
[0015]第二 NMOS晶体管，其源极连接所述第三节点，其漏极连接所述第二节点，其栅极与所述第一节点之间连接第四电容，其栅极与所述第四电容之间并联第四电阻。
[0016]可选的，所述主放大晶体管为NMOS晶体管。
[0017]可选的，所述射频输入端与所述第一节点之间串联第二电感和第五电容。
[0018]可选的，所述第一偏置电位与所述第一节点之间串联第五电阻。
[0019]可选的，所述第四节点与所述第二节点之间串联第二放大晶体管，所述第二放大晶体管的栅极连接第二偏置电位，源极连接所述第二节点，漏极与所述第四节点之间串联第三电感，且漏极与所述第三电感之间并联第六电容。
[0020]可选的，所述第二放大晶体管与所述第二偏置电位之间串联第六电阻。
[0021]可选的，所述第六电容连接射频输出端。
[0022]可选的，所述第四节点连接第一电源端。
[0023]可选的，所述第二放大晶体管为NMOS晶体管。
[0024]本发明提供的调整射频放大器线性度的电路设计中，第一 PMOS晶体管和第二PMOS晶体管对主放大晶体管的饱和区工作范围进行补偿，第一 NMOS晶体管和第二 NMOS晶体管对主放大晶体管的线性区工作范围进行补偿，从而有效的拓展射频电路的线性度补偿范围，显著改善射频放大器的大小信号的线性度。
【附图说明】
[0025]图1为现有技术中射频放大器的补偿电路图；
[0026]图2为现有技术中射频放大器的三阶跨导波形图；
[0027]图3为本发明一实施例中射频放大器的补偿电路图；
[0028]图4为本发明一实施例中射频放大器的三阶跨导波形图；
[0029]图5为本发明中小信号非线性度的仿真结果；
[0030]图6为本发明中大信号非线性度的仿真结果。
【具体实施方式】
[0031]下面将结合示意图对本发明的调整射频放大器线性度的电路设计进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0032]本发明的核心思想在于，提供一种调整射频放大器线性度的电路设计，第一 PMOS晶体管、第一 NMOS晶体管、第二 PMOS晶体管以及第二 NMOS晶体管和主放大晶体管并联，利用第一 PMOS晶体管与第一 NMOS晶体管，以及第二 PMOS晶体管和第二 NMOS晶体管的非线性对称特性以及非线性正负特性，通过控制第一 PMOS晶体管、第一 NMOS晶体管、第二 PMOS晶体管以及第二 NMOS晶体管的偏置电压及其尺寸，从而实现对主放大晶体管进行三阶跨导非线性度补偿。并且，第一 PMOS晶体管和第二 PMOS晶体管对主放大晶体管的饱和区工作范围进行补偿，第一 NMOS晶体管和第二 NMOS晶体管对主放大晶体管的线性区工作范围进行补偿，从而有效的拓展线性度补偿范围，显著改善射频放大器的大小信号线性度。
[0033]下文结合图3-图6对本发明的调整射频放大器线性度的电路设计进行具体说明。
[0034]本发明的调整射频放大器线性度的电路图参考图3所示，包括:
[0035]主放大晶体管M1、所述主放大晶体管Ml的栅极连接第一节点A，漏极连接第二节点B，源极连接第三节点C。在本实施例中，所述主放大晶体管为NMOS晶体管
[0036]第一补偿电路10，所述第一补偿电路10包括:
[0037]第一 PMOS晶体管Mpl，所述第一 PMOS晶体管Mpl的源极连接第四节点D，漏极连接所述第二节点B，栅极与所述第一节点A之间串联第一电容Cl，栅极与所述第一电容Cl之间并联第一电阻Rl，所述第一电阻Rl连接偏置电位Vpl ;
[0038]第一 NMOS晶体管Mnl，所述第一 NMOS晶体管Mnl的源极连接所述第三节点C，漏极连接所述第二节点B，栅极与所述第一节点A之间串联第二电容C2，栅极与所述第二电容C2之间并联第二电阻R2，所述第二电阻R2连接偏置电位Vnl ；
[0039]在本实施例中，较佳的，调整射频放大器的电路设计还包括第二补偿电路20，所述第二补偿电路20包括:
[0040]第二 PMOS晶体管Mp2，所述第二 PMOS晶体管Mp2的源极连接所述第四节点D，漏极连接所述第二节点B，其栅极与所述第一节点A之间连接第三电容C3，其栅极与所述第三电容C3之间并联第三电阻R3，所述第三电阻R3连接偏置电位Vp2 ；
[0041]第二 NMOS晶体管Mn2，所示第二 NMOS晶体管Mn2的源极连接所述第三节点C，其漏极连接所述第二节点B，其栅极与所述第一节点A之间连接第四电容C4，其栅极与所述第四电容C4之间并联第四电阻R4，所述第四电阻R4连接偏置电位Vn2。
[0042]其中，所述第一节点A处并联连接射频输入端RFil^P第一偏置电位VI，所述射频输入端1^^与所述第一节点A之间串联第二电感L2和第五电容C5。所述第一偏置电位Vl与所述第一节点A之间串联第五电阻R5。所述第三节点C通过第一电感LI接地。
[0043]在本实施例中，所述第四节点D与所述第二节点B之间还串联第二放大晶体管M2，所述第二放大晶体管M2为NM