基于失真和噪声抵消的高线性度cmos宽带低噪声放大器的制造方法
【技术领域】
[0001] 本发明为射频集成电路技术领域，具体涉及一种同时采用失真和噪声抵消技术 的CMOS宽带低噪声放大器（LNA)。
【背景技术】
[0002] 随着3G/4G等移动通信技术的不断涌现，以射频微波为代表的无线收发技术正得 到空前的发展。不同于已经成熟的第二代移动通信设备，当前的移动通信终端正趋向于 集成多种通信标准来满足网络无缝链接实现信息的实时互享，例如智能手机能应用GSM、 WCDMA、WIFI以及RFTV等。传统的解决方案基于将多个窄带路径并联来实现多标准通信， 这种方案往往占用大芯片面积且有稳定性问题，缺乏可重构性。基于宽带模块的射频收发 机正在吸引越来越多的研宄人员的注意，其使用单个宽带模块覆盖上述全部通信标准或部 分标准。
[0003] 作为无线接收机的第一个射频有源模块，低噪声放大器在整个无线系统中起到非 常关键作用。从天线接收到的微弱信号首先经过频带选通滤波器，然后通过低噪声放大器 进行第一次放大，再送到后级射频模块以及基带电路进行处理。为了保证后级模块能正确 处理信号，低噪声放大器本身必须引入尽可能低的噪声，同时满足输入阻抗匹配、合适的增 益以及一定的线性度。设计一个宽带低噪声放大器的挑战在于要在一个很宽的频带范围内 满足上述的设计要求。由于在宽频带范围内包含了多种强弱不同的射频信号，这些信号间 极易发生互调和交调，从而破坏某一子频带内有用信号，影响信号传输质量。所以在宽带内 同时满足低噪声和高线性度成为了宽带低噪声放大器设计成功的关键。
[0004] 基于CMOS工艺的集成电路具有高集成度和低功耗消耗，已经成为当今集成电路 的主流设计所选。随着CMOS工艺不断朝着深亚微米方向发展，M0S器件正越来越符合射频 集成电路的设计需求。当前技术下，〇. 18ym工艺M0S器件的截止频率能达到约30GHz，已 经能满足10GHz以下射频电路设计的需要，相关报道如参考文献[1] [2] [3]。但是，尺寸的 减小伴随着器件高阶效应的出现，例如非线性漏输出电导、速度饱和效应、迀移率衰减以及 多栅耗尽等不断使CMOS电路设计更加复杂化。
[0005] 作为射频集成电路常用元件，电感一直是限制电路性能的另一个重要因素。片上 集成电感的Q值有限（一般小于10)不能很好的满足窄带匹配、选频需求，而且生产厂家一 般不提供电感模型或者提供的模型精确度很低；自己设计一枚片上电感往往需要借助专业 的设计软件，如Ansoft公司的HFSS软件等，这些软件往往需要消耗大量计算机资源和设计 者具备一定的使用经验，以上这些因素在很大程度上限制了射频集成电路的发展。此外，集 成电路的电源电压也不断随着工艺尺寸下降而下降，这使得电路设计愈发具有挑战性。
[0006] 参考文献：
[0007] [l]FedericoBruccoleri,EricA.M.Klumperink,,andBramNauta,affide-Band CMOSLow-NoiseAmplifierExploitingThermalNoiseCanceling,''IEEEJ.Solid-State Circuits,vol. 39,pp. 275-282,Feb. 2004。
[0008] [2]C.-F.LiaoandS.I.Liu,ukbroadbandnoise-cancelingMOSLNAfor 3. 1 - 10. 6-GHzUWBreceiver,IEEEJ.Solid-StateCircuits,vol. 42,no. 2,pp. 329 -339,Feb. 2007。
[0009] [3]A.BevilacquaandA.M.Niknejad,"Anultra-widebandCMOSLNAfor3.lto 10. 6GHzwirelessreceiver, "inIEEEISSCCDig.Tech.Papers,pp. 382 - 383, 2004。
【发明内容】
[0010] 针对现有技术，本发明提出的一种基于失真和噪声抵消的高线性度CMOS宽带低 噪声放大器是一种宽带低噪声放大器。该放大器的电路中不使用电感，避免了由于Q值有 限造成的不能很好的满足窄带匹配、选频需求的问题。将两种独立的技术：失真抵消和噪声 抵消技术用于同一个电路中，从而实现了宽带下高线性度和低噪声，同时兼顾输入匹配、功 率增益和功耗参数。本发明放大器采用CMOS0.18ym工艺实现，设计具有可复制性。
[0011] 为了解决上述技术问题，本发明一种基于失真和噪声抵消的高线性度CMOS宽带 低噪声放大器予以实现的技术方案是：该放大器分为两级，包括第一级的失真抵消输入级 和第二级的噪声抵消输出级，其中：所述失真抵消输入级由电阻Rl、NM0S管Mla、PM0S管 Mlb、电阻R2和耦合电容C1和耦合电容C2组成，其中NM0S管Mia和PM0S管Mlb构成了互 补共栅结构；所述噪声抵消输出级由电阻R3、电容C3和NM0S晶体管M2、NM0S晶体管M3和 NM0S晶体管M4组成，所述NM0S晶体管M2和NM0S晶体管M3用于实现噪声抵消，所述NM0S 晶体管M4用于该放大器电路的输出至输入隔离，电阻R3用于实现该放大器的输出阻抗匹 配。
[0012] 上述各元器件之间的连接关系为：信号进入该放大器电路分为两路：
[0013] 一路由NM0S管Mia和PM0S管Mlb的源极接入，上述NM0S管Mia和PM0S管Mlb 的源极相连；NM0S管Mia的栅极连至直流电压VB1、PM0S管Mlb的栅极连至直流电压VB2 ; NM0S管Mia的漏极连接至电阻R1的一端，电阻R1的另一端连至电源VDD，PM0S管Mlb的漏 极接电阻R2,电阻R2的另一端连至地端GND;NM0S管Mia的漏极连至电容Cl，PM0S管Mlb 的漏极连至电容C2,电容Cl和电容C2的另一端相连并一同连至第二级中NM0S管M2的栅 极。
[0014] 另一路由NM0S管Mia和PM0S管Mlb的源极接入后连接至电容C3,电容C3的另 一端连至NM0S管M3的栅极，NM0S管M2和NM0S管M3的源极连至地端，NM0S管M2和NM0S 管M3的漏端连至NM0S管M4的源极，NM0S管M4的栅极连至直流电压VB3，NM0S管M4的漏 端连至电阻R3,电阻R3的另一端连至电源VDD;NM0S管M2和NM0S管M3的栅极偏置电压 由两个偏置电路实现，两个偏置电路的组成为：NM0S管M5的栅极与漏极相连并连至电阻R4 和电阻R6,电阻R4的另一端连至电源VDD，电阻R6的另一端连至NM0S管M2的栅极；NM0S 管M6的栅极与漏极相连并连至电阻R5和电阻R7,电阻R5的另一端连至电源VDD，电阻R7 的另一端连至NM0S管M3的栅极。
[0015] 与现有技术相比，本发明放大器的有益效果是：
[0016] (1)本发明将噪声抵消技术、失真抵消技术和电流复用技术相结合，可以同时获得 高线性度和低噪声性能，电流复用技术用于节省功耗。
[0017] (2)本发明中使用共栅结构实现宽带输入匹配，可以同时实现多通信标准集成，方 便通信终端无线多接口连接。
[0018] (3)本发明采用深亚微米0. 18ymCMOS工艺实现，1. 8V低电源电压供电，其功耗消 耗较低。
[0019] (4)本发明中使用的器件主要包括M0S晶体管、电阻和电容，整体电路不含电感， 从而节省芯片面积，降低了成本。
[0020] (5)本发明的实现采用主流CMOS工艺，可以与普遍采用CMOS工艺的数字基带电路 集成在同一块芯片上，容易实现片上系统集成。
【附图说明】
[0021] 图1是本发明低噪声放大器的电路结构框图；
[0022] 图2是本发明中噪声抵消技术原理图；
[0023] 图3是本发明中失真抵消技术原理图；
[0024] 图4是本发明低噪声放大器的完整电路实现图；
[0025] 图5是本发明中M2和M3的偏置电路实现图；
[0026] 图6是本发明低噪声放大器的S参数的仿真结果图；
[0027] 图7是本发明低噪声放大器的功率增益和噪声系数仿真结果图；
[0028] 图8是本发明低噪声放大器的IPldB和IIP3仿真结果图；
【具体实施方式】
[0029] 下面结合【具体实施方式】对本发明作进一步详细地描述。
[0030] 如图1所示，本发明提出的一种基于失真和噪声抵消的高线性度CMOS宽带低噪声 放大器，该放大器分为两级，依次为第一级的失真抵消输入级和第二级的噪声抵消输出级。
[0031] 第一级的失真抵消输入级由电阻Rl、NM0S管Mla、PM0S管Mlb、电阻R2和耦合电 容C1和耦合电容C2组成。其中，NM0S管Mia和PM0S管Mlb构成了两个互补共栅级结构， 两者源极点相连。采用共栅结构的优点在于可以满足宽带输入阻抗匹配，如下：
【主权项】
1. 一种基于失真和噪声抵消的高线性度CMOS宽带低噪声放大器，其特征在于，该放大 器分为两级，包括第一级的失真抵消输入级和第二级的噪声抵消输出级，其中： 所述失真抵消输入级由电阻RKNM0S管Mla、PM0S管Mlb、电阻R2和禪合电容C1和禪 合电容C2组成，其中NM0S管Mia和PM0S管mb构成了互补共栅结构； 所述噪声抵消输出级由电阻R3、电容C3和NM0S晶体管M2、NM0S晶体管M3和NM0S晶 体管M4组成，所述NM0S晶体管M2和NM0S晶体管M3用于实现噪声抵消，所述NM0S晶体管 M4用于该放大器的输出至输入隔离，电阻R3用于实现该放大器的输出阻抗匹配； 上述各元器件之间的连接关系为： 信号进入该放大器后分为两路： 一路由NM0S管Mia和PM0S管mb的源极接入，上述NM0S管Mia和PM0S管mb的源 极相连；NM0S管Mia的栅极连至直流电压VBUPM0S管mb的栅极连至直流电压VB2 ;NM0S 管Mia的漏极连接至电阻R1的一端，电阻R1的另一端连至电源V孤，PM0S管mb的漏极接 电阻R2,电阻R2的另一端连至地端GND ;NM0S管Mia的漏极连至电容C1，PM0S管mb的漏 极连至电容C2,电容C1和电容C2的另一端相连并一同连至第二级中NM0S管M2的栅极； 另一路由NM0S管Mia和PM0S管mb的源极接入后连接至电容C3,电容C3的另一端连 至NM0S管M3的栅极，NM0S管M2和NM0S管M3的源极连至地端，NM0S管M2和NM0S管M3 的漏端连至NM0S管M4的源极，NM0S管M4的栅极连至直流电压VB3, NM0S管M4的漏端连 至电阻R3,电阻R3的另一端连至电源V孤；NM0S管M2和NM0S管M3的栅极偏置电压由两 个偏置电路实现； 所述两个偏置电路的组成为： NM0S管M5的栅极与漏极相连并连至电阻R4和电阻R6,电阻R4的另一端连至电源VDD， 电阻R6的另一端连至NM0S管M2的栅极；NM0S管M6的栅极与漏极相连并连至电阻R5和 电阻R7,电阻R5的另一端连至电源V孤，电阻R7的另一端连至NM0S管M3的栅极。
【专利摘要】本发明公开了一种基于失真和噪声抵消的高线性度CMOS宽带低噪声放大器，其结构包括失真抵消输入级和噪声抵消输出级。失真抵消输入级作为本低噪声放大器的第一级，采用CMOS互补共栅组合来实现输入阻抗匹配、二阶交调IMD2抵消，同时互补结构具备电流复用的特点从而节省功耗。第二级为噪声抵消输出级，主要目的是抵消第一级中两个共栅器件的沟道热噪声电流，从而降低整个电路的噪声系数。本发明可以在宽带范围内同时实现高线性度和低噪声系数，同时兼顾其他设计参数，如输入阻抗匹配、功率增益、功耗等。
【IPC分类】H03F1-32, H03F1-26
【公开号】CN104539244
【申请号】CN201410813754
【发明人】秦国轩, 屠国平, 杨来春, 闫月星
【申请人】天津大学
【公开日】2015年4月22日
【申请日】2014年12月23日