专利名称：信令语音采集网关的制作方法
技术领域：
信令语音采集网关技术领域[0001]本实用新型可广泛应用针对信令网的运行维护管理系统、增值业务系统或授权 部门的合法监测系统。具体可用于七号信令网络监测、基于信令监测的增值业务、话务 监测、移动传输网络优化，提供STM-I接口。
背景技术：
[0002]随着通信技术的不断发展，通信网络日益复杂。信令是通信网的神经，支撑和 控制着通信网的正常运行。七号信令是目前国内最主要的局间信令，在固定网、移动网 上都得到了广泛采用。七号信令系统是数字通信网中采用最多的公共信道信号技术，随 着七号信令的普及，七号信令的业务量不断增加，特别是在移动信令网上，原有64kbps 信令链路已经不能完全适应业务量增长的需求；目前，我们公司已有的嵌入式多通道信 令采集设备已经能解决以上问题，但是当前的信号传输方式已经扩展到利用光纤，信号 在光纤中传输的优势非常明显，并且光纤网络覆盖面越来越广，应该充分利用。发明内容[0003]为了克服现有信令采集系统容量小，扩展性差，传输速率低等不足，本实用新 型的目的是提供一种信令语音采集网关，该设备采用模块化设计，单台提供最多4对 155M光纤接入；设备同时对IOM条64K满负荷信令通道或32条单向高速2Mbps信令链 路进行采集；支持64K信令链路和高速2M信令链路的混合采集；可以对所有通道数据 按接收到的时间进行排序，并将消息信令单元通过以太网口发出；同时，该设备还支持 2048个通道的语音采集、叠加，并通过以太网口发出；支持多台设备堆叠使用，以获得 更大容量；可同时支持多个客户端连接；采用高速DSP处理器、高性能的嵌入式CPU。[0004]为了实现上述目的，本实用新型采用以下技术方案一种信令语音采集网关， 它主要由壳体和内置于壳体内的信令语音采集板、嵌入式处理器和双路光接口板构成； 信令语音采集板固定在壳体内，嵌入式处理器通过连接器与信令语音采集板相连，处于 信令语音采集板上方，双路光接口板通过侧面的连接器与信令语音采集板相连；[0005]所述信令语音采集板的语音和信令数据处理通路由时隙交换电路、时钟同步 器、现场可编程门阵列FPGA、数字信号处理DSP电路构成；双路光接口板的数据处理 通路由时隙交换电路、现场可编程门阵列FPGA、收发器、SFP模块构成；时隙交换电路 主要由时隙交换芯片构成；[0006]时隙交换电路、FPGA、DSP、嵌入式处理器的地址总线、数据总线、控制总 线相连；时隙交换电路中的时隙交换芯片输出码流有两个方向，一路与双路光接口板的 时隙交换芯片相连接，另一路与FPGA的串行码流输入端相连；FPGA的EDMA同步 信号输出端与DSP的并行数据输入端EMIFA相连；DSP的输入/输出端EMIFB与外扩 SDRAM的输入/输出端相连；DSP的输出码流MCBSP 口与FPGA相连；DSP的PCI/ HPI复用端口与嵌入式处理器的PCI 口相连；信令语音采集板上设有两个千兆网口和一个串口；信令语音采集板通过千兆网络接口电路与计算机千兆网口相连；嵌入式处理器的 调试信号通过信令语音采集板的串口与计算机串口接口电路相连。[0007]双路光接口板的时隙交换芯片一路码流与信令语音采集板的时隙交换芯片相 连，另一路与双路光接口板的FPGA相连；FPGA的另一路串行码流与收发器相连；收发 器有两路串行码流分别与两个SFP模块相连。[0008]该设备还设有SONET/SDH系统时钟同步器，主要是产生系统同步时钟给时隙 交换芯片、FPGA、DSP、收发器；另外，还有一个锁相环，为收发器提供参考时钟。[0009]所述壳体由上、下两部分组成，上、下壳体通过螺钉固定在一起；电源模块和 信令语音采集板固定在下壳体上，两个千兆网口、串口、电源指示灯、系统运行指示灯 以及8路光口运行指示灯设置在下壳体前面板上；下壳体后面板上是4个双路光接口板插 口、电源接口和电源开关。[0010]本实用新型的特点是大容量，单台设备可提供4对STM-I接入，实时采集 STM-I线路上的七号信令，对STM-I线路上的语音通道录音。
[0011]图1为本实用新型电路板组成示意框图[0012]图2为本实用新型信令语音采集板控制电路的原理框图[0013]图3为本实用新型双路光接口板控制电路的原理框图[0014]图4为信令语音采集板上时隙交换芯片各引脚具体连接图[0015]图5为信令语音采集板上FPGA的A部分各引脚具体连接图[0016]图6为信令语音采集板上FPGA的B、C部分各引脚具体连接图[0017]图7为DSP的A部分各引脚连接图[0018]图8为DSP的B部分各引脚连接图[0019]图9为DSP的C、D、F三部分各引脚具体连接图[0020]图10为DSP的E部分各引脚具体连接图[0021]图11为双路光接口板的时隙交换芯片各引脚具体连接图[0022]图12为双路光接口板上FPGA各引脚具体连接图[0023]图13为双路光接口板上收发器的A、B部分各引脚具体连接图[0024]图14为双路光接口板上收发器的C、D、E部分各引脚具体连接图[0025]图15为双路光接口板上SFP模块具体连接图具体实施方式
[0026]如图1所示，本实用新型信令语音采集网关主要由信令语音采集板、嵌入式处 理器和双路光接口板构成；信令语音采集板通过螺钉固定在下壳体上，嵌入式处理器 通过连接器置于信令语音采集板的上方，双路光接口板通过连接器插到信令语音采集板 上。[0027]如图2所示，本实用新型的信令语音采集板控制电路包括时隙交换电路(主要由 时隙交换芯片构成)、FPGA模块、数字信号处理电路(主要由两片DSP构成)、时钟同 步器、嵌入式处理器。[0028]时隙交换芯片的16M串行码流输入/输出口与4块双路光接口板的串行码流输入 /输出口相连；时隙交换芯片的另一组16M串行码流输入/输出口与FPGA的串行码流 输入/输出口相连；FPGA转换的64位并行数据与DSP的EMIFA并行数据输入端相连； DSP的EMIFB并行数据输入/输出端与外扩SDRAM的输入/输出端相连；DSP的码流 输入端与时隙交换芯片相连，输出端与FPGA相连；DSP的PCI/HPI复用端口与嵌入式 处理器的PCI 口相连；嵌入式处理器的千兆以及串口接口电路与计算机接口电路相连。[0029]如图3所示，本实用新型的双路光接口板控制电路包括时隙交换电路(主要由时 隙交换芯片构成)、FPGA模块、收发器、锁相环、2个SFP模块。[0030]时隙交换芯片的16路16M串行码流输入/输出口与FPGA的串行码流输入/输 出口相连；FPGA的11路32M串行码流输入/输出口与接收器的串行码流输入/输出口 相连；锁相环的时钟信号输出端与接收器的参考时钟信号输入端相连；接收器的两组串 行码流输入/输出口分别与SFP模块的串行码流输入/输出口相连。[0031]如图4所示，时隙交换芯片的8路数据线输入输出端与图5所示U45A的数据线 输入输出端相连；时隙交换芯片的16路数据线输入输出端与图11所示U2A的数据线输 入输出端相连；时隙交换芯片的14路地址线输入输出端(引脚31 23、20 16)与图 11所示U2A的地址线输入输出端(引脚31 16)相连；时隙交换芯片的6路地址线输 入输出端(引脚31 四、14 16)与图5所示U45A的地址线输入输出端(引脚202、 197、196、179、175、174)相连；时隙交换芯片的串行码流输入端与图5所示U45A的输 出端相连；时隙交换芯片的串行码流输出端与图5所示U45A的输入端相连，同时也与图 11所示4块双路光接口板的时隙交换芯片U2A的串行码流输入端相连；时隙交换芯片的 4组串行码流输入端分别与图11所示4块双路光接口板的时隙交换芯片U2A的串行码流 输出端相连。[0032]如图5、图6所示，FPGA的串行码流输入口与时隙交换芯片的输出口相连，接 收到串行码流后将其转换为并行数据。FPGA的并行数据输出口与图7所示UlA(DSP) 的并行数据输入口相连。[0033]如图8 所示，DSP 的地址线(引脚 A14、C14、D14、A15、B15、C15、D15、 A16、B16、C16、D16、A17、B17、C17、D17)与外扩 SDRAM 的地址线(引脚 23 26,四 34、22、35、36、20、21)相连，DSP 的数据线(引脚 BIO、D10、A9、C10、 B9、D9、B8、C9、A7、C8、B7、D8、A6、C7、B6、D7)与外扩 SDRAM 的数据线 (引脚 2、4、5、7、8、10、11、13、42、44、45、47、48、50、51、53)相连。[0034]如图9所示，DSP通过PCI 口与嵌入式处理器相连，将排序处理过的数据送往嵌 入式处理器。[0035]如图10所示，DSP的同步信号输入口与FPGA的同步信号输出口相连，收到同 步信号后启动并行数据接收。[0036]如图11所示，时隙交换芯片的串行码流输入端与图12中FPGA的输出口相连； 时隙交换芯片的串行码流输出端与图4中U3的输入端相连；时隙交换芯片的数据线与 FPGA的数据线、图13中收发器的数据线相连；时隙交换芯片的地址线(引脚16 20、 23 31)与图12中FPGA的地址线(引脚对、29、52、48、47)、图13中收发器的地址 线(引脚 U27 U25、V30 \^6、W30 W27、Y30、Y29, AA30、AA29)相连。[0037]图12所示，FPGA的11路串行数据流输入端与图14所示UlOE的串行数据输出 端相连；FPGA的8路数据线与图13所示UlOA的数据线相连。[0038]图13所示，收发器的串行数据输入端与图15所示U7A、U8A的串行数据输出 端相连；收发器的串行数据输出端与图15所示U7A、U8A的串行数据输入端相连。[0039]如图14所示，收发器的另外3路串行数据输入端与图12所示Ul的串行数据输 出端相连。[0040]本实用新型控制电路板自带有串口接口模块，可以直接与计算机的串口相连进 行数据交换，方便对设备进行配置、调试。
权利要求1.一种信令语音采集网关，其特征在于它主要由壳体和内置于壳体内的信令语音 采集板、嵌入式处理器和双路光接口板构成；信令语音采集板固定在壳体内，嵌入式处 理器通过连接器与信令语音采集板相连，处于信令语音采集板上方，双路光接口板通过 侧面的连接器与信令语音采集板相连；所述信令语音采集板的语音和信令数据处理通路由时隙交换电路、时钟同步器、现 场可编程门阵列FPGA、数字信号处理电路DSP构成；双路光接口板的数据处理通路由 时隙交换电路、现场可编程门阵列FPGA、收发器、SFP模块构成；时隙交换电路主要由 时隙交换芯片构成；时隙交换电路、FPGA、DSP、嵌入式处理器的地址总线、数据总线、控制总线相 连；电隙交换电路中的时隙交换芯片输出码流有两个方向，一路与双路光接口板的时隙 交换芯片相连接，另一路与FPGA的串行码流输入端相连；FPGA的EDMA同步信号输 出端与DSP的并行数据输入端EMIFA相连；DSP的输入/输出端EMIFB与外扩SDRAM 的输入/输出端相连；DSP的输出码流MCBSP 口与FPGA相连；DSP的PCI/HPI复用 端口与嵌入式处理器的PCI端口相连；信令语音采集板通过千兆网络接口电路与计算机 千兆网口相连；嵌入式处理器的调试信号通过信令语音采集板的串口与计算机串口接口 电路相连；双路光接口板的时隙交换芯片一路码流与信令语音采集板的时隙交换芯片相连，另 一路与双路光接口板的FPGA相连；FPGA的另一路串行码流与收发器相连；收发器还有 两路串行码流分别与两个SFP模块相连。
2.根据权利要求1所述的一种信令语音采集网关，其特征在于它还设有SONET/ SDH系统时钟同步器，主要是产生系统同步时钟给时隙交换芯片、FPGA、DSP、收发 器；另外，还有一个锁相环，为收发器提供参考时钟。
3.根据权利要求1所述的一种信令语音采集网关，其特征在于所述信令语音采集 板上设有两个千兆网口、一个串口。
4.根据权利要求1所述的一种信令语音采集网关，其特征在于所述壳体由上、 下两部分组成，上、下壳体通过螺钉固定在一起；电源模块和信令语音采集板固定在下 壳体上，两个千兆网口、串口、电源指示灯、系统运行指示灯以及8路光口运行指示灯 设置在下壳体前面板上；下壳体后面板上是4个双路光接口板插口、电源接口和电源开 关。
专利摘要一种信令语音采集网关，主要由壳体、内置于壳体内的信令语音采集板、嵌入式处理器和双路光接口板构成。所述信令语音采集板的语音和信令数据处理通路由时隙交换芯片、时钟同步芯片、FPGA、DSP构成；双路光接口板的数据处理通路由时隙交换芯片、FPGA、收发器、SFP模块构成。单台提供最多4对155M光纤接入；设备同时对1024条64K满负荷信令通道或32条单向高速2Mbps信令链路进行采集；支持64K信令链路和高速2M信令链路的混合采集；可以对所有通道数据按接收到的时间进行排序，并通过以太网口发出；该设备还支持2048个通道的语音采集、叠加；支持多台设备堆叠使用；可同时支持多个客户端连接；嵌入式处理器通过串口与计算机串口相连进行系统配置及调试。
文档编号H04L12/66GK201813391SQ20092027061
公开日2011年4月27日 申请日期2009年11月20日 优先权日2009年11月20日
发明者庞志耕 申请人:北京五岳鑫信息技术股份有限公司