固态成像装置和照相机的制作方法

专利名称：固态成像装置和照相机的制作方法
技术领域：
本发明涉及一种固态成像装置和具有该固态成像装置的照相机。
背景技术：
图像传感器是能够应用于诸如照相机或视频记录器的多种领域的装置。 用作这样的装置的图像传感器包含很多像素。根据像素尺寸或像素结构来确定装
置的整体效率。 在彩色图像装置中，通过在像素中设置通常包含有机材料的固态吸收滤色器材 料，将像素的类型分成红色、绿色和蓝色的三种颜色。 为了提高像素的效率，使用像素尺寸的透镜作为最上元件。因此，通过将入射光保 持聚焦在每一个像素的光接收元件上并使得该像素尽可能多地捕获入射在该像素上的光， 使得该光无法扩散到邻近的像素中。 然而，随着照相机的尺寸的减小，由于对诸如照相机透镜的光学元件的约束，需要 进一步减小像素尺寸。 由于像素尺寸的减小降低了像素的光接收效率并且还减小了光电二极管的体积， 所以导致像素的峰值增益下降或者照相机的动态范围的显著下降。 根据这些问题，需要这样的像素设计，S卩，在相同的曝光条件下获得优异的响应特 性和宽动态范围。 改进上述装置的一种方法是将由一个光子产生的载流子的数目增加到大于1。
—些研究人员建议使用具有大于或等于10的增益的雪崩二极管(例如， JP-T-2005-532696和JP-A-9-331051(
))。 这样导致该装置即使在低光量条件下也具有优异的响应特性和宽响应范围。

发明内容
然而，在将过去建议的雪崩二极管的结构应用到图像传感器时，导致两个大的问 题。 一个问题是需要等于或高于30V的高压，另一个问题是过多发热。 为了导致发生雪崩现象，必需施加强度等于或大于预定值的电场以及施加与雪崩 二极管的厚度和电场强度相对应的电压。在具有3 ii m的厚度的掺杂有杂质的硅基板中，必 需施加等于或高于30V的电压。 在增大施加的电压时，高电势被扩散到邻近的像素以改变其特性，并且，可以容易 地导致作用在噪声上的串扰。 为了防止与邻近的像素发生串扰，必须令人满意地(satisfactorily)确保像素 间的绝缘隔离区域，从而减少每一个像素中的有源区(检测入射光的光接收部分)的比率。 因此，由于减小了入射光强度，所以必须将雪崩二极管的增益增大同样多。
在过多发热时，噪声增加。 由于可以使用珀耳帖(Peltier)装置来冷却装置，所以有可能抑制发热。
然而，在使用珀耳帖装置时，该装置的尺寸增大，并且其功耗增大。 因此，希望提供这样一种固态成像装置和具有该固态成像装置的照相机，该固态
成像装置的响应特性是令人满意地优异，且像素尺寸小。 根据本发明的一个实施例，提供一种固态成像装置，该固态成像装置包括雪崩光 电二极管，该雪崩光电二极管的结构包含n+区域、p+区域、以及介于n+区域和p+区域之间 的雪崩区域，所有这些区域被形成为在半导体基体的厚度方向上延伸；以及重复地具有雪 崩光电二极管的结构的像素。 根据本发明的另一个实施例，提供一种用于捕获图像的照相机，该照相机包含上 述固态成像装置。 根据本发明实施例的固态成像装置和照相机的配置包含雪崩光电二极管，该雪 崩光电二极管的结构包含n+区域、p+区域、以及介于n+区域和p+区域之间的雪崩区域，所 有这些区域被形成为在半导体基体的厚度方向上延伸。也就是说，雪崩光电二极管的区域 (n+区域、雪崩区域和P+区域)被形成为在半导体基体的厚度方向上延伸，并且这些区域在 半导体基体的厚度方向上被形成得较深。因此，有可能将雪崩区域的深度设置为检测待检
测的波长的光。有可能令人满意地吸收入射光，以通过雪崩现象由光子产生多个载流子。
由于每一个像素重复地包含雪崩光电二极管的结构，所以与每一个像素仅仅包含 一个结构的情况相比，在雪崩光电二极管的每一个结构中介于n+区域和p+区域之间的雪崩
区域的宽度减少了一半。因此，有可能减小导致雪崩现象所需的施加电压。另一方面，当在 相同的施加电压的情况下进行比较时，可以使施加到雪崩区域的电场比与仅具有一个结构 的情况中的电场大，从而增加由一个光子产生的载流子的数目。 根据本发明实施例，由于可以减小导致雪崩现象所需的施加电压，所以有可能抑 制与邻近像素发生串扰或发热。因此，不必利用厚的绝缘隔离区域或珀耳帖装置，从而有可 能减小固态成像装置的像素的尺寸。 因此，由于可以减小在像素中包含雪崩光电二极管的固态成像装置中的像素尺 寸，所以有可能减少具有固态成像装置的照相机的尺寸或者增加固态成像装置中的像素的 数目。 能够以相对较低的驱动电压将雪崩光电二极管应用到CMOS图像传感器。 当在相同的施加电压的情况中进行比较时，在本发明的实施例中有可能增加由一
个光子产生的载流子的数目，从而改善对低光强度的响应性能。 因此，根据本发明的实施例，有可能在保持宽动态范围的情况下提高对低光强度 电平(intensity level)的灵敏度。


图1是示意性图示根据本发明第一实施例的固态成像装置的配置的视图(截面 图)。 图2A是沿着图1的线A-A截取的截面图，图2B是沿着图1的线B_B截取的截面 图。 图3是图示根据本发明第二实施例的固态成像装置的局部截面图。 图4是图示根据本发明第三实施例的固态成像装置的局部截面图。
4
图5是图示根据本发明第四实施例的固态成像装置的局部截面图。 图6是图示根据本发明第五实施例的固态成像装置的局部截面图。 图7A和7B是图示变型例的视图，在该变型例中，对雪崩光电二极管的平面图案进
行了变型。 图8A和8B是图示变型例的视图，在该变型例中，对雪崩光电二极管的平面图案进 行了变型。 图9是图示根据本发明实施例的照相机的配置的框图。
图10是图示材料的带隙和电介质击穿电压之间的关系的视图。
图11是图示材料的厚度和电介质击穿电压之间的关系的视图。
图12是图示具有各种厚度的Ge的电流-电压曲线的视图。
图13是图示具有各种厚度的Si的电流_电压曲线的视图。 图14A是图示普通的雪崩光电二极管的结构的截面图，图14B是图示在图14A中 所示的结构中的深度方向上的电场强度的视图。
具体实施例方式
在下文中，将参考附图对本发明的优选实施例(在下文中称为"实施例")进行详 细描述。 按下述顺序描述实施例。
1.概要 2.根据第一实施例的固态成像装置
3.根据第二实施例的固态成像装置
4.根据第三实施例的固态成像装置
5.根据第四实施例的固态成像装置
6.根据第五实施例的固态成像装置
7.变型例
8.照相机
1.概要 在描述本发明的实施例之前，将描述本发明的概要。 在图14A中示出图示标准的雪崩光电二极管的结构的截面图。在图14B中示出图 14A中所示的结构中的深度方向上的电场的幅度。 如图14A所示，基板的i型半导体区域被用作雪崩吸收区域101，在基板的顶部中 形成n+区域102，并且在n+区域下方形成p型雪崩区域104。在基板的底部中形成p+区域 103。在基板的顶表面上形成透明电极105，并且在基板的底表面上形成电极106。从电源 107将电压\施加在透明电极105和电极106之间，使得透明电极105具有+电势，从而形 成电场。 根据待检测的光的波长，设置雪崩区域101和104的深度。 在雪崩光电二极管中，入射光(能量h u )，并且在i型雪崩区域101中由光子产生 电子e—和空穴h+。电子e—迁移到透明电极105，并且从雪崩区域101扫出到p型区域104。 空穴h+迁移到电极106。结果，电流U流动。
如图14B所示，在p型区域104的附近中增强电场，以产生增益。在雪崩区域101 中，电场几乎是恒定的。 在p型区域104中保持高电场梯度以加速作为载流子的电子e—，并且通过碰撞电 离产生多个载流子。 雪崩光电二极管的这种结构具有这样的问题S卩，施加到整个装置的电压很大。电 压的幅度与电极105和106之间的半导体材料的厚度成比例，并且还与半导体材料的带隙 成比例。 硅具有3X 105V/cm的电介质击穿电压并且需要90V以上的电压以使得在具有 3 P m的厚度的未掺杂的硅基板中发生雪崩现象。有可能通过用杂质掺杂基板来减小所需的 电压，但是在这种情况下，30至60V的电压是必需的。
相反，标准CMOS装置的驱动电压是10V以下。 因此，难以在CM0S装置中控制30至60V的电压。结果，难以将具有图14A中所示
的结构的雪崩光电二极管应用到CMOS图像传感器(CMOS型固态成像装置)。 为了解决上述问题，根据本发明的实施例，提供一种包含新配置的雪崩光电二极
管的固态成像装置，该固态成像装置尺寸小且以低电压驱动，并且在没有极大地改变像素
设计的情况下可以用于设计标准的CMOS图像传感器。 也就是说，在每一个像素中重复地设置这样的结构，该结构包含n+区域、p+区域、 以及介于在n+区域和P+区域之间的雪崩区域，其中，雪崩区域被形成为在其中形成有雪崩 区域的半导体基板的厚度方向上延伸。 雪崩区域被形成为在半导体基体(例如，半导体基板或者半导体基板上的外延 层)的厚度方向上延伸。也就是说，雪崩区域被形成为在与半导体基体的主表面或者半导 体基板的基板表面基本上垂直的方向(垂直方向或者相对于垂直方向稍微倾斜的方向)上延伸。 通过将雪崩区域形成为在半导体基体的厚度方向上延伸，雪崩区域可以在半导体
基体的厚度方向上被形成得较深，并且可以被设置为检测待检测的波长的光。例如，在检测 可见光时，有可能形成具有大约3 ii m的厚度的雪崩区域。 通过在每一个像素中设置包含n+区域^+区域、以及介于在n+区域和p+区域之间 的雪崩区域的多个结构，与仅包含一个结构的情况相比，在n+区域和P+区域之间的雪崩区 域的宽度可以被减少到一半或更少。因此，与仅仅利用图14A中所示的一个雪崩区域的情 况相比，能够以较低施加电压形成导致雪崩现象所需的电场。例如，能够以可以容易地施加 到CMOS图像传感器的10V的电压形成导致雪崩现象所需的电场。 随着重复结构的数目增加，可以减小雪崩区域的宽度，从而可以减小所需的施加 电压。根据像素尺寸和可以用离子注入掩模图案化的图案宽度的最小值，确定重复结构的 数目的上限。 可以通过离子注入n型杂质或p型杂质到半导体基体中来形成n+区域、p+区域、 以及介于n+区域和p+区域之间的雪崩区域。 掺杂有n型或p型杂质的硅(Si)能够以最低成本被用作半导体基体。在这种情 况中，可以容易地选择雪崩区域的宽度和施加电压。 当然，可以使用诸如Ge、 GaAs、 InP、 GaP、 InAs、 GaSb和InSb的其它半导体材料。可以使用包含三种元素或四种元素且具有较大带隙的材料。 当从Ge、 GaAs、 InP、 GaP、 InAs、 GaSb禾P InSb中选择的一种被用作材料时，半导体 材料的带隙的幅度等于或小于硅的带隙的幅度。因此，可以容易地选择雪崩区域的宽度和 施加电压。 雪崩区域是用于确定整个装置的电介质击穿电压的重要参数，从而最大地影响该 装置。 雪崩区域由掺杂有低浓度杂质(n型或p型)的区域或者未掺杂的区域构成。
包含固态成像装置的装置的驱动电压被设置为根据雪崩区域的宽度，形成期望 的电场。 这里，在图10中示出材料的带隙与电介质击穿电压之间的关系。 由图IO可知，带隙与电介质击穿电压直接相关，并且，随着带隙变宽，电介质击穿
电压增大。 可以认为，使用具有非常窄的带隙的材料是确定的唯一问题。 然而，当室温下的带隙过窄时，应该注意，由于载流子以装置的背景电平热消散到 体材料中，该装置的信噪比小，从而导致不希望的质量。 材料的吸收谱是非常重要的。该装置应该对具有待检测的波长的光作出响应，并 且根据该材料对该波长的吸收来确定响应。 因此，当材料的带隙过宽时，材料透射入射光，从而不会对该波长的信号作出响应。 当带隙过窄时，可检测的波长的范围变宽，并且记录不需要检测的光。因此，为了 补偿此，特定的截止滤波器是必需的。根据这些需要，对于接收可见光带中的光的光接收元 件，通常选择硅。结果，具有与硅的带隙接近的带隙的半导体材料可以被选择作为可能的材 料。 下面描述雪崩区域的宽度对电介质击穿电压的影响。 在图11中示出材料厚度与电介质击穿电压之间的关系。这里，示出Ge、Si、SiC和 Si02四种代表性材料。 由图11可知，电介质击穿电压随着任何材料的厚度的增加而成指数地增大。这在 普通雪崩二极管的设计中充当约束驱动电压的因素。 也就是说，在图14A中所示的普通雪崩二极管中，对于提高输出直到所需的电平， 2ym以上的厚度是必需的，并且，对于硅，30V以上的电压是必需的。由于该电压对于标准 的CMOS芯片而言太高以至于不能忍受，所以该技术几乎无法应用到CMOS图像传感器。
另一方面，由于根据本发明实施例的固态成像装置中的雪崩区域的宽度对应于在 图11的水平轴中所示的半导体材料的厚度，所以根据所需的电介质击穿电压和使用的半 导体材料，确定雪崩区域的宽度。 在具有宽带隙的Si02的情况中，对于将电压降低到10V以下，3nm以下的厚度是必 需的，因此这样的厚度对于工艺的稳定性而言太小。 在SiC的情况中，对于将电压降低到10V以下，40nm以下的厚度是必需的，并且在 可用的制造工艺中保持歪曲(distortion)。 在硅的情况中，为了将电压降低到10V以下，250nm以下的厚度是必需的。该厚度在物理上是可能的，因此在本发明中可以合适地使用诸如硅的材料。 在具有较窄的带隙的Ge的情况中，1 y m的更加大的厚度是可允许的。 以这样的方式，来自具有邻近的带隙的Si至Ge的材料可以被用作雪崩区域的材
料。其例子包括Ge、 GaAs、 InP、 GaP、 InAs、 GaSb和InSb。 在图12中示出具有各种厚度的Ge的电流-电压曲线。厚度是0. 4 y m、0. 5 y m和 0. 6 m。水平轴表示利用Ge的半导体装置的源极_漏极电压，并且，垂直轴表示利用Ge的 半导体装置的漏极电流。 如图12所示，由此可知，用可以容易地形成的0.4iim至0.6iim的厚度实现4至 6V的低电压。 因此，当使用具有窄带隙的诸如Ge的材料时，可知，该材料与热所产生的噪声相 关，但是可以容易地制造低电压雪崩二极管。 类似地，在图13中示出具有各种厚度的Si的电流-电压曲线。厚度是0.2ym、 0. 3 ii m禾卩0. 4 ii m。 如图13所示，为了获得Si所需的电介质击穿电压，与Ge的厚度相比，必须进一步 减小厚度(雪崩区域的宽度)。 尽管如此，由于工艺技术非常先进，并且背景噪声的电平仍然低，所以选择硅作为 最佳材料。 在本发明的实施例中，介于n+区域和p+区域之间的雪崩区域的宽度优选地在 0. 05iim至liim的范围内。 通过将雪崩区域的宽度设置为0.05ym以上，可以使用普通掩模通过离子注入容 易地形成雪崩二极管的区域。 通过将雪崩区域的宽度设置为lym以下，与图14A中所示的结构相比，即使在大 约2 i！ m的小像素尺寸的情况下，也有可能降低所需的电压。
2.根据第一实施例的固态成像装置
现在将描述本发明的具体实施例。 在图1中示出示意性图示根据本发明第一实施例的固态成像装置的视图(截面 图)。 在固态成像装置中，在p型半导体基板7中形成n型阱层1，并且，在n型阱层1中
形成构成像素的光电二极管。 对于每一个像素，以岛形状形成n型阱层1。 在半导体基板7中层叠透射率和折射率调整层13、钝化层12、以及透射率和折射 率调整层ll，并且，在该透射率和折射率调整层11上形成与像素相对应的颜色的滤色器9 和10。 以其间设置钝化层16的方式在滤色器9和IO上形成芯片上透镜(on-chip lens)。 另一方面，在半导体基板7的下方形成绝缘层15，并且在绝缘层15中形成金属互 连层14。 通过绝缘层15使金属互连层14绝缘。 在该固态成像装置中，在形成有光电二极管的半导体基板7的相对主表面上形成绝缘层15、滤色器9和10、以及芯片上透镜8，在绝缘层15中形成有金属互连层14。也就 是说，形成后照明结构，在该后照明结构中，从形成有互连线的基板的顶表面的相对侧施加 光。 在本实施例中，在每一个像素中重复地形成在半导体基板7的厚度方向上延伸的 n+区域2/雪崩区域4/p+区域3的雪崩光电二极管结构。 在n型阱层1中形成n+区域2、雪崩区域4和p+区域3，以在半导体基板7的厚度 方向(图l的上下方向)上延伸。雪崩光电二极管具有这样的结构其中，雪崩区域4介于 n+区域2禾口 p+区域3之间。 如图1所示，n+区域2/雪崩区域4/p+区域3的结构与邻近结构共享n+区域2或
P+区域3。因此，用三个n+区域2和三个p+区域3可以总共形成五个雪崩区域4。 n+区域2与在下绝缘层15中形成的电极(阴极电极)5连接。 p+区域3与在下绝缘层15中形成的电极(阳极电极)6连接。 电极(阴极电极)5在除了图1中所示的截面以外的地方相互连接，并且被供应有
相同的电势。这同样适用于电极(阳极电极)6。 构成雪崩二极管的三个区域2、3和4具有几乎相同高度的顶表面，并且，用n型阱 层1和半导体基板7覆盖这些顶表面。 在图2A中示出沿着图1的线A-A截取的水平截面图，并且，在图2B中示出沿着线 B-B截取的水平截面图。在图2A和2B中，附图的上下方向对应于图1的左右方向，并且，附 图的左右方向对应于与图1的纸面垂直的方向。 如图2A所示，!!+区域2/雪崩区域4/p+区域3的雪崩二极管结构与邻近结构共享 n+区域2或p+区域3，并且被重复地形成。构成雪崩二极管的三个区域2、3和4在图1的 截面图和图2A的截面图中平行地延伸。 根据图1和2A中的雪崩区域4的宽度，确定施加到n+区域2和p+区域3的电压 (电势差)和由此形成的电场之间的关系。随着雪崩区域4的宽度减小，所需的电压可以减 小。优选的是，雪崩区域4的宽度在0. 05 ii m和1 ii m的上述范围内。 如图2B所示，与n+区域2连接的电极5和与p+区域3连接的电极6以梳妆形状 形成，并且具有与n+区域2或p+区域3连接的齿形部分和连接这些齿形部分的连接部分。 雪崩区域4的下部分没有与电极5和6连接，从而与邻近部分类似地通过绝缘层15形成。
掺杂有n型或p型杂质的硅可以用于半导体基板7中。还可以使用Ge、GaAs、InP、 GaP、 InAs、GaSb和InSb以及具有三种元素或四种元素并具有较宽带隙的半导体材料。
如上所述，雪崩区域4由掺杂有低浓度杂质(n型或p型)的区域或者未掺杂的区 域构成。 通过使用与区域图案相对应的掩模将n型杂质或p型杂质离子注入到形成在每一 个像素中的n型阱层1中，可以形成构成雪崩二极管的三个区域2、3和4。
根据实施例，在每一个像素中重复地形成均在半导体基板7的厚度方向上延伸的 n+区域2/雪崩区域4/p+区域3的雪崩光电二极管结构。 通过将雪崩区域4形成为在半导体基体7的厚度方向上延伸，雪崩区域可以在半 导体基体7的厚度方向上被形成得较深，并且雪崩区域4的深度可以被设置为检测待检测 的波长的光。因此，入射光可以被令人满意地吸收，并且通过雪崩现象，可以由光子产生多个载流子。 通过在每一个像素中重复地形成雪崩光电二极管结构，在n+区域2和p+区域3之 间的雪崩区域4的宽度可以被减小到仅具有一个结构的情况中的宽度的一半或更少。因 此，有可能减小导致雪崩现象所需的施加电压。另一方面，当在相同的施加电压的情况下进 行比较时，施加到雪崩区域4的电场与仅具有一个结构的情况中的电场相比可以被更加增 强，从而增加由一个光子产生的载流子的数目。 由于可以减小所需的施加电压，所以有可能抑制与邻近像素发生串扰或发热。因 此，不必利用厚的绝缘隔离区域或珀耳帖装置，并且有可能减小固态成像装置的像素的尺 寸。 因此，有可能减小在像素中包含雪崩光电二极管的固态成像装置的像素尺寸。
有可能将雪崩光电二极管应用到具有相对较低驱动电压的CMOS图像传感器。
当在相同的施加电压的情况下进行比较时，可以增强施加在雪崩区域4上的电 场，从而增加由一个光子产生的载流子的数目。因此，有可能改善对低光强度的响应性能。
因此，有可能在保持宽动态范围的情况下提高对低光强度的灵敏度。
在本实施例中，构成雪崩二极管的三个区域2、3和4的顶表面在高度上是一致的。 因此，由于将几乎均匀的电场施加到整个雪崩区域4，所以类似地在雪崩区域4的深度方向 上增加载流子的数目。 3.根据第二实施例的固态成像装置 在第一实施例中已经示出固态成像装置的整个截面图，但是在下述实施例中没有 示出半导体基板7的上层和下层。半导体基板7的上层和下层可以具有与第一实施例相同 的配置。 在图3中示出图示根据本发明第二实施例的固态成像装置的主要部分(半导体基 板7的一部分)的截面图。在图3中，示出半导体基板7的像素的光入射侧(后侧)的一 部分的截面图。 在第一实施例中，如图1所示，构成雪崩二极管的三个区域2、3和4的顶表面基本 上具有一致的高度，并且这些顶表面被阱层1和半导体基板7覆盖。 相反，在第二实施例中，如图3所示，雪崩区域4比n+区域2和p+区域3向光入射 侧突出得更多。 类似于第一实施例，雪崩区域4的顶表面被n型阱层1和半导体基板7覆盖。
其它配置与第一实施例相同，从而不再重复其描述。 在该配置中，主要在雪崩区域4的下部分的附近中发生雪崩现象。由于在雪崩区 域4的顶表面的附近没有形成n+区域2和p+区域3，所以在没有暴露于高电场下的顶部的 附近的载流子没有发生雪崩现象。由于在半导体基板7的附近几乎没有产生载流子，所以 在半导体基板7的顶表面中的载流子的泄漏小。 另一方面，具有相对较短波长的光被半导体基板7的顶表面的附近吸收，从而对 该光进行小的放大。 4.根据第三实施例的固态成像装置 在图4中示出图示根据本发明第三实施例的固态成像装置的主要部分(半导体基 板7的一部分)的截面图。
如图4所示，在第三实施例中，构成雪崩二极管的三个区域2、3和4被形成为直到 半导体基板7的顶表面。 其它配置与第一实施例相同，从而不再重复其描述。 在这种情况中，构成雪崩二极管的三个区域2、3和4被形成为直到半导体基板7 的顶表面。因此，通过雪崩现象，基于具有相对较短波长的光(可见光线或紫外线的蓝色附 近)，可以由一个光子产生多个载流子。也就是说，有可能提高对具有相对较短波长的光的 灵敏度。 由于在半导体基板7上存在滤色器9和10或者芯片上透镜8，并且具有相对较短 波长的光被这些部分稍微吸收，所以在本实施例中在整个雪崩现象中没有使用入射光。
雪崩二极管的三个区域2、3和4的顶表面在高度上等于半导体基板7的顶表面， 并且三个区域2、3和4的顶表面在高度上是一致的。因此，由于将几乎均匀的电场施加到 整个雪崩区域4，所以类似地在雪崩区域4的深度方向上增加载流子。
然而，由于雪崩二极管的三个区域2、3和4被形成为直到半导体基板7的顶表面， 所以认为载流子在半导体基板7的顶表面附近的邻近像素之间泄漏。特别地，当在半导体 基板7的顶表面附近存在缺陷或界面电势时，容易导致载流子泄漏。 当由于载流子的泄漏而引起的噪声的量比信号的量充分小时，在没有任何特别问 题的情况下，可以利用根据本实施例的配置。 为了获得根据第三实施例的配置，n型阱层1被形成为直到半导体基板7的顶表 面，然后，三个区域2、3和4被形成为到达半导体基板7的顶表面。 用于形成三个区域2、3和4的离子注入在第一实施例或第二实施例中从半导体基 板7的底表面(表面)进行，但是在本实施例中可以从半导体基板7的顶表面(背表面) 进行。 5.根据第四实施例的固态成像装置 在图5中示出图示根据本发明第四实施例的固态成像装置的主要部分(半导体基 板7的一部分)的截面图。 如图5所示，在本发明的第四实施例中，雪崩二极管的三个区域2、 3和4被形成为 直到半导体基板7的顶表面附近。n型阱层l被形成为直到半导体基板7的顶表面。在三 个区域2、3和4的顶表面与半导体基板7的顶表面之间的阱层1是非常薄的。
其它配置与第一实施例相同，从而不再重复其描述。 在这种配置中，构成雪崩二极管的三个区域2、3和4被形成为直到半导体基板7 的顶表面的附近。因此，通过雪崩现象，基于具有相对较短波长的光(可见光线或紫外线的 蓝色附近)，可以由一个光子产生多个载流子。 由于三个区域2、3和4与半导体基板7的顶表面间隔n型阱层1的厚度，所以有 可能抑制由于在半导体基板7的顶表面附近的缺陷或界面电势而引起的载流子的泄漏。
然而，与第三实施例相比，具有相对较短波长的光的灵敏度由于覆盖三个区域2、3 和4的顶表面的薄阱层1的厚度而劣化。
6.根据第五实施例的固态成像装置 在图6中示出图示根据本发明第五实施例的固态成像装置的主要部分(半导体基 板7的一部分)的截面图。
如图6所示，在本发明的第五实施例中，雪崩二极管的三个区域2、3和4被形成为 直到半导体基板7的顶表面的附近。n型阱层l被形成为直到半导体基板7的顶表面。在 三个区域2、3和4的顶表面与半导体基板7的顶表面之间的半导体基板7以及阱层1是非 常薄的。 也就是说，在根据第五实施例的配置中，与第四实施例相比，半导体基板7进一步 覆盖阱层1的顶表面。与第一实施例相比，覆盖三个区域2、3和4的阱层1以及半导体基 板7是非常薄的。 在该配置中，雪崩二极管的三个区域2、3和4被形成为直到半导体基板7的顶表 面的附近。因此，通过雪崩现象，基于具有相对较短波长的光(可见光线或紫外线的蓝色的 附近)，可以由一个光子产生多个载流子。 由于三个区域2、3和4被形成为与半导体基板7的顶表面间隔n型阱层1和半导 体基板7的厚度，所以有可能抑制由于在半导体基板7的顶表面附近的缺陷或界面电势而 引起的载流子的泄漏。 然而，与第三实施例相比，具有相对较短波长的光的灵敏度由于覆盖三个区域2、3 和4的顶表面的薄阱层1和半导体基板7的厚度而劣化。另一方面，与第一实施例相比，提 高了具有相对较短波长的光的灵敏度。 由于从雪崩二极管的三个区域2、3和4的顶表面到半导体基板7的顶表面的距 离，载流子的泄露和具有相对较短波长的光的灵敏度具有折衷关系。 基于固态成像装置的所需的特性以及诸如像素尺寸的设计条件，可以从根据第一
至第五实施例的上述配置中选择具有所需的特性的配置。 7.变型例 在第一至第五实施例中，如图2A所示，雪崩二极管的三个区域2、3和4按平面图 案形成。 在本发明中，雪崩光电二极管的三个区域的平面图案不局限于图2A所示的图案， 而且可以利用其它图案。 在下面描述三个区域2、3和4的平面图案的变型例。 在图7A中示出雪崩光电二极管的三个区域2、3和4的平面图案的第一变型例。在
第一变型例中，在图7B中示出对应于图2B的电极5和6的平面图案。 如图7A所示，在像素的中心处按矩形图案形成p+区域3，并且，对三个区域2、3和
4进行图案化，以按框架形状顺序地包围矩形图案。形成两个n+区域2、两个p+区域3和三
个雪崩区域4。 如图7B所示，与n+区域2或p+区域3连接的电极5和6的这些部分通过从像素 的中心到外侧的连接部分电连接。在像素周围的附近形成用于连接到互连线的拉制电极部 分(drawn electrode portion)。 在图8A中示出雪崩光电二极管的三个区域2、3和4的平面图案的第二变型例。在
第二变型例中，在图8B中示出对应于图2B的电极5和6的平面图案。 如图8A所示，在像素的中心处按圆形图案形成p+区域3，并且，对三个区域2、3和
4进行图案化，以按共轴圆形形状顺序地包围圆形图案。形成两个n+区域2、三个p+区域3
和四个雪崩区域4。
如图8B所示，与n+区域2或p+区域3连接的电极5和6的这些部分通过从像素的 中心到外侧的连接部分电连接。在其外侧形成用于连接到互连线的三角形拉制电极部分。
在这些变型例的平面图案中，每一个像素的雪崩光电二极管结构中的最外面区域 在第一变型例中是n+区域2，并且在第二变型例中是p+区域3，这些对于所有的像素都是相 同的。因此，由于可以容易地按同一导电类型形成邻近像素的最外面区域，所以容易使像素 绝缘。 相反，在图2A所示的平面图案中，像素的一端是n+区域2，另一端是p+区域3。在 该平面图案中，当按同一导电类型形成邻近像素的相对区域时，容易使像素绝缘，但是像素 的平面图案是反向的。当像素的平面图案彼此相同时，相对区域具有反向的导电类型，从而 必需充分地确保像素间的隔离区域以防止泄漏电流。 在图2A所示的平行平面图案中，与图7A或8A中所示的平面图案类似地，通过改 变三个区域2、3和4的数目并将每一个像素的两端区域设置为同一导电类型，容易使像素 绝缘。 在本发明中，雪崩二极管的三个区域的平面图案不局限于图2A、7A和8A中所示的 图案，而且可以利用其它平面图案。 优选的是，与图2A、7A和8A中所示的图案一样，通过重复简单的图案来形成雪崩
二极管的三个区域的平面图案。通过重复简单的图案，容易确保用于处理离子注入掩模的
未对准的容限和同样多地减小图案宽度，从而容易减小电压。相反，通过形成复杂的图案，
难以确保用于处理掩模的未对准的容限和减小图案宽度，这是不利的。 本发明可以应用于诸如CCD固态成像装置(CCD图像传感器)和CMOS固态成像装
置(CMOS图像传感器)的各种固态成像装置。 在上述实施例中描述了，在p型半导体基板7中形成n型阱层l，但是导电类型可 以是反向的。也就是说，可以在n型半导体基板中形成p型阱层。 在上述实施例中描述了后照明结构，但是本发明可以应用于具有前照明结构的固 态成像装置，在该前照明结构中，从与互连层相同的一侧照射半导体基体。当本发明应用于 前照明结构时，可以减小雪崩区域的宽度，从而减小用于导致雪崩现象的电压。
8.照相机 根据本发明实施例的照相机包含根据上述实施例的固态成像装置。照相机的例子
包括静止照相机、视频照相机和具有照相机功能的移动设备。 在下面描述照相机的例子。 在图9中示出示意性图示根据本发明实施例的照相机的配置的视图(框图)。
根据本实施例的照相机包括光学系统(聚焦镜头)81、固态成像装置82、驱动电路 83和信号处理电路84。 固态成像装置82可以是CCD固态成像装置或CMOS固态成像装置，并且利用根据 本发明实施例的固态成像装置的配置(其中，在像素中重复地形成雪崩光电二极管的多个 结构)。 光学系统(聚焦镜头81)将来自被摄体的图像光(入射光)会聚到固态成像装置 82的成像平面上。因此，将信号电荷在固态成像装置82的光接收部分(光电二极管)中累 积预定时间。驱动电路83控制累积和读取固态成像装置82的信号电荷的操作。信号处理电路84对固态成像装置82的输出信号执行各种信号处理，并且输出所得到的信号。根据 本实施例的照相机可以属于照相机模块类型，其中，光学系统(聚焦镜头)81、固态成像装 置82、驱动电路83和信号处理电路84被集成在模块中。 在根据本实施例的照相机中，由于固态成像装置82利用根据上述实施例的固态 成像装置的配置，所以有可能减小包括雪崩光电二极管的像素的尺寸。因此，有可能减小照 相机尺寸或者增加在固态成像装置82中的像素的数目。 根据本实施例的照相机可以与根据第一至第五实施例的任何固态成像装置相结 合，或者可以与另一个固态成像装置的配置相结合。 根据本实施例的照相机可以利用各种配置，但是不局限于图9中所示的配置。
本发明不局限于上述实施例，而且，在不脱离本发明的精神和范围的情况下，可以 对本发明进行各种形式的变型。 本申请包括与2009年1月5日在日本专利局提交的日本在先专利申请JP 2009-000283中公开的主题相关的主题，该专利申请的全部内容以引用的方式并入本文。
权利要求
一种固态成像装置，包括雪崩光电二极管，具有包含n+区域、p+区域、以及介于n+区域和p+区域之间的雪崩区域的结构，所有这些区域被形成为在半导体基体的厚度方向上延伸；以及重复地具有雪崩光电二极管的结构的像素。
2. 根据权利要求1所述的固态成像装置，其中，在半导体基体的一个主表面上形成互 连层，并且使得光从半导体基体的另一个主表面入射在光接收部分上。
3. 根据权利要求1所述的固态成像装置，其中，半导体基体由硅形成。
4. 根据权利要求l所述的固态成像装置，其中，半导体基体由从Ge、GaAs、 InP、 GaP、 InAs、 GaSb和InSb中选择的一种材料形成。
5. 根据权利要求1所述的固态成像装置，其中，介于n+区域和P+区域之间的雪崩区域 的宽度在O. 05iim至liim的范围内。
6. —种用于捕获图像的照相机，包括固态成像装置，该固态成像装置包含雪崩光电二极管，该雪崩光电二极管具有包含n+ 区域、f区域、以及介于n+区域和P+区域之间的雪崩区域的结构，所有这些区域被形成为在 半导体基体的厚度方向上延伸；以及重复地具有雪崩光电二极管的结构的像素。
全文摘要
本发明提供一种固态成像装置和照相机，该固态成像装置包括雪崩光电二极管，具有包含n+区域、p+区域、以及介于n+区域和p+区域之间的雪崩区域的结构，所有这些区域被形成为在半导体基体的厚度方向上延伸；以及重复地具有雪崩光电二极管的结构的像素。
文档编号H04N5/372GK101794798SQ201010002110
公开日2010年8月4日 申请日期2010年1月5日 优先权日2009年1月5日
发明者约汉·雷涅 申请人:索尼公司