专利名称：射频识别阅读器数字基带系统的译码模块的制作方法
技术领域：
本发明涉及一种超高频射频识别集成电路设计技术领域，特别是一种符合EPC C1G2标准的UHF RFID(超高频射频识别阅读器)的数字基带系统的译码模块。
背景技术：
RFID是无线射频识别技术(Radio Frequency Identification)的简称，是一种新型的自动识别技术。相比于条形码、磁条、磁卡、指纹、光学字符等自动识别技术，RFID具 有可无线读写、信号穿透能力强、识别距离远、使用寿命长、环境适应性好、可多标签同时识 另O、信息存储容量大和数据可改写等优点。RFID在交通与配送管理、生产制造管理、资产管 理、人员门禁与防伪等领域获得了越来越广泛的应用，其中尤以商品零售和物流管理领域 为甚。RFID技术目前应用较广的国际标准主要是EPC Global与ISO两大标准，本发明符合 的是EPCC1G2标准。RFID技术主要包括阅读器(Reader)和标签(Tag)两部分，其中又以阅读器最为 关键。为了实现大量标签的同时识别，以及大量信息的存储管理，一个高速高效的阅读器就 显得非常必要。在传统的阅读器中，数字基带的译码电路包含三个子单元前同步码检测单 元，译码单元和标签响应计数单元(见图1)。其中Data_in为输入信号，是前级采样电路 的采样结果。前同步码检测单元根据TRext的值来检测输入信号中的前同步码序列，一旦 检测到有前同步码，随即将Pre_en信号置高，告诉译码单元和标签响应计数单元此后的数 据为有效标签返回信号。译码单元在接收到Pre_en信号后，开始对后续的输入数据进行译 码，直到数据的结束，Data_out为译码输出，data_en为输出数据有效标志。标签响应计数 器是对前同步码检测结果的计数，在一次遍询周期内，阅读器检测到几次前同步码，就意味 着有几个标签响应，R印ly_rmm为计数结果输出。但是传统的阅读器会将此标签响应计数 结果直接送入处理器，由处理器进行碰撞检测处理，从而增加了整个系统处理器的负担，降 低了系统性能与效率。
发明内容
本发明的目的是针对现有技术的不足而提供的一种射频识别阅读器数字基带系 统译码模块，该模块在译码过程中即实现了碰撞检测处理，从而降低了系统处理器的负担， 提高了系统的速度与效率。实现本发明目的的具体技术方案为一种射频识别阅读器数字基带系统的译码模块，该模块包括前同步码检测单元， 译码单元，标签响应计数单元和碰撞检测处理单元，前同步码检测单元有四个输入端和一 个输出端，所述的四个输入端为0让，1~计，0站￡1_^13彻#端，一个输出端为？1^_611端；译码 单元有四个输入端和两个输出端，所述的四个输入端位clk，rst, Data_in, Pre_en端，两个 输出端为Data_0Ut，Data_en端；标签响应计数单元有三个输入端和一个输出端，所述的三 个输入端为clk，rst, Pre_en端，一个输出端为R印ly_num端；碰撞检测处理单元有五个输入端和两个输出端，所述的五个输入端为clk，rst, set, roe, R印ly_num端，两个输出端为Data_Q, Collision端；其连接方式为外部的elk作为输入端与前同步码检测单元的elk 端、译码单元的elk端、标签响应计数单元的elk端及碰撞检测处理单元的elk端相连；夕卜 部的rst作为输入端与前同步码检测单元的rst端、译码单元的rst端、标签响应计数单元 的rst端及碰撞检测处理单元的rst端相连；外部的Datajn作为输入端与前同步码检测 单元的Datajn端、译码单元的Datajn端相连；外部的TRext作为输入端与前同步码检测 单元的TRext端相连；前同步码检测单元的Pre_en端与译码单元的Pre_en端、标签响应计 数单元的Pre_en端相连；外部的Data_0Ut作为输出端与译码单元的Data_0Ut端相连；夕卜 部的Data_en作为输出端与译码单元的Data_en端相连；标签响应计数单元的R印ly_num 端与碰撞检测处理单元的R印ly_num端相连；外部的set作为输入端与碰撞检测处理单元 的set端相连；外部的roe作为输入端与碰撞检测处理单元的roe端相连；外部的Data_Q 作为输出端与碰撞检测处理单元的Data_Q端相连；外部的Collision作为输出端与碰撞检 测处理单元的Collision端相连。本发明的有益效果将原本需要数字基带系统处理器其他模块完成的标签碰撞检 测处理功能集成在了译码模块当中，能够降低系统处理器的负担，提高整个系统的性能与 效率，增大系统的数据处理能力。
图1为传统的阅读器数字基带译码模块结构示意2为本发明结构示意3为本发明前同步码检测单元结构示意4为本发明译码单元结构示意5为本发明碰撞检测处理单元结构示意图
具体实施例方式下面结合附图详细说明本发明的技术方案本发明是在传统的译码模块中加入碰撞检测处理单元，标签响应的计数结果 Reply_num送入碰撞检测处理单元，但不再送入处理器中，相应的由碰撞检测处理单元产生 一个collision信号，仅仅表明是否存在标签碰撞，并送入数字基带系统处理器下一级模 块。此外，EPC Global C1G2标准采用的是动态FramedSlotted Aloha算法，其中很重要的 一点就是Q值的动态选取，碰撞检测单元也同时要完成动态选取Q值的功能。参阅图2，本发明由前同步码检测单元1，译码单元2，标签响应计数单元3和碰撞 检测处理单元4组成，前同步码检测单元1有四个输入端和一个输出端，四个输入端为elk， rst,Data_in, TRext端，一个输出端为Pre_en端；译码单元2有四个输入端和两个输出端， 所述的四个输入端位elk，rst, Data_in, Pre_en端，所述的两个输出端为Data_0ut，Data_ en端；标签响应计数单元3有三个输入端和一个输出端，所述的三个输入端为elk，rst, Pre_en端，所述的一个输出端为R印ly_num端；碰撞检测处理单元4有五个输入端和两个 输出端，所述的五个输入端为(3让，1~计，8讨，1~況，1 印17_皿111端，所述的两个输出端为0站￡1_ Q，Collision端。外部的elk作为输入端与前同步码检测单元1的elk端、译码单元2的elk端、标签响应计数单元3的elk端、碰撞检测处理单元4的elk端相连；外部的rst作为输入端与前同步码检测单元1的rst端、译码单元2的rst端、标签响应计数单元3的rst 端、碰撞检测处理单元4的rst端相连；外部的Datajn作为输入端与前同步码检测单元1 的Datajn端、译码单元2的Datajn端相连；外部的TRext作为输入端与前同步码检测单 元1的TRext端相连；前同步码检测单元1的Pre_en端与译码单元2的Pre_en端、标签响 应计数单元3的Pre_en端相连；外部的Data_0Ut作为输出端与译码单元2的Data_0Ut端 相连；外部的Data_en作为输出端与译码单元2的Data_en端相连；标签响应计数单元3的 Reply_num端与碰撞检测处理单元4的R印ly_num端相连；外部的set作为输入端与碰撞 检测处理单元4的set端相连；外部的roe作为输入端与碰撞检测处理单元4的roe端相 连；外部的Data_Q作为输出端与碰撞检测处理单元4的Data_Q端相连；外部的Collision 作为输出端与碰撞检测处理单元4的Collision端相连。参阅图3，本发明的前同步码检测单元1的Data_in[l]为输入采样数据的高位， Data_in
为输入采样数据的低位，两者分别送入两个移位寄存器Reg_prel和Reg_pre0 中去移位寄存。Reg_prell和Reg_pre01分别为Reg_prel和Reg_pre0的高位，用来检测 高位前同步码，Reg_prel0和Reg_pre00分别为Reg_prel和Reg_pre0的低位，用来检测余 下的部分。Preamblel是预置的前同步码的高位，PreambleO为预置的前同步码的低位。若 Reg_prell与Preamblel相同，则Pre_trext 11为1，表明输入数据高位符合前同步码，其余 Pre_trextlO, Pre_trext01和Pre_trext00也类似。这样，如果TRext信号为0，只需要检 测Pre_treXtlO和Pre_trext00是否都为1就可以决定有没有检测到前同步码了 ；而如果 TRext信号为1，那么4个Pre_trext都为1才表明检测到了 FMO前同步码。参阅图4，本发明的译码单元2的Datajn为输入数据，X0, XI，X2为当前以及之 前接收到的输入数据，译码计数器的作用是计数接收到的数据，判断此数据是当前码元的 前半周期还是后半周期，如果是后半周期则输出译码判决。参阅图5，本发明的碰撞检测处理单元4的Data_Qc为当前的Q值，Data_Q取整后 为下一轮遍询周期时的Q值，电路根据响应标签数R印ly_num和CRC校验结果roe的值来 判断是否有碰撞产生，并产生新的Q值，当R印ly_num > 1时，Data_Q为Data_Qc加上C ；当 R印ly_num = 0，Data_Q 为 Data_Qc 减去 C ；当 Reply_num = 1 时，如果 roe 为 1，那么说明 只有一个标签响应，Data_Q为Data_Qc不变，如果roe为0，那么说明有标签响应，但是发生 了碰撞，所以Data_Q就选择Data_Qc加上C。如果Data_Qc减去C小于0，那么就算作0 ；如 果Data_Qc加上C大于15，也算作15。当一个新的遍询周期开始时，控制单元获取Data_Q 的整数位作为新的遍询周期的Q值，同时通过Set信号将这个Data_Q送入寄存器中，作为 下一轮调整Q值的基准Data_Qc。上述单元均能用基本的门级电路构建实现。实施例 射频识别阅读器数字基带系统的译码模块 本实施例采用附图2、附图3、附图4和附图5所示的硬件结构来实现阅读器数字 基带的译码过程，elk为外部输入时钟，当接收到有效的标签响应时，前同步码检测单元1 检测到正确的前同步码，通过Pre_en信号告知译码单元2，使其对后面的输入数据进行译 码输出，直到数据结束，并且使得标签响应计数单元3计数加一。当检测到响应标签个数大于1个时，碰撞产生，碰撞检测处理单元4通过Collision信号告知处理器，并且产生新的遍询周期的Q值。本实施例采用verilog语言编写程序，并采用Modelsim SE6. 5工具进行了仿真， 经验证结果正确。本实施例利用了 ISE工具中的XST进行了综合，并且在Xilinx公司的Virtex4系 列XC4vlX160型FPGA开发板上实现所设计的电路模块，功能正确。本发明已成功应用于RFID数字基带系统中，并与数字基带其他模块一起采用了 IBM0. 13μm工艺实现，利用了 synopsys公司的集成电路综合工具DesignComplier进行了 综合，Primetime进行了静态时序验证，以及物理设计工具Astro进行后端布局布线，并采 用Modelsim，采用Star-Rcxt提取RC寄生参数，进行布线后仿真，能够实现编码的功能， 用primetime进行布线后静态时序验证，Formality进行了形式验证，采用版图验证工具 Carible进行了 DRC(设计规则检查)和LVS(电路图版图一致性检查)，功能正确。
权利要求
一种射频识别阅读器数字基带系统的译码模块，其特征在于该模块包括前同步码检测单元，译码单元，标签响应计数单元和碰撞检测处理单元，前同步码检测单元有四个输入端和一个输出端，所述的四个输入端为clk，rst，Data_in，TRext端，一个输出端为Pre_en端；译码单元有四个输入端和两个输出端，所述的四个输入端位clk，rst，Data_in，Pre_en端，两个输出端为Data_out，Data_en端；标签响应计数单元有三个输入端和一个输出端，所述的三个输入端为clk，rst，Pre_en端，一个输出端为Reply_num端；碰撞检测处理单元有五个输入端和两个输出端，所述的五个输入端为clk，rst，set，roe，Reply_num端，两个输出端为Data_Q，Collision端；其连接方式为外部的clk作为输入端与前同步码检测单元的clk端、译码单元的clk端、标签响应计数单元的clk端及碰撞检测处理单元的clk端相连；外部的rst作为输入端与前同步码检测单元的rst端、译码单元的rst端、标签响应计数单元的rst端及碰撞检测处理单元的rst端相连；外部的Data_in作为输入端与前同步码检测单元的Data_in端、译码单元的Data_in端相连；外部的TRext作为输入端与前同步码检测单元的TRext端相连；前同步码检测单元的Pre_en端与译码单元的Pre_en端、标签响应计数单元的Pre_en端相连；外部的Data_out作为输出端与译码单元的Data_out端相连；外部的Data_en作为输出端与译码单元的Data_en端相连；标签响应计数单元的Reply_num端与碰撞检测处理单元的Reply_num端相连；外部的set作为输入端与碰撞检测处理单元的set端相连；外部的roe作为输入端与碰撞检测处理单元的roe端相连；外部的Data_Q作为输出端与碰撞检测处理单元的Data_Q端相连；外部的Collision作为输出端与碰撞检测处理单元的Collision端相连。
全文摘要
本发明公开了一种射频识别阅读器数字基带系统的译码模块，该模块含四个单元前同步码检测单元、译码单元、标签响应计数单元和碰撞检测处理单元。在传统的译码电路基础上加入碰撞检测处理电路，将原本需要数字基带系统处理器其他模块完成的标签碰撞检测处理功能集成在了译码模块当中，从而降低了数字基带系统处理器的负担，具有提高整个系统的性能与效率，增大系统的数据处理能力等优点。
文档编号H04L25/02GK101820332SQ20101013933
公开日2010年9月1日 申请日期2010年4月2日 优先权日2010年4月2日
发明者刘炎华, 刘静, 张小军, 张润曦, 李宝将, 李小进, 田应洪, 蒋颖丹, 赖宗声, 陈亦灏, 顾彬 申请人:华东师范大学