专利名称：数据处理终端系统以及使用其的发射和接收方法
技术领域：
本发明涉及一种数据处理终端系统，其中组合了作为发射和接收装置的通信装置 以及数据处理终端，并涉及一种使用该系统的发射和接收方法。
背景技术：
常常使用数据处理终端来连接到网络。据此，近年来已经开发了通过无线方式连 接到网络的通信系统。作为上述通信系统，具体地说，用于通过无线方式连接到网络的通信装置与具有 内置微处理器的数据处理终端具有良好的兼容性，并且常常被结合为数据处理终端的一部 分。因此，作为无线接口所需的条件，除了一般的通信装置所需的条件之外，还必须满足数 据处理终端所需的条件，具体地说，这些条件是小尺寸、低功耗及低发热。另一方面，存在对 更高传输容量的需求。作为第一传统示例中的数据处理终端系统，在日本专利申请早期公开2002-64399 中提到了“软件无线装置”。第一传统示例中的数据处理终端系统具有CPU(中央处理单 元)、天线控制单元、RF/IF单元、D/A转换器、以及A/D转换器。在第一传统示例中，CPU用于控制通信功能模块，并且CPU没有安装到数据处理终 端系统中，以便执行通用数据处理，这是数据处理终端的最初目的(例如，除了通信之外的 处理，例如电子表格处理和字处理)。由于这一原因，在第一传统示例中的数据处理终端系 统中，信号处理部分(CPU)通过专用信号线与天线控制单元、RF/IF单元、D/A转换器、A/D 转换器等紧密连接起来，所有这些都被配置为不能轻易取出。然而，因为在没有连接到网络时不使用通信装置的功能，所以希望数据处理终端 系统具有这样的配置其中能够容易地随意附上以及拆除通信装置，以便在使用数据处理 终端系统作为数据处理终端时不失去便携性。图1示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为第二 传统示例中的数据处理终端系统。第二传统示例中的数据处理终端系统具有天线51、微波 发射和接收单元17、以及微处理器信号处理单元18。天线51与微波发射和接收单元17是 发射和接收装置(通信装置)。微处理器信号处理单元18是数据处理终端。微波发射和接收单元17在接收时解调通过天线51作为调制波接收到的接收 RF (射频)信号为接收数据，并且将解调后的接收数据输出到微处理器信号处理单元18。微 波发射和接收单元17在发射时将来自微处理器信号处理单元18的发射数据转换为发射RF 信号作为调制波，并且通过天线51发射转换后的发射RF信号。微波发射和接收单元17具有高频处理单元21、以及调制和解调处理单元89。高频处理单元21在接收时解调通过天线51将接收到的接收RF信号转换为接收IF(中频)信号；并且将转换后的接收IF信号输出到调制和解调处理单元89。高频处理单 元21在发射时将来自调整和解调处理单元89的发射IF信号转换为发射RF信号，并且将 转换后的发射RF信号通过天线51输出。调制和解调处理单元89在接收时将来自高频处理单元21的接收IF信号转换为 接收数据，并且将转换后的接收数据输出到微处理器信号处理单元18。调制和解调处理单 元89在发射时将来自微处理器信号处理单元18的发射数据转换为发射IF信号，并且将转 换后的发射IF信号输出到高频处理单元21。高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA) 53、带通滤波器 (BPF) 54、56、62和62、变频器(CONV) 55和61、本地振荡器(OSC) 57和58、以及功率放大器 (PA)59。双工器(DUP) 52具有接收信号带通滤波器(未示出)和发射信号带通滤波器(未 示出)。本地振荡器(OSC) 57和58生成本地振荡信号。调制和解调处理单元89具有解调器(DEM) 70、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、 时钟发生器(CLOCK GEN) 27、解码器(DEC) 71、编码器(ENC) 72、以及微波发射和接收单元接 口(I/F)73。解调器(DEM)70具有载波再现电路(未示出)和接收符号时钟再现电路(未示 出)。微波发射和接收单元接口(I/F) 73具有接收数据缓冲电路(未示出)、发射数据缓 冲电路(未示出)、标识数据处理电路(未示出)、以及定时调整电路(未示出)。微处理器信号处理单元18具有时钟发生器(CLOCK GEN) 30、微处理器信号处理单 元接口(I/F) 74、以及作为CPU的微处理器信号处理电路75。时钟发生器30生成参考时钟，并且将所生成的参考时钟输出到微处理器信号处 理单元接口 74和微处理器信号处理电路75。微处理器信号处理单元接口 74向微波发射和 接收单元接口 73输出与参考时钟同步的总线时钟信号。微处理器信号处理单元接口 74具有接收数据缓冲电路(未示出)、发射数据缓冲 电路(未示出)、以及定时调整电路(未示出)。微处理器信号处理电路(CPU) 75具有微处理器(未示出)、存储器(未示出)、输 入和输出单元(未示出)等。在存储器中存储了多个程序(未示出)。微处理器信号处理电路(CPU) 75基于存储器中存储的多个程序中的通用程序(例 如，电子表格处理程序和字处理程序)(未示出)执行通用数据处理(除了通信功能之外的 处理)。第二传统示例的数据处理终端系统被配置为能够附上以及拆除微波发射和接收单 元17。当执行通用数据处理时，不使用微波发射和接收单元17的功能。由于这一原因，用 户可以将微波发射和接收单元17与微处理器信号处理单元18分开，并且使用第二传统示 例中的数据处理终端系统作为数据处理终端，其只具有微处理器信号处理单元18的功能。接着，将描述在第二传统示例中的数据处理终端系统接收信号时的操作。在双工器(DUP)52的接收信号带通滤波器中，设置接收RF信号的频带。接收信号 带通滤波器只提取通过天线51接收到的接收RF信号，并且将所提取的接收RF信号输出到低噪声放大器(LNA) 53。在正交幅度调制信号(QAM调制信号)的情形中，接收RF信号是具 有载波频率的信号，其是如此生成的利用同相载波和相位与该同相载波偏离90度的正交 载波，对具有符号频率(接收符号频率)的接收模拟基带信号(接收模拟BB信号)进行正 交调制。低噪声放大器(LNA)53将来自双工器(DUP)52的接收RF信号放大到足以让解调 器(DEM) 70执行信号处理的电平。低噪声放大器(LNA) 53然后将放大的接收RF信号通过 带通滤波器(BPF) 54输出到变频器(CONV) 55。从来自低噪声放大器(LNA) 53的接收RF信 号中去除除了带通滤波器(BPF) 54中所设置的载波频带之外的不期望的频率分量。变频器(CONV) 55将通过去除不期望的频率分量所获得的接收RF信号与由本地 振荡器(OSC) 57生成的本地振荡信号混合，以转换为接收中频信号(接收IF信号)。变频 器(CONV) 55将转换后的接收IF信号通过带通滤波器(BPF) 56输出到调制和解调处理单元 89。针对来自变频器(CONV) 55的接收IF信号，来选择带通滤波器(BPF) 56中所设置的载 波频带。解调器(DEM) 70将来自带通滤波器(BPF) 56的接收IF信号转换为接收模拟基带 信号(接收模拟BB信号)。在QAM调制信号的情形中，解调器(DEM) 70再现接收IF信号 的载波，并且执行相干检测。也就是说，解调器(DEM) 70的载波再现电路从接收IF信号生 成(再现)同相载波和正交载波。解调器(DEM) 70对QAM调制波(同相载波和正交载波) 执行相干检测，以将QAM调制波(同相载波和正交载波)转换为模拟同相分量信号(模拟 I信号)和模拟正交分量信号(模拟Q信号)作为接收模拟BB信号，并且将转换后的模拟 I信号和模拟Q信号输出到A/D转换器24-1和24-2。解调器(DEM) 70的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的 频率比接收符号频率大η倍(η是整数)，并且被叠加到接收IF信号上。解调器(DEM) 70的 接收符号时钟再现电路将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-2、 解码器(DEC)71、以及微波发射和接收单元接口 73。A/D转换器24-1和24-2利用与接收符号时钟同步的采样时钟，对来自解调器 (DEM) 70的模拟I信号和模拟Q信号执行采样。这样，A/D转换器24_1和24_2生成(转换 为)数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号)作为接收数字 基带信号(接收数字BB信号)，并且将所生成(转换)的数字I信号和数字Q信号输出到 解码器(DEC)71。数字同相分量信号(数字I信号)和数字正交分量信号(数字Q信号) 对应于采样时模拟I信号和模拟Q信号的载波幅度。解码器(DEC) 71对与接收符号时钟同步作为接收数字BB信号的数字I信号和数 字Q信号执行纠错过程和解码过程，并且将处理过的数字I信号和数字Q信号输出到微波 发射和接收单元接口 73。微波发射和接收单元接口 73的标识数据处理电路输入来自解码器(DEC)71的接收数字BB信号；生成接收数据，其中对于该接收数据，已经在射频区域执行了对信号标识 数据的去除过程(标识数据去除过程)；并且在接收数据缓冲电路中存储所生成的接收数 据。微波发射和接收单元接口 73的输入和输出是异步的。由于这一原因，定时调整电路执 行定时调整过程，用于调整在接收数据缓冲电路中所存储的接收数据被输出到微处理器信 号处理单元18时的定时。微波发射和接收单元接口 73与来自微处理器信号处理单元18的总线时钟相同步地将接收数据输出到微处理器信号处理单元18。 微处理器信号处理单元18的微处理器信号处理单元接口 74与来自时钟发生器 30的参考时钟相同步地在接收数据缓冲电路中存储来自微波发射和接收单元17 (微波发 射和接收单元接口 73)的接收数据。微处理器信号处理单元接口 74的输入和输出是异步 的。由于这一原因，定时调整电路执行定时调整过程，用于调整在接收数据缓冲电路中所存 储的接收数据被输出到微处理器信号处理电路(CPU)75时的定时。微处理器信号处理单元 接口 74与来自时钟发生器30的参考时钟相同步地将接收数据输出到微处理器信号处理电 路(CPU)75。微处理器信号处理电路(CPU) 75执行存储器中存储的多个程序中的应用程序(例 如，电子邮件处理程序)(未示出)。基于应用程序(例如，电子邮件处理程序)(未示出)，微处理器信号处理电路 (CPU) 75与来自时钟发生器30的参考时钟相同步地处理来自微处理器信号处理单元接口 74的接收数据。接着，将描述第二传统示例中的数据处理终端系统发射信号时的操作。微处理器信号处理电路(CPU) 75与来自时钟发生器30的参考时钟相同步地将基 于应用程序生成的发射数据输出到微处理器信号处理单元接口 74。微处理器信号处理单元接口 74与来自时钟发生器30的参考时钟相同步地在发射 数据缓冲电路中存储来自微处理器信号处理电路(CPU)75的发射数据。因为微处理器信号 处理单元接口 74的输入和输出是异步的，所以定时调整电路执行定时调整过程，用于调整 在发射数据缓冲电路中所存储的发射数据被输出到微波发射和接收单元17(微波发射和 接收单元接口 73)时的定时。微处理器信号处理单元接口 74与来自时钟发生器30的参考 时钟相同步地将发射数据输出到微波发射和接收单元接口 73。时钟发生器27生成具有发射符号频率的发射符号时钟，并且将所生成的发射符 号时钟输出到D/A转换器25-1和25-2、编码器(ENC) 72、以及微波发射和接收单元接口 73。微波发射和接收单元接口 73与来自微处理器信号处理单元接口 74的总线时钟相 同步地在发射数据缓冲电路中存储来自微处理器信号处理单元18的发射数据。因为微波 发射和接收单元接口 73的输入和输出是异步的，所以定时调整电路执行定时调整过程，用 于调整在发射数据缓冲电路中所存储的发射数据被输出到编码器(ENC)72时的定时。微波 发射和接收单元接口 73的标识数据处理电路与来自时钟发生器27的发射符号时钟相同步 地在射频区域对发射数据执行信号标识数据添加过程(标识数据添加过程)，并且将处理 过的发射数据输出到编码器(ENC) 72。编码器(ENC)72与来自时钟发生器27的发射符号时钟相同步地对来自微波发射 和接收单元接口 73的发射数据执行用于纠错的冗余数据添加过程以及编码过程。编码器 (ENC) 72然后生成数字I信号和数字Q信号作为发射数字基带信号(发射数字BB信号)， 并且将所生成的数字I信号和数字Q信号输出到D/A转换器25-1和25-2。D/A转换器25-1和25_2与来自时钟发生器27的发射符号时钟相同步地将数字I 信号和数字Q信号转换为模拟I信号和模拟Q信号作为发射模拟基带信号(发射模拟BB 信号)，这两个信号示出了载波的幅度。然后，D/A转换器25-1和25-2将转换得到的模拟 I信号和模拟Q信号输出到调制器(MOD 23)。
调制器(MOD 23)利用同相载波和正交载波，对作为发射模拟基带信号(发射模拟 BB信号)的模拟I信号和模拟Q信号执行正交调制，并且生成发射IF信号。调制器(MOD 23)然后将所生成的发射IF信号通过带通滤波器(BPF)62输出到变频器(C0NV)61。此时， 发射IF信号被限制到带通滤波器(BPF)62中所设置的载波频带。变频器(C0NV)61将来自带通滤波器(BPF)62的发射IF信号与本地振荡器 (OSC) 58生成的本地振荡信号混合，并且将混合后的发射IF信号转换为发射RF信号。变频 器(CONV) 61将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。 从来自变频器(C0NV)61的发射RF信号中去除除了带通滤波器(BPF)60中所设置的载波频 带之外的其他不期望 的频率分量。功率放大器(PA) 59将发射功率放大到将发射RF信号发射出去所必需的功率水 平，并且将发射RF信号输出到双工器(DUP) 52。在双工器(DUP) 52的发射信号带通滤波器中设置发射RF信号的频带。发射信号 带通滤波器只提取来自功率放大器(PA) 59的发射RF信号，并且将所提取的发射RF信号通 过天线51输出到网络。与时钟发生器30所生成的参考时钟相同步地执行微波发射和接收单元接口 73与 微处理器信号处理单元接口 74之间的数据传输。参考时钟与解调器(DEM)70所生成的接 收符号时钟以及时钟发生器27所生成的发射符号时钟相同步。数据传输系统的具体示例 例如是外围元件互连总线(PCI总线)、卡总线等。然而，在第二传统示例的数据处理终端系统中存在如下问题。在第二传统示例的数据处理终端系统中，在微波发射和接收单元17中的解码器 (DEC) 71、编码器(ENC) 72以及微波发射和接收单元接口 73的标识数据处理电路中执行纠 错过程、解码/编码过程、标识数据添加/去除过程等。由于这一原因，在第二传统示例的数 据处理终端系统中，由于在微波发射和接收单元17中内置了用于在执行这些过程的电路， 所以这种数据处理终端系统在尺寸上变得更大。在第二传统示例的数据处理终端系统中，需要定时调整过程所涉及的接收数据缓 冲电路、发射数据缓冲电路以及定时调整电路。因此，在第二传统示例的数据处理终端系统 中，由于在微波发射和接收单元17以及微处理器信号处理单元18(微波发射和接收单元接 口 73以及微处理器信号处理单元接口 74)中结合了执行定时调整过程的电路，所以这种数 据处理终端系统在尺寸上变得更大。希望得到能够实现小尺寸的数据处理终端系统。在第二传统示例的数据处理终端系统中，微波发射和接收单元17结合了解码器 (DEC)71、编码器(ENC)72以及微波发射和接收单元接口 73的标识数据处理电路。由于这一 原因，在第二传统示例的数据处理终端系统中，用于执行这些过程的电路消耗额外的功率。 一般来说，功耗正比于信号处理时钟频率(接收符号时钟和发射符号时钟)。因此，如果随 着信号容量的增加，微处理器信号处理电路(CPU)75的操作频率变高，则功耗增加。在第二传统示例的数据处理终端系统中，为了执行定时调整过程，微波发射和接 收单元17以及微处理器信号处理单元18 (微波发射和接收单元接口 73以及微处理器信号 处理单元接口 74)结合了接收数据缓冲电路、发射数据缓冲电路以及定时调整电路。由于 这一原因，在第二传统示例的数据处理终端系统中，用于执行定时调整过程的电路消耗额外的功率。希望得到能够实现低功耗的数据处理终端系统。在第二传统示例的数据处理终端系统中，微波发射和接收单元17结合了解码器 (DEC)71、编码器(ENC) 72以及微波发射和接收单元接口 73的标识数据处理电路。由于这 一原因，在第二传统示例的数据处理终端系统中，由于用于执行这些过程的电路，信号发射 和接收(输入和输出)所生成的热量大大增加。如果随着信号容量的增加，微处理器信号 处理电路(CPU)75的操作频率变高，则除了功耗之外，热量也增加。如果由于传输容量的增 加而使信号处理时钟频率更高，则解码器(DEC) 71、编码器(ENC) 72以及微波发射和接收单 元接口 73的功耗增加，导致热量增加。在第二传统示例的数据处理终端系统中，为了执行定时调整过程，微波发射和接 收单元17以及微处理器信号处理单元18 (微波发射和接收单元接口 73以及微处理器信号 处理单元接口 74)结合了接收数据缓冲电路、发射数据缓冲电路以及定时调整电路。由于 这一原因，在第二传统示例的数据处理终端系统中，由于用于执行定时调整过程的电路，发 射和接收(输入和输出)所生成的热量大大增加。希望得到能够实现低发热的数据处理终端系统。如果微波发射和接收单元17的形状类似于卡，则用于散发由微波发射和接收单 元17生成的热量的条件要比普通情况下更严格。因此，用于实现能够完全散发微波发射和 接收单元17所生成的热量的配置的制造成本增加。在第二传统示例的数据处理终端系统中，为了执行定时调整过程，微波发射和接 收单元17以及微处理器信号处理单元18 (微波发射和接收单元接口 73以及微处理器信号 处理单元接口 74)结合了接收数据缓冲电路、发射数据缓冲电路以及定时调整电路。由于 这一原因，在第二传统示例的数据处理终端系统中，为了制造执行定时调整过程的电路，制 造成本大大增加。希望得到能够实现低成本的数据处理终端系统。在第二传统示例的数据处理终端系统中，存在这样的可能定时调整过程导致传 输延迟以及吞吐量减小。当微波发射和接收单元17 (微波发射和接收单元接口 73)与微处 理器信号处理单元18 (微处理器信号处理单元接口 74)之间的部分中信号容量增加时，这 一问题变得更为明显。希望得到能够防止吞吐量减小的数据处理终端系统。结合上述问题，在日本专利申请早期公开(JP-P2001-44882A)中公开了一种软件 无线装置。该软件无线装置被配置为具有一个和多个天线、天线控制单元、无线信号处理单 元、信号处理单元、以及外部接口单元。处理器分别结合到天线控制单元、无线信号处理单 元、以及外部接口单元中。另外，在上述各个单元和信号处理单元之间提供用于传送控制数 据的信号接口。该软件无线装置的特征在于具有这样的配置其中，上述每个单元基于信号 接口上的数据，使用所结合的处理器，以软件来控制其自身操作。这里，天线执行无线信号 的发射和接收。天线控制单元执行天线发射和接收的切换、天线的方向性控制等。无线信 号处理单元在接收时接收来自上述天线控制单元的信号，并且执行这样的信号处理变频 为IF频率或基带、波段限制、以及电平调整A/D转换。无线信号处理单元在发射时，在对所 提供的信号执行例如D/A变换波段限制之类的信号处理之后，将所提供的信号变频为RF频率，并且将该信号输出到天线控制单元。信号处理单元在接收时接收由无线信号处理单元数字化的接收信号，并且执行解调信号处理。信号处理单元在发射时具有这样的功能对通 过外部接口单元所提供的信号执行调制信号处理，并将处理后的信号输出到无线信号处理 单元。信号处理单元还具有这样的配置其中，其可以通过所结合的处理器来对上述过程进 行控制，并且可以切换处理器操作所必需的软件的至少一部分。外部接口单元在接收时输 出由信号处理单元执行了解调信号处理的信号，这样获得与外部接口的匹配。外部接口单 元在发射时向信号处理单元进行输出，这样获得与外部装置的接口匹配。同样，在日本专利申请早期公开(JP-P2000-92142A)中公开了一种数据传输系 统。该数据传输系统的特征在于具有发射单元，用于发射通过加入利用要被发射的主数据 的调制输出的频带之外的子数据来调制的预定变频数据所获得的信号；以及接收单元，用 于从发射信号的接收输出中提取上述变频数据，基于所提取的变频数据来控制在接收侧作 为变频参考的信号，并且解码上述子数据。同样，在日本专利申请早期公开(JP-P2001-151553A)中公开了一种信号传输装 置。在信号传输装置在发射侧对IF信号执行变频并发射变频后的IF信号。该信号传输装 置在接收侧对所接收到的信号执行变频以获得IF信号。在发射侧提供生成导频信号的部 分以及将导频信号加到IF信号的部分。在接收侧提供提取上述导频信号的部分以及对上 述导频信号执行变频的部分。该信号传输装置的特征在于通过使用由变频所获得的上述 导频信号为本地信号，来执行变频，以获得IF信号。同样，在日本专利申请早期公开(JP-P2002-64845A)中公开了一种无线基站装置 以及一种资源数据校验方法。该无线基站装置的特征在于具有通信处理部分，其中硬件资 源的配置根据所设置的资源数据随意可变；以及基站控制部分，用于以恒定时间间隔，利用 预先记录的资源管理数据校验对通信处理部分所设置的硬件资源的资源数据，并且用于根 据校验结果改变通信部分的配置。
发明内容
因此，本发明的目的是提供一种具有改进的实用性的信息处理终端系统。本发明的另一目的是提供一种其中能够实现小型化的信息处理终端系统。本发明的另一目的是提供一种其中能够实现低功耗的信息处理终端系统。本发明的另一目的是提供一种其中能够实现低发热的信息处理终端系统。本发明的另一目的是提供一种其中能够实现低成本的信息处理终端系统。本发明的另一目的是提供一种其中能够防止吞吐量降低的信息处理终端系统。因为，为了达到上述目的，本发明的信息处理终端系统具有信息处理终端以及发 射和接收单元，可以向/从信息处理终端附上/拆除发射和接收单元。发射和接收单元具 有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附 加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号， 并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的 接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收 数字信号以输出到信息处理终端，并且将来自信息处理终端的发射数字信号转换为发射模 拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。基带处理部分和信息处理终端与一时钟同步操作。接收数字信号包含接收数据。发射数字信号包含发射数据。在上述信息处理终端系统中，基带处理部分将接收模拟基带信号转换为接收数字基带信号作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发 射数字信号的发射数字基带信号转换为发射模拟基带信号。信息处理终端将来自基带处理 部分的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射 数据转换为发射数字基带信号以通过接口输出到基带处理部分。解调部分生成某一频率的 接收符号时钟并将其输出到基带处理部分、接口以及控制单元作为时钟。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射 数据转换为发射数字基带信号以通过接口输出到基带处理部分。发射和接收单元还包括时 钟发生器。解调部分生成某一频率的接收符号时钟并将其输出到时钟发生器。时钟发生器 基于来自解调部分的接收符号时钟，生成第二接收符号时钟，以输出到基带处理部分、接口 以及控制单元作为时钟。第二接收符号时钟与接收符号时钟同步，并且第二接收符号时钟 的频率不同于接收符号时钟的频率。在上述信息处理终端系统中，信息处理终端具有接口、控制单元和时钟发生器，其 中该控制单元被配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收 数据，并且将发射数据转换为发射数字基带信号以通过接口输出到基带处理部分。解调部 分生成某一频率的接收符号时钟并将其输出到基带处理部分、接口以及时钟发生器作为时 钟。时钟发生器接收来自解调部分的接收符号时钟作为第一时钟，生成与第一时钟同步的 第二时钟并将第二时钟输出到控制单元作为时钟。在没有提供第一时钟时，时钟发生器通 过自振荡生成第二时钟以输出到控制单元作为时钟。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射 数据转换为发射数字基带信号以通过接口输出到基带处理部分。发射和接收单元还包括时 钟发生器。发射和接收处理部分生成某一频率的参考信号并将其输出到时钟发生器。时钟 发生器基于来自发射和接收处理部分的参考信号，再现接收调制波信号的载波以输出到解 调部分；并且生成接收符号时钟并将其输出到基带处理部分、接口和控制单元作为时钟。接 收符号时钟与参考信号同步。解调部分、基带处理部分、接口和控制单元与接收符号时钟同 步操作。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据，并且将发射 数据转换为发射数字基带信号以通过接口输出到基带处理部分。发射和接收单元还包括时 钟发生器。时钟发生器通过自振荡生成时钟，并将其输出到基带处理部分、接口和控制单兀。在上述信息处理终端系统中，信息处理终端具有接口 ；控制单元，该控制单元被 配置为将通过接口从基带处理部分提供的接收数字基带信号转换为接收数据；以及时钟发 生器，该时钟发生器被配置为将发射数据转换为发射数字基带信号。时钟发生器通过自振荡生成时钟，以输出到基带处理部分、接口和控制单元。在上述信息处理终端系统中，基带处理部分将接收模拟基带信号转换为接收数据作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信 号的发射数据转换为发射模拟基带信号。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带 处理部分。解调部分生成某一频率的接收符号时钟并将其输出到基带处理部分、接口以及 控制单元作为时钟。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带 处理部分。发射和接收单元还包括时钟发生器。解调部分生成某一频率的接收符号时钟并 将其输出到时钟发生器。时钟发生器基于来自解调部分的接收符号时钟，生成第二接收符 号时钟，以输出到基带处理部分、接口以及控制单元作为时钟。第二接收符号时钟与接收符 号时钟同步，并且第二接收符号时钟的频率不同于接收符号时钟的频率。在上述信息处理终端系统中，信息处理终端具有接口、控制单元和时钟发生器，其 中该控制单元被配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过 接口输出到基带处理部分。解调部分生成某一频率的接收符号时钟并将其输出到基带处理 部分、接口以及时钟发生器作为时钟。时钟发生器接收来自解调部分的接收符号时钟作为 第一时钟，生成与第一时钟同步的第二时钟并将第二时钟输出到控制单元作为时钟。在没 有接收到第一时钟时，时钟发生器通过自振荡生成第二时钟以输出到控制单元作为时钟。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带 处理部分。发射和接收单元还包括时钟发生器。发射和接收处理部分生成某一频率的参考 信号并将其输出到时钟发生器。时钟发生器基于来自发射和接收处理部分的参考信号，再 现接收调制波信号的载波以输出到解调部分，并且生成接收符号时钟并将其输出到基带处 理部分、接口和控制单元作为时钟。接收符号时钟与参考信号同步。解调部分、基带处理部 分、接口和控制单元与接收符号时钟同步操作。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带 处理部分。发射和接收单元还包括时钟发生器。时钟发生器通过自振荡生成时钟，以输出 到述基带处理部分、接口和控制单元。在上述信息处理终端系统中，信息处理终端具有接口和控制单元，该控制单元被 配置为通过接口接收来自基带处理部分的接收数据，并且将发射数据通过接口输出到基带 处理部分。发射和接收单元还包括时钟发生器。时钟发生器通过自振荡生成时钟，以输出 到基带处理部分、接口和控制单元。为了达到上述目的，本发明的信息处理终端系统包括信息处理终端以及发射和接 收单元，可以向/从信息处理终端附上/拆除发射和接收单元。发射和接收单元包括发射 和接收处理部分、解调部分、调制部分、以及基带处理部分。当发射和接收单元被附加到信 息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调 制波信号转换为接收模拟基带信号。基带处理部分将接收模拟基带信号转换为接收数字信 号，并且将来自信息处理终端的发射数字基带信号转换为发射模拟基带信号。调制部分将 发射模拟基带信号转换为发射调制波信号。信息处理终端将来自基带处理部分的接收数字 基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。为了达到上述目的，本发明的信息处理终端的发射和接收方法是附加到可拆除的 发射和接收单元的信息处理终端的发射和接收方法。该发射和接收方法包括(a)在发射 和接收单元中，解调来自网络的接收调制波信号以转换为接收模拟基带信号；(b)在发射 和接收单元中，与时钟相同步地将接收模拟基带信号转换为包含接收数据的接收数字信 号；(c)在信息处理终端中，与时钟相同步地接收接收数字信号；(d)在信息处理终端中，与 时钟相同步地发送包含发射数据的发射数字信号；(e)在发射和接收单元中，与时钟相同 步地将发射数字信号转换为发射模拟基带信号；(f)在发射和接收单元中，与时钟相同步 地将发射模拟基带信号转换为发射调制波信号；以及(g)在发射和接收单元中，将转换后 的发射调制波信号发送到网络。在上述信息处理终端的发射和接收方法中，(b)步骤包括(bl)在发射和接收单元 中，将接收模拟基带信号转换为接收数字基带信号作为接收数字信号。(c)步骤包括(Cl) 在信息处理终端中，将接收数字基带信号转换为接收数据。(d)步骤包括(dl)在信息处理 终端中，将发射数据转换为发射数字基带信号作为发射数字信号。(e)步骤包括(el)在发 射和接收单元中，将发射数字基带信号转换为发射模拟基带信号。在上述信息处理终端的发射和接收方法中，(b)步骤包括(b2)在发射和接收单元 中，将接收模拟基带信号转换为接收数据作为接收数字信号。(c)步骤包括(c2)在信息处 理终端中，接收接收数据。(d)步骤包括(d2)在信息处理终端中，向发射和接收单元输出发 射数据作为发射数字信号。(e)步骤包括(e2)在发射和接收单元中，将发射数据转换为发 射模拟基带信号。为了达到上述目的，本发明的信息处理终端的发射和接收方法是附加了可拆除的 发射和接收单元的信息处理终端的发射和接收方法。该信息处理终端的发射和接收方法 包括(h)在发射和接收单元中，解调来自网络的接收调制波信号，以转换为接收模拟基带 信号；(i)在发射和接收单元中，将接收模拟基带信号转换为接收数字基带信号；(j)在信 息处理终端中，将接收数字基带信号转换为接收数据；(k)在信息处理终端中，将发射数据 转换为发射数字基带信号；(1)在发射和接收单元中，将发射数字基带信号转换为发射模 拟基带信号；(m)在发射和接收单元中，将发射模拟基带信号转换为发射调制波信号；以及 (η)在发射和接收单元中，将发射调制波信号发送到网络。为了达到上述目的，本发明的发射和接收单元被用于由信息处理终端以及该发射和接收单元组成的信息处理终端系统，其中可以向/从信息处理终端附上/拆除发射和接 收单元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理 部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出 来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分 将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将 接收模拟基带信号转换为接收数字信号以输出到信息处理终端，并且将来自信息处理终端的发射数字信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制 波信号。基带处理部分和信息处理终端与一时钟同步操作。接收数字信号包含接收数据， 并且发射数字信号包含发射数据。在上述发射和接收单元中，基带处理部分将接收模拟基带信号转换为接收数字基 带信号作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射 数字信号的发射数字基带信号转换为发射模拟基带信号。信息处理终端将来自基带处理部 分的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。在上述发射和接收单元中，基带处理部分将接收模拟基带信号转换为接收数据作 为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号 的发射数据转换为发射模拟基带信号。为了达到上述目的，本发明的信息处理终端被用于由信息处理终端以及发射和接 收单元组成的信息处理终端系统，其中可以向/从信息处理终端附上/拆除发射和接收单 元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。 当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网 络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自 发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模 拟基带信号转换为接收数字信号以输出到信息处理终端，并且将来自信息处理终端的发射 数字信号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信 号。基带处理部分和信息处理终端与时钟同步操作。接收数字信号包含接收数据，并且发 射数字信号包含发射数据。在上述信息处理终端中，基带处理部分将接收模拟基带信号转换为接收数字基带 信号作为接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数 字信号的发射数字基带信号转换为发射模拟基带信号。信息处理终端将来自基带处理部分 的接收数字基带信号转换为接收数据，并且将发射数据转换为发射数字基带信号。在上述信息处理终端中，基带处理部分将接收模拟基带信号转换为接收数据作为 接收数字信号，以输出到信息处理终端；并且将来自信息处理终端的作为发射数字信号的 发射数据转换为发射模拟基带信号。为了达到上述目的，本发明的发射和接收单元被用于由信息处理终端以及该发射 和接收单元组成的信息处理终端系统，其中可以向/从信息处理终端附上/拆除发射和接 收单元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理 部分。当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出 来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分 将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将 接收模拟基带信号转换为接收数字基带信号，并且将来自信息处理终端的发射数字基带信 号转换为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。为了达到上述目的，本发明的信息处理终端被用于由信息处理终端以及发射和接收单元组成的信息处理终端系统，其中可以向/从信息处理终端附上/拆除发射和接收单 元。该发射和接收单元具有发射和接收处理部分、解调部分、调制部分、以及基带处理部分。 当发射和接收单元被附加到信息处理终端时，发射和接收处理部分向解调部分输出来自网络的接收调制波信号，并且向网络发送来自调制部分的发射调制波信号。解调部分将来自发射和接收处理部分的接收调制波信号转换为接收模拟基带信号。基带处理部分将接收模 拟基带信号转换为接收数字基带信号，并且将来自信息处理终端的发射数字基带信号转换 为发射模拟基带信号。调制部分将发射模拟基带信号转换为发射调制波信号。信息处理终 端将来自基带处理部分的接收数字基带信号转换为接收数据，并且将发射数据转换为发射 数字基带信号。
图1示出了第二传统示例的信息处理终端系统的配置；图2示出了根据本发明第一实施例的信息处理终端系统的配置；图3示出了根据本发明第二实施例的信息处理终端系统的配置；图4示出了根据本发明第三实施例的信息处理终端系统的配置；图5示出了根据本发明第四实施例的信息处理终端系统的配置；图6示出了根据本发明第五实施例的信息处理终端系统的配置；图7示出了根据本发明第六实施例的信息处理终端系统的配置；图8示出了根据本发明第七实施例的信息处理终端系统的配置；图9示出了根据本发明第八实施例的信息处理终端系统的配置；图10示出了根据本发明第一实施例的信息处理终端系统的修改；图11示出了根据本发明第二实施例的信息处理终端系统的修改；图12示出了根据本发明第三实施例的信息处理终端系统的修改；图13示出了根据本发明第四实施例的信息处理终端系统的修改；图14示出了根据本发明第五实施例的信息处理终端系统的修改；图15示出了根据本发明第六实施例的信息处理终端系统的修改；图16示出了根据本发明第七实施例的信息处理终端系统的修改；图17示出了根据本发明第八实施例的信息处理终端系统的修改；图18示出了其中根据第四实施例的信息处理终端系统应用于根据第二实施例的 信息处理终端系统中的信息处理终端系统的配置；图19示出了其中根据第五实施例的信息处理终端系统应用于根据第二实施例的 信息处理终端系统中的信息处理终端系统的配置；图20示出了其中根据第六实施例的信息处理终端系统应用于根据第二实施例的 信息处理终端系统中的信息处理终端系统的配置；图21示出了其中根据第七实施例的信息处理终端系统应用于根据第二实施例的 信息处理终端系统中的信息处理终端系统的配置；图22示出了其中根据第八实施例的信息处理终端系统应用于根据第二实施例的 信息处理终端系统中的信息处理终端系统的配置；图23示出了根据本发明第四实施例的信息处理终端系统的修改；图24示出了根据本发明第五实施例的信息处理终端系统的修改；图25示出了根据本发明第六实施例的信息处理终端系统的修改；图26示出了根据本发明第七实施例的信息处理终端系统的修改；
图27示出了根据本发明第八实施例的信息处理终端系统的修改；
具体实施例方式后文将参考附图详细描述根据本发明的数据处理终端系统。第一实施例图2示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为根据 本发明第一实施例的数据处理终端系统。在第一实施例的数据处理终端系统中，实现了尺 寸、发热以及成本的减小，并且改进了实用性(便携性、经济效率)。第一实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元 1、以及微处理器信号处理单元2。天线51与微波发射和接收单元1是发射和接收装置(通 信装置)。微处理器信号处理单元2是数据处理终端。PDA(个人数字助理)和便携式计算 机是该数据处理终端的示例。微波发射和接收单元1在接收时解调通过天线51作为调制波接收到的接收高频 信号(接收RF信号)，为接收数字基带信号(接收数字BB信号)，并且将转换后的接收数 字基带信号输出到微处理器信号处理单元2。微波发射和接收单元1在发射时将来自微处 理器信号处理单元2的发射数字基带信号(发射数字BB信号)转换为发射高频信号(发 射RF信号)作为调制波，并且通过天线51发射转换后的发射射频信号。微波发射和接收单元1具有高频处理单元21、以及调制和解调处理单元81。高频 处理单元21与第二传统示例中的高频处理单元21相同(见图1)。高频处理单元21在接收时将通过天线51接收到的接收RF信号转换为接收中频 信号(接收IF信号)；并且将转换后的接收IF信号输出到调制和解调处理单元81。高频 处理单元21在发射时将来自调整和解调处理单元81的发射IF信号转换为发射RF信号， 并且将转换后的发射RF信号通过天线51输出。调制和解调处理单元81在接收时将来自高频处理单元21的作为接收调制波信号 的接收IF信号转换为接收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器 信号处理单元2。调制和解调处理单元81在发射时将来自微处理器信号处理单元2的发射 数字BB信号转换为发射IF信号作为发射调制波信号，并且将转换后的发射IF信号输出到 高频处理单元21。高频处理单元21具有双工器(DUP)52、低噪声放大器(LNA) 53、带通滤波器 (BPF) 54,56,60和62、变频器(CONV) 55和61、本地振荡器(OSC) 57和58、以及功率放大器 (PA)59。双工器(DUP) 52具有接收信号带通滤波器(未示出)和发射信号带通滤波器(未 示出)。调制和解调处理单元81具有解调器(DEM) 22、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、 时钟发生器(CLOCK GEN) 27、以及微波发射和接收单元接口(I/F)28。解调器(DEM) 22具有载波再现电路(未示出)和接收符号时钟再现电路(未示 出)。微波发射和接收单元接口(I/F) 28具有接收数据缓冲电路(未示出)、发射数据缓冲电路(未示出)、转换电路(未示出)、以及定时调整电路(未示出)。微处理器信号处理单元2具有时钟发生器(CLOCK GEN) 30、微处理器信号处理单 元接口(I/F) 29、以及作为CPU(中央处理单元)的微处理器信号处理电路26。时钟发生器30生成参考时钟，并且将所生成的参考时钟输出到微处理器信号处 理单元接口 29和微处理器信号处理电路(CPU) 26。微处理器信号处理单元接口 29生成与参考时钟同步的总线时钟信号，并且与参 考时钟同步地将所生成的总线时钟信号输出到微波发射和接收单元接口 28。微处理器信号 处理单元接口 29具有接收数据缓冲电路(未示出)、发射数据缓冲电路(未示出)、转换电 路(未示出)、以及定时调整电路(未示出)。微处理器信号处理电路(CPU) 26具有微处理器(未示出)、存储器(未示出)、输 入和输出单元(未示出)等。在存储器中存储了多个程序(未示出)。第一实施例的数据处理终端系统具有这样的配置其中，能够向/从微处理器信 号处理单元2中附上/拆除微波发射和接收单元1。即使在微波发射和接收单元1与微处 理器信号处理单元2分离时，微处理器信号处理电路(CPU) 26也能与来自时钟发生器30的 参考时钟相同步地执行存储器中存储的多个程序中的通用程序(例如，电子表格处理程序 和字处理)(未示出)。这样，微处理器信号处理电路(CPU) 26不用使用微波发射和接收功 能就能执行通用数据处理(其中，只使用数据处理终端的功能)。换言之，用户可以使用第 一实施例的数据处理终端系统作为只具有微处理器信号处理单元2的功能的数据处理终 端。首先，将描述高频处理单元21。在双工器(DUP)52的接收信号带通滤波器中，设置接收RF信号的频带。接收信号 带通滤波器只提取通过天线51接收到的接收RF信号，并且将所提取的接收RF信号输出到 低噪声放大器(LNA)53。在正交幅度调制信号(QAM调制信号)的情形中，接收RF信号是具 有载波频率的信号，其是如此生成的利用同相载波和相位与该同相载波偏离90度的正交 载波，对具有符号频率(接收符号频率)的接收数字BB信号进行正交调制。在双工器(DUP)52的发射信号带通滤波器中设置发射RF信号的频带。发射信号 带通滤波器只提取来自功率放大器(PA)59的发射RF信号，并且将所提取的发射RF信号通 过天线51发送到网络。低噪声放大器(LNA)53将来自双工器(DUP)52的接收RF信号放大到足以让解调 器(DEM) 22执行信号处理的电平，并且将放大的接收RF信号通过带通滤波器(BPF)54输出 到变频器(C0NV)55。从来自低噪声放大器(LNA)53的接收RF信号中去除除了带通滤波器 (BPF) 54中所设置的载波频带之外的不期望的频率分量。本地振荡器(0SC) 57生成本地振荡信号。变频器(C0NV) 55将其中去除了不期望的频率分量的接收RF信号与由本地振荡 器(0SC)57生成的本地振荡信号混合，以将混合后的信号转换为接收IF信号，并将转换后 的接收IF信号通过带通滤波器(BPF)56输出到调制和解调处理单元81。针对来自变频器 (C0NV)55的接收IF信号，来选择带通滤波器(BPF)56中所设置的载波频带。来自调制和解调处理单元81的发射IF信号通过带通滤波器(BPF)62输出到变频 器(C0NV)61。针对所输出的发射IF信号来选择带通滤波器(BPF)62中设置的载波频带。
本地振荡器(0SC) 58生成本地振荡信号。变频器(C0NV)61将来自带通滤波器(BPF)62的发射IF信号与本地振荡器 (0SC)58生成的本地振荡信号混合，以将混合后的信号转换为发射RF信号，并且将转换 后的发射RF信号通过带通滤波器(BPF)60输出到功率放大器(PA)59。从来自变频器 (C0NV)61的发射RF信号中去除除了带通滤波器(BPF)60中所设置的载波频带之外的其他 不期望的频率分量。功率放大器(PA) 59将发射RF信号放大到将发射RF信号发射出去所必需的功率 水平，并且将放大后的发射RF信号输出到双工器(DUP)52。接着，将描述调制和解调处理单元81。解调器(DEM) 22将来自带通滤波器(BPF) 56的接收IF信号转换为接收模拟基带 信号。在QAM调制信号的情形中，解调器(DEM) 22再现接收IF信号的载波，并且执行相干 检测。也就是说，解调器(DEM) 22的载波再现电路从接收IF信号再现同相载波和正交载 波。通过使用所生成(再现)的同相载波和正交载波，解调器(DEM)22对QAM调制波(同 相载波和正交载波)执行相干检测，以将经历过相干检测的QAM调制波转换为接收模拟BB 信号，即，模拟同相分量信号(模拟I信号)和模拟正交分量信号(模拟Q信号)。解调器 (DEM) 22然后将转换后的接收模拟BB信号输出到A/D转换器24_1和24_2。解调器(DEM)22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的 频率是叠加在接收模拟BB信号上的接收符号的频率的n倍(n是整数)，并且将所生成(再 现)的接收符号时钟输出到A/D转换器24-1和24-2、以及微波发射和接收单元接口 28。A/D转换器24-1和24-2以与接收符号时钟同步的采样时钟，对来自解调器 (DEM) 22的模拟I信号和模拟Q信号执行采样。A/D转换器24_1和24_2然后生成(转换 为)与采样时模拟I信号和模拟Q信号所表现出的载波幅度相对应的数字同相分量信号 (数字I信号)和数字正交分量信号(数字Q信号)作为接收数字基带信号(接收数字BB 信号)，并且将所生成(转换)的数字I信号和数字Q信号输出到微波发射和接收单元接口 28。当接收符号频率是10MHz并且接收符号时钟的频率是接收符号频率的4倍时(n =4，四倍过采样)，采样时钟是40MHz。当A/D转换器24_1和24_2满量程是8位时，假设 存在数字I信号和数字Q信号两个通道，接收数字BB信号(数字I信号和数字Q信号)的 带宽是每秒80M字节。时钟发生器27具有生成发射符号频率的发射符号时钟，并且将所生成的发射符 号时钟输出到D/A转换器25-1和25-2、以及微波发射和接收单元接口 28。微波发射和接收单元接口 28的转换电路对接收数字BB信号(数字I信号和数字 Q信号)和发射数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程和并行位 转换过程。信号电平转换过程用于转换每个输入和输出的电流、电压等的数值。并行位转 换过程用于在输入和输出的数据位宽不同时考虑到传输效率而对数据进行混合和分离。例 如，当接收数字BB信号以两个8位为单位提供给微波发射和接收单元接口 28时，即每个接 收符号时钟16位，如果微波发射和接收单元接口 28与微处理器信号处理单元接口 29之间 的数据位宽是32位，则通过将两个接收符号时钟内的接收数字BB信号混合，就只需要一次传输。微波发射和接收单元接口 28的转换电路在接收时与来自解调器(DEM)22的接收 符号时钟相同步地对来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数 字Q信号)执行并行位转换过程，并且与接收符号时钟同步地将处理过的接收数字BB数字 信号存储在接收数据缓冲电路中。转换电路对存储在接收数据缓冲电路中的接收数字BB 信号(数字I信号和数字Q信号)执行信号电平转换处理。微波发射和接收单元接口 28 的输入和输出是异步的。由于这一原因，定时调整电路执行定时调整过程，用于调整在接收 数据缓冲电路中所存储的接收数字BB信号(数字I信号和数字Q信号)被输出到微处理 器信号处理单元2时的定时。微波发射和接收单元接口 28与来自微处理器信号处理单元 2的总线时钟相同步，并且将接收数字BB信号(数字I信号和数字Q信号)输出到微处理 器信号处理单元2。与接收符号时钟相同步，接收数字BB信号被周期性地提供给微波发射和接收单 元接口 28，并且与接收符号时钟同步地存储在接收数据缓冲电路中。因为数据缓冲电路具 有有限容量，所以当溢出发生时存在数据丢失的问题。为了防止这种情况，在定时调整过程 时，微处理器信号处理单元2的微处理器信号处理电路(CPU) 26在预定定时处监视微波发 射和接收单元接口 28的接收数据缓冲电路中存储的数据(表示接收数字BB信号的数据) 量。在出现溢出之前，微处理器信号处理单元2的微处理器信号处理电路(CPU) 26指示存 储的数据(表示接收数字BB信号的数据)通过微处理器信号处理单元接口 29输出到微处 理器信号处理电路(CPU) 26。溢出检测电路(未示出)和中断电路(未示出)还可以被结合在微波发射和接收 单元接口 28的接收数据缓冲电路中。这种情形中，在定时调整过程中，溢出检测电路监视 接收数据缓冲电路中存储的数据(接收数字BB信号)量。当该数量可能超过参考水平以 致发生溢出时，溢出检测电路从中断电路通过微处理器信号处理单元接口 29向微处理器 信号处理电路(CPU) 26输出中断信号，以提示读出接收数据缓冲电路中存储的数据(表示 接收数字BB信号的数据)。微波发射和接收单元接口 28的转换电路在发射时与来自微处理器信号处理单元 2的总线时钟相同步地对来自微处理器信号处理单元2的作为发射数字BB信号的数字I信 号和数字Q信号执行并行位转换过程，并且与总线时钟相同步地将处理过的数字I信号和 数字Q信号存储在发射数据缓冲电路中。转换电路对发射数据缓冲电路中存储的发射数字 BB信号(数字I信号和数字Q信号)执行信号电平转换过程。微波发射和接收单元接口 28的输入和输出是异步的。由于这一原因，定时调整电路执行定时调整过程，以调整在发射 数据缓冲电路中所存储的发射数字BB信号(数字I信号和数字Q信号)被输出到D/A转 换器25-1和25-2时的定时。微波发射和接收单元接口 28与来自时钟发生器27的发射符 号时钟相同步地将发射数字BB信号(数字I信号和数字Q信号)输出到D/A转换器25-1 和 25-2。发射数字BB信号(数字I信号和数字Q信号)被存储在微波发射和接收单元接 口 28的发射数据缓冲电路中，并且与发射符号时钟相同步地被周期性输出。如果发射数据 缓冲电路中存储的数据(表示发射数字BB信号的数据)变为空，则不能执行数据输出。为 了防止这种情况，在定时调整过程中，微处理器信号处理电路(CPU) 26在预定定时处监视微波发射和接收单元接口 28的发射数据缓冲电路中存储的数据(表示发射数字BB信号的数据)量，并且在发射数据缓冲电路中存储的数据变空之前对发射数据缓冲电路进行写入 或输出数据(表示发射数字BB信号的数据)。数据缺乏检测电路(未示出)和中断电路(未示出)还可以被结合在微波发射和 接收单元接口 28的发射数据缓冲电路中。这种情形中，在定时调整过程中，数据缺乏检测 电路监视发射数据缓冲电路中存储的数据(发射数字BB信号)量。当这一数量可能减小 到低于参考水平以至于变空时，数据缺乏检测电路从中断电路通过微处理器信号处理单元 接口 29向微处理器信号处理电路(CPU) 26输出中断信号，以提示写入数据(向发射数据缓 冲电路输出数据)。D/A转换器25-1和25_2与来自时钟发生器27的发射符号时钟相同步地将数字I 信号和数字Q信号转换为模拟I信号和模拟Q信号作为发射模拟基带信号(发射模拟BB 信号)，这两个信号示出了载波的幅度，并且将转换得到的模拟I信号和模拟Q信号输出到 调制器(MOD) 23。当D/A转换器25-1和25_2的满量程是8位且发射符号时钟是IOMHz时，以每秒 20M字节的信号带宽来从微波发射和接收单元接口 28向D/A转换器25-1和25-2输出数字 I信号和数字Q信号，并且它们被转换为发射模拟BB信号。调制器(MOD 23)利用同相载波和正交载波，对作为发射模拟基带信号(发射模拟 BB信号)的模拟I信号和模拟Q信号执行正交调制，以生成发射中频信号(发射IF信号)， 并且将所生成的发射IF信号通过带通滤波器(BPF)62输出到变频器(C0NV)61。接着，将描述微处理器信号处理单元2。微处理器信号处理单元接口 29中的接收数据缓冲电路、发射数据缓冲电路、转换 电路、以及定时调整电路的功能与微波发射和接收单元接口 28中的接收数据缓冲电路、发 射数据缓冲电路、转换电路、以及定时调整电路的功能相同。微处理器信号处理单元接口 29的转换电路在接收时与来自时钟发生器30的参考 时钟相同步地对来自微波发射和接收单元1(的微波发射和接收单元接口 28)的接收数字 BB信号(数字I信号和数字Q信号)执行并行位转换过程，并且与参考时钟相同步地将处 理过的接收数字BB数字信号存储在接收数据缓冲电路中。转换电路对接收数据缓冲电路 中存储的接收数字BB信号(数字I信号和数字Q信号)执行信号电平转换过程。定时调 整电路执定时调整过程，以调整在接收数据缓冲电路中所存储的接收数字BB信号(数字I 信号和数字Q信号)被输出到微处理器信号处理电路(CPU) 26时的定时。微处理器信号处 理单元接口 29与来自时钟发生器30的参考时钟相同步地将接收数字BB信号(数字I信 号和数字Q信号)输出到微处理器信号处理电路(CPU) 26。微处理器信号处理单元接口 29的转换电路在发射时与来自时钟发生器30的参考 时钟相同步地对来自微处理器信号处理电路(CPU) 26的发射数字BB信号(数字I信号和数 字Q信号)执行并行位转换过程，并且与参考时钟相同步地将处理过的发射数字BB信号存 储在发射数据缓冲电路中。转换电路对发射数据缓冲电路中存储的发射数字BB信号(数 字I信号和数字Q信号)执行信号电平转换过程。定时调整电路执行定时调整过程，以调 整在发射数据缓冲电路中所存储的发射数字BB信号(数字I信号和数字Q信号)被输出 到微波发射和接收单元1(的微波发射和接收单元接口 28)时的定时。微处理器信号处理单元接口 29与来自时钟发生器30的参考时钟相同步地将发射数字BB信号(数字I信号 和数字Q信号)输出到微波发射和接收单元接口 28。微处理器信号处理电路(CPU) 26执行存储器中存储的多个程序中的通信处理程 序(未示出)。通信处理程序具有用于执行纠错过程的软件算法；加入用于纠错的冗余 数据的过程；编码和解码的过程；在射频区域加入信号标识数据的过程(标识数据添加过 程)；在射频区域去除信号标识数据的过程(标识数据去除过程)；傅立叶变换；反傅立叶 变换；以及数字波形整形处理。微处理器信号处理电路(CPU) 26在接收时基于通信处理程序，与来自时钟发生器 30的参考时钟相同步地对来自微处理器信号处理单元接口 29的接收数字BB信号(数字I 信号和数字Q信号)执行纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字波 形整形处理，以生成接收数据。微处理器信号处理电路(CPU) 26还根据应用程序(例如，电 子邮件处理程序)对接收数据进行处理。微处理器信号处理电路(CPU) 26在发射时基于应用程序(例如，电子邮件处理程 序)生成发射数据。微处理器信号处理电路(CPU) 26基于通信处理程序，与来自时钟发生 器30的参考时钟相同步地对发射数据执行用于纠错的冗余数据添加过程、编码过程、标识 数据添加过程、反傅立叶变换、以及数字波形整形处理，以生成发射数字BB信号(数字I信 号和数字Q信号)，并且与参考时钟相同步地将所生成的发射数字BB信号输出到微处理器 信号处理单元接口 29。近年来的微处理器结合了数字信号处理器。通过数字信号处理器，可以以比第二 传统示例中的微处理器更高的速度来执行操作。除了具有上述功能的微处理器之外，数字 信号处理器可以被安装在微处理器信号处理电路(CPU) 26中。微处理器信号处理电路(CPU) 26对接收数字BB信号执行纠错过程和解码过程的 功能等同于传统数据处理终端系统的解码器(DEC)71的功能。这被称作DEC功能。利用 DEC功能，可以通过(通过监视数据)监视纠错数量来获取射频区域中的条件数据。通过使 用该数据，还可以将目的地侧的发射功率控制为最优值，并且在多种纠错方法和多种编码 方法中自动选择最优纠错方法和最优编码方法。在传统的数据处理终端系统中，DEC功能(解码器(DEC)71)被提供给微波发射和 接收单元1。因此，需要一种用于从微波发射和接收单元1向微处理器信号处理单元18中 的微处理器信号处理电路(CPU) 75发送上述监视数据的机制(传送机制)。在第一实施例的数据处理终端系统中，因为在微处理器信号处理单元2中微处理 器信号处理电路(CPU) 26具有DEC功能，所以上述传送机制不是必需的。这样，通过仅执行 通信处理程序(软件算法)，微处理器信号处理电路(CPU) 26就能够从监视数据中获取射频 区域中的条件数据，并且发出切换到最优通信方法的指令。因此，在第一实施例的数据处理 终端系统中，可以以比传统数据处理终端系统更高的速度来执行从DEC功能的反馈过程。微处理器信号处理电路(CPU) 26对发射数据执行用于纠错的冗余数据添加过程 以及编码过程的功能等同于传统数据处理终端系统的编码器(ENC) 72的功能。CPU必须控 制ENC功能，从而基于射频区域中的条件来选择最优纠错方法和最优编码方法。在传统数据处理终端系统中，ENC功能(编码器(ENC)72)被提供给微波发射和 接收单元1。因此，需要一种用于从微处理器信号处理单元18中的微处理器信号处理电路(CPU) 75向编码器(ENC) 72发送控制数据的机制(传输机制)。控制数据控制ENC功能，从 而执行最优纠错方法和最优编码方法。在第一实施例的数据处理终端系统中，因为在微处理器信号处理单元2中微处理 器信号处理电路(CPU) 26具有ENC功能，所以上述传送机制不是必需的。这样，通过仅执行 通信处理程序(软件算法)，微处理器信号处理电路(CPU) 26就能够根据最优纠错算法和最 优编码算法对发射数据执行用于纠错的冗余数据添加过程以及编码过程。由此，在第一实 施例的数据处理终端系统中，可以以比传统数据处理终端系统更高的速度来执行ENC功能 的控制。接着，将描述在第一实施例中的数据处理终端系统在接收信号时的操作。由天线51接收到的接收RF信号被双工器(DUP) 52输出到低噪声放大器(LNA)53。 接收RF信号被低噪声放大器(LNA) 53放大，然后由带通滤波器(BPF) 54去除载波频带之外 的不期望的频率分量。变频器(CONV) 55将去除了不期望的频率分量的接收RF信号与由本地振 荡器 (OSC) 57生成的本地振荡信号混合，并且被转换为接收IF信号。带通滤波器(BPF) 56为接 收IF信号选择载波频带，接收IF信号又被输出到解调器(DEM) 22。解调器(DEM) 22将来自带通滤波器(BPF) 56的接收IF信号转换为作为接收模拟 BB信号的模拟I信号和模拟Q信号，并且转换后的模拟I信号和模拟Q信号被输出到A/D 转换器24-1和24-2。解调器(DEM) 22的接收符号时钟再现电路再现接收符号时钟(该时 钟与接收符号频率同步并且被包含在接收模拟BB信号中)，并被输出到A/D转换器24-1和 24-2以及微波发射和接收单元接口 28。A/D转换器24-1和24-2利用与接收符号时钟同步的采样时钟，对来自解调器 (DEM) 22的模拟I信号和模拟Q信号执行采样，并且这两个信号被转换为数字I信号和数字 Q信号作为接收数字BB信号，并被输出到微波发射和接收单元接口 28。微波发射和接收单元接口 28的转换电路与来自解调器(DEM)22的接收符号时钟 相同步地对来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数字Q信号) 执行并行位转换过程，然后与接收符号时钟相同步地将接收数字BB信号存储在微波发射 和接收单元接口 28的接收数据缓冲电路中。接收数据缓冲电路中存储的接收数字BB信号 (数字I信号和数字Q信号)由微波发射和接收单元接口 28的转换电路来执行信号电平转 换过程，由微波发射和接收单元接口 28的定时调整电路来执行定时调整过程，并且与来自 微处理器信号处理单元2的总线时钟相同步地被输出到微处理器信号处理单元接口 29。微处理器信号处理单元接口 29的转换电路与来自时钟发生器30的参考时钟相同 步地对来自微波发射和接收单元接口 28的接收数字BB信号(数字I信号和数字Q信号) 执行并行位转换过程，然后与参考时钟相同步地将接收数字BB信号存储在微处理器信号 处理单元接口 29的接收数据缓冲电路中。接收数据缓冲电路中存储的接收数字BB信号 (数字I信号和数字Q信号)由微处理器信号处理单元接口 29的转换电路来执行信号电平 转换过程，由微处理器信号处理单元接口 29的定时调整电路来执行定时调整过程，并且与 来自时钟发生器30的参考时钟相同步地被输出到微处理器信号处理电路(CPU) 26。基于微处理器信号处理电路(CPU) 26所执行的通信处理程序，来自微处理器信号 处理单元接口 29的接收数字BB信号(数字I信号和数字Q信号)与来自时钟发生器30的参考时钟相同步地经历了纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数 字波形整形处理，然后被转换为接收数据。微处理器信号处理电路(CPU) 26基于应用程序 (例如，电子邮件处理程序)来处理所生成的接收数据。接着，将描述在第一实施例中的数据处理终端系统发射信号时的操作。微处理器信号处理电路(CPU) 26在利用应用程序(例如，电子邮件处理程序)生 成发射数据之后，基于通信处理程序，与来自时钟发生器30的参考时钟相同步地对发射数 据执行用于纠错的冗余数据添加过程、反傅立叶变换、以及数字波形整形处理，以转换为发 射数字BB信号(数字I信号和数字Q信号)；并且与参考时钟相同步地将转换后的发射数 字BB信号输出到微处理器信号处理单元接口 29。微处理器信号处理单元接口 29的转换电路与来自时钟发生器30的参考时钟相同 步地对来自微处理器信号处理电路(CPU) 26的发射数字BB信号(数字I信号和数字Q信 号)执行并行位转换过程，然后与参考时钟相同步地将发射数字BB信号存储在微处理器信 号处理单元接口 29的发射数据缓冲电路中。发射数据缓冲电路中所存储的发射数字BB信 号(数字I信号和数字Q信号)由微处理器信号处理单元接口 29的转换电路执行信号电 平转换过程，由微处理器信号处理单元接口 29的定时调整电路执行定时调整过程，然后与 来自时钟发生器30的参考时钟相同步地被输出到微波发射和接收单元接口 28。微波发射和接收单元接口 28的转换电路与来自微处理器信号处理单元接口 29的 总线时钟相同步地对来自微处理器信号处理单元接口 29的发射数字BB信号(数字I信号 和数字Q信号)执行并行位转换过程，然后与总线时钟相同步地将发射数字BB信号存储在 微波发射和接收单元接口 28的发射数据缓冲电路中。发射数据缓冲电路中所存储的发射 数字BB信号(数字I信号和数字Q信号)由微波发射和接收单元接口 28的转换电路执行 信号电平转换过程，由微波发射和接收单元接口 28的定时调整电路执行定时调整过程，然 后与来自时钟发生器27的发射符号时钟相同步地被输出到D/A转换器25-1和25-2。来自微波发射和接收单元接口 28的发射数字BB信号(数字I信号和数字Q信 号)被D/A转换器25-1和25-2与来自时钟发生器27的发射符号时钟相同步地转换为发 射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(M0D)23。来自D/A转换器25-1和25_2的发射模拟BB信号(模拟I信号和模拟Q信号) 被调制器(M0D)23转换为发射IF信号，以输出到带通滤波器(BPF)62。通过带通滤波器 (BPF)62，发射IF信号被限制到载波频带，并且被输出到变频器(C0NV)61。 变频器(CONV) 61将来自带通滤波器(BPF) 62的发射IF信号与本地振荡器 (OSC) 58生成的本地振荡信号混合，以转换为发射RF信号。带通滤波器(BPF)60从发射RF 信号中去除载波频带之外的其他不期望的频率分量。去除了不期望的频率分量的发射RF信号被功率放大器(PA) 59放大，并且从双工器(DUP) 52通过天线51被发射到网络上。在第一实施例的数据处理终端系统中，微处理器信号处理单元2的微处理器信号 处理电路(CPU) 26执行纠错过程、用于纠错的冗余数据添加过程、编码和解码过程、标识数 据添加及去除过程等。所有这些过程都是数字信号过程。在微处理器信号处理电路(CPU) 26 中，为了执行这些过程，标识数据处理电路的功能由第二传统示例的数据处理终端系统中 的微波发射和接收单元17中的解码器(DEC)71、编码器(ENC) 72、以及微波发射和接收单元接口 73提供。由于这一原因，第一实施例的数据处理终端系统可以做得比第二传统示例的 数据终端处理系统更小。这样，可以在第一实施例的数据处理终端系统中实现小型化。在第一实施例的数据处理终端系统中，如上所述，在微处理器信号处理电路 (CPU) 26中提供了解码器(DEC)71、编码器(ENC) 72、以及微波发射和接收单元接口 73的标 识数据处理电路的功能。由于这一原因，第一实施例的数据处理终端系统相对于第二传统 示例的数据终端处理系统可以减小功耗。这样，可以在第一实施例的数据处理终端系统中 实现低功耗。在第一实施例的数据处理终端系统中，不必将第二传统示例的数据处理终端系统 中的微波发射和接收单元17中的解码器(DEC)71、编码器(ENC) 72、以及微波发射和接收单 元接口 73的标识数据处理电路结合到微波发射和接收单元1中。因此，在发射和接收信号 (输入和输出)时微波发射和接收单元1中生成的热量小于第二传统示例的数据处理终端 系统中的微波发射和接收单元17中所生成的热量。在第一实施例的数据处理终端系统中，如上所述，在微处理器信号处理电路 (CPU) 26中提供了解码器(DEC)71、编码器(ENC) 72、以及微波发射和接收单元接口 73的标 识数据处理电路的功能。由于这一原因，在第一实施例的数据处理终端系统中，通过利用生 成热量的微处理器信号处理单元2的散热机制，易于处理从微处理器信号处理单元2生成 的热量。这样，第一实施例的数据处理终端系统中的散热过程变得容易。如果微波发射和接收单元1的形状类似于卡，则用于散发从微波发射和接收单元 1生成的热量的条件要比普通情况严格。通常，当从微波发射和接收单元1生成的热量被散 发时，需要制造散热所必需的机制的制造成本。在第一实施例的数据处理终端系统中，因为 可以实现低发热，所以不需要上述制造成本。这样，在第一实施例的数据处理终端系统中， 可以实现降低成本。以这样的方式来配置第一实施例的数据处理终端系统可以附上及拆除微波发射 和接收单元1。当第一实施例的数据处理终端系统被用作用于执行通用数据处理的数据处 理终端时，不使用发射和接收装置(微波发射和接收单元1)的功能。由于这一原因，用户 可以将微波发射和接收单元1与微处理器信号处理单元2分离，并且将数据处理终端系统 用作只具有微处理器信号处理单元2的功能的数据处理终端。因此，在第一实施例的数据 处理终端系统中，改进了用作数据处理终端时的便携性。在第一实施例的数据处理终端系统中，因为可以分离为硬件(微波发射和接收单 元1)和软件(微处理器信号处理单元2)，所以可以单独替换硬件和软件。在第一实施例的 数据处理终端系统中，当基于硬件的规范(例如，无线频率)改变时，只需要替换硬件(微 波发射和接收单元1)。因此，第一实施例的数据处理终端系统在经济效率方面优越，因为在 规范改变时其不必单独准备一套装置。这样，在第一实施例的数据处理终端系统中，改进了实用性(便携性、经济效率)。另外，在第一实施例的数据处理终端系统中，调制和解调处理单元81在接收时将 来自高频处理单元21的作为调制波信号的接收中频信号(接收IF信号)转换为接收数字 BB信号，以输出到微处理器信号处理单元2。调制和解调处理单元81在发射时将来自微处 理器信号处理单元2的发射数字BB信号转换为发射中频信号(发射IF信号)作为发射调制波信号，以将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述 形式。也就是说，调制和解调处理单元81还可以在接收时将来自高频处理单元21的作为 接收调制波信号的接收RF信号转换为接收数字BB信号，以将转换后的接收数字BB信号输 出到微处理器信号处理单元2，并且在发射时将来自微处理器信号处理单元2的发射数字 BB信号转换为发射RF信号作为发射调制波信号，以将转换后的发射RF信号输出到高频处 理单元21。在这种情形中，在本发明的数据处理终端系统的修改中，如图10所示，高频处理 单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和60、以及功率 放大器(PA) 59。解调器(DEM) 22将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。解调器(DEM) 22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的 频率是接收模拟BB信号上叠加的接收符号频率的η倍(η是整数)，并且将所生成(再现) 的接收符号时钟输出到微波发射和接收单元接口 28。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。
第二实施例图3示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为根据 本发明第二实施例的数据处理终端系统。在第一实施例的数据处理终端系统中，实现了小 型化、低发热以及低成本，，防止了吞吐量的减小，并且改进了实用性(便携性、经济效率)。 在第二实施例中，省略与前面重复的描述。第二实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元
3、以及微处理器信号处理单元4。天线51与微波发射和接收单元3是发射和接收装置(通 信装置)。微处理器信号处理单元4是数据处理终端。即，第二实施例的数据处理终端系统 具有微波发射和接收单元3以及微处理器信号处理单元4，而不是第一实施例的数据处理 终端系统中的微波发射和接收单元1以及微处理器信号处理单元2。微波发射和接收单元3在接收时解调通过天线51作为调制波接收到的接收高频 信号(接收RF信号)为接收数据，并且将解调后的接收数据输出到微处理器信号处理单元
4。微波发射和接收单元3在发射时将来自微处理器信号处理单元4的发射数据转换为发 射射频信号(发射RF信号)作为调制波，并且通过天线51发射转换后的发射RF信号。微波发射和接收单元3具有高频处理单元21、以及调制和解调处理单元82。高频 处理单元21与第一实施例中的高频处理单元21相同(见图2)。高频处理单元21在接收时将通过天线51接收到的接收RF信号转换为接收中频 信号(接收IF信号)；并且将转换后的接收IF信号输出到调制和解调处理单元82。高频 处理单元21在发射时将来自调整和解调处理单元82的发射IF信号转换为发射RF信号， 并且将转换后的发射RF信号通过天线51发射。调制和解调处理单元82在接收时将来自高频处理单元21的作为接收调制波信号 的接收IF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信号处理单元4。调制和解调处理单元82在发射时将来自微处理器信号处理单元4的发射数据转换为发 射IF信号作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。调制和解调处理单元82具有解调器(DEM) 22、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、解 码器(DEC) 71、编码器(ENC) 72、以及微波发射和接收单元接口(I/F)46。解调器(DEM) 22、 调制器(MOD) 23、A/D转换器24-1和24_2、以及D/A转换器25_1和25_2与第一实施例中相 同(见图2)。即，调制和解调处理单元82具有解码器(DEC)71、编码器(ENC)72、以及微波 发射和接收单元接口 46，而不是第一实施例中的调制和解调处理单元81的时钟发生器27 以及微波发射和接收单元接口 28。
微处理器信号处理单元4具有微处理器信号处理单元接口(I/F)47、以及微处理 器信号处理电路(CPU) 48。微处理器信号处理电路(CPU)48包含微处理器(未示出)、存储器(未示出)、输 入和输出单元(未示出)等。在存储器中存储了多个程序(未示出)。微处理器信号处理单元4还具有时钟发生器(未示出)。以这样的方式来配置第二实施例的数据处理终端系统能够向/从微处理器信号 处理单元4中附上/拆除微波发射和接收单元3。即使在微波发射和接收单元3与微处理 器信号处理单元4分离时，微处理器信号处理电路(CPU) 48也能与来自微处理器信号处理 单元4的时钟相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能的通 用程序(例如，电子表格处理和字处理)(未示出)。还可以执行通用数据处理(只使用数 据处理终端的功能的处理)。换言之，用户可以使用第二实施例的数据处理终端系统中只具 有微处理器信号处理单元4的功能的一部分作为数据处理终端。首先，将描述调制和解调处理单元82。解调器(DEM) 22具有载波再现电路(未示出)和接收符号时钟再现电路(未示 出)。解调器(DEM) 22的载波再现电路与第一实施例中调制和解调处理单元81的解调器 (DEM) 22的载波再现电路相同。解调器(DEM) 22的接收符号时钟再现电路与第一实施例中调制和解调处理单元 81的解调器(DEM) 22的接收符号时钟再现电路具有不同的接收符号时钟输出目的地。接收 符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率是叠加在接收模拟BB信号上 的接收符号频率的η倍(η是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转 换器24-1和24-2、解码器(DEC)71、D/A转换器25_1和25_2、编码器(ENC) 72、微波发射和 接收单元接口 46、微处理器信号处理单元接口 47、以及微处理器信号处理电路(CPU) 48。A/D转换器24-1和24-2以与接收符号时钟同步的采样时钟，对来自解调器 (DEM) 22的模拟I信号和模拟Q信号执行采样，生成(转换为)分别与采样时模拟I信号和 模拟Q信号的幅度相对应的数字同相分量信号(数字I信号)和数字正交分量信号(数字 Q信号)作为接收数字基带信号(接收数字BB信号)，并且将所生成(转换)的接收数字 BB信号输出到解码器(DEC) 71。解码器(DEC)71与来自解调器(DEM) 22的接收数据时钟相同步地对接收数字BB 信号的数字I信号和数字Q信号执行纠错和解码过程，并且与接收符号时钟相同步地将处 理过的数字I信号和数字Q信号输出到微波发射和接收单元接口 46。
微波发射和接收单元接口 46具有转换和标识数据处理电路(未示出)。转换和标 识数据处理电路结合了与第一实施例中调制和解调处理单元81的微波发射和接收单元接 口 28的转换电路具有相同功能的转换电路。该转换电路对接收数据和发射数据执行信号 电平转换过程和并行位转换过程。微波发射和接收单元接口 46的转换和标识数据处理电路在接收时，与来自解调器(DEM) 22的接收符号时钟相同步地对来自解码器(DEC)71的接收数据执行信号电平转换 过程、并行位转换过程、以及射频区域中信号标识数据的去除过程(标识数据去除过程)， 并且与来自解调器(DEM) 22的接收符号时钟相同步地将所处理的接收数据输出到微处理 器信号处理单元4 (微处理器信号处理单元接口 47)。微波发射和接收单元接口 46的转换和标识数据处理电路在发射时，与来自解调 器(DEM) 22的接收符号时钟相同步地对来自微处理器信号处理单元4(微处理器信号处理 单元接口 47)的发射数据执行信号电平转换过程、并行位转换过程、以及射频区域中信号 标识数据添加过程(标识数据添加过程)，并且与来自解调器(DEM) 22的接收符号时钟相同 步地将处理过的发射数据输出到编码器(ENC) 72。编码器(ENC) 72与来自解调器(DEM) 22的接收符号时钟相同步地对来自微波发射 和接收单元接口 46的发射数据执行用于纠错的冗余数据添加过程和编码过程，生成数字I 信号和数字Q信号作为发射数字基带信号(发射数字BB信号)；并且与接收符号时钟相同 步地将所生成的数字I信号和数字Q信号输出到D/A转换器25-1和25-2。D/A转换器25-1和25_2与来自解调器(DEM) 22的接收符号时钟相同步地将数字 I信号和数字Q信号转换为模拟I信号和模拟Q信号作为发射模拟基带信号(发射模拟BB 信号)，以表示出载波信号的幅度，并且将转换后的模拟I信号和模拟Q信号输出到调制器 (MOD)23。调制器(MOD) 23对发射模拟基带信号(发射模拟BB信号)的模拟I信号和模拟 Q信号执行正交特征，以生成发射中频信号(发射IF信号)，并且将所生成的发射IF信号 通过带通滤波器(BPF)62输出到变频器(C0NV)61。接着，将描述微处理器信号处理单元4。微处理器信号处理单元接口 47基于微波发射和接收单元3是否被附加到微处理 器信号处理单元4，来切换输出到微处理器信号处理电路(CPU)48的时钟源。当微波发射和接收单元3被附加到微处理器信号处理单元4时，微处理器信号 处理单元接口 47将来自解调器(DEM) 22的接收符号时钟输出到微处理器信号处理电路 (CPU) 48。此时，微处理器信号处理单元接口 47控制时钟发生器，从而来自微处理器信号处 理单元4的时钟发生器的时钟不被输出到微处理器信号处理电路(CPU)48。微处理器信号处理单元接口 47具有转换电路(未示出)。该转换电路具有与第一 实施例中微处理器信号处理单元2的微处理器信号处理单元29中的转换电路相同的功能。 转换电路对接收数据和发射数据执行信号电平转换过程和并行位转换过程。微处理器信号处理单元接口 47的转换电路在接收时，与来自解调器(DEM)22的接 收符号时钟相同步地对来自微波发射和接收单元3(微波发射和接收单元接口 46)的接收 数据执行信号电平转换过程和并行位转换过程，并且与来自解调器(DEM) 22的接收符号时 钟相同步地将接收数据输出到微处理器信号处理电路(CPU) 48。
微处理器信号处理单元接口 47的转换电路在发射时，与来自解调器(DEM)22的接 收符号时钟相同步地对来自微处理器信号处理电路(CPU)48的发射数据执行信号电平转 换过程和并行位转换过程，并且与接收符号时钟相同步地将发射数据输出到微波发射和接 收单元接口 46。微处理器信号处理电路(CPU) 48执行存储器中存储的多个程序中的应用程序(例 如，电子邮件处理程序)(未示出)。微处理器信号处理电路(CPU) 48在接收时，基于应用程序(例如，电子邮件处理程 序)，处理来自微处理器信号处理单元接口 47的接收数据。
微处理器信号处理电路(CPU)48在发射时，与来自解调器(DEM) 22的接收符号时 钟相同步地向微处理器信号处理单元接口 47输出基于应用程序(例如，电子邮件处理程 序)生成的发射数据。接着，将描述在第二实施例的数据处理终端系统接收信号时的操作。省略与第一 实施例重复的操作的描述。在解调器(DEM) 22中，来自带通滤波器(BPF) 56的接收IF信号被转换为作为接收 模拟BB信号的模拟I信号和模拟Q信号，并且转换后的模拟I信号和模拟Q信号被输出 到A/D转换器24-1和24-2。解调器(DEM) 22的接收符号时钟再现电路再现接收符号时钟 (该时钟具有接收模拟BB信号中包含的接收符号的频率)，并且再现的接收符号时钟被输 出到A/D转换器24-1和24-2、解码器(DEC) 71、D/A转换器25_1和25_2、编码器(NEC) 72、 微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及微处理器信号处理电路 (CPU)48。在A/D转换器24-1和24-2中，利用与接收符号时钟同步的采样时钟，对来自解调 器(DEM) 22的模拟I信号和模拟Q信号采样，并且被采样的模拟I信号和模拟Q信号被转 换为数字I信号和数字Q信号作为接收数字BB信号。转换后的数字I信号和数字Q信号 然后与接收符号时钟相同步地输出到解码器(DEC)71。在解码器(DEC) 71中，来自A/D转换器24_1和24_2的数字I信号和数字Q信号 经历与来自解调器(DEM) 22的接收符号时钟同步地纠错和解码处理，然后与接收符号时钟 相同步地输出到微波发射和接收单元接口 46。在微波发射和接收单元接口 46中，来自解码器(DEC)71的接收数据与来自解调器 (DEM) 22的接收符号时钟同步地被转换为经历了信号电平转换过程、并行位转换过程、以及 标识数据去除过程的接收数据，然后与接收符号时钟相同步地输出到微处理器信号处理单 元接口 47。在微处理器信号处理单元接口 47中，来自微波发射和接收单元接口 46的接收数 据经历与来自解调器(DEM) 22的接收符号时钟同步地信号电平转换过程和并行位转换过 程，然后与接收符号时钟相同步地输出到微处理器信号处理电路(CPU)48。微处理器信号处理电路(CPU)48基于存储器中存储的应用程序(例如，电子邮件 处理程序)与接收符号时钟相同步地处理来自微处理器信号处理单元接口 47的接收数据。接着，将描述在第二实施例中的数据处理终端系统发射信号时的操作。省略与第 一实施例重复的操作的描述。微处理器信号处理电路(CPU) 48在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，基于应用程序，与来自解调器(DEM) 22的接收符号时钟同步地将发射数 据输出到微处理器信号处理单元接口 47。在微处理器信号处理单元接口 47中，来自微处理器信号处理电路(CPU) 48的发射 数据经历与来自解调器(DEM) 22的接收符号时钟同步地信号电平转换过程和并行位转换 过程，然后与接收符号时钟相同步地输出到微波发射和接收单元接口 46。在微波发射和接收单元接口 46中，来自微处理器信号处理单元接口 47的接收数 据经历与来自解调器(DEM) 22的接收符号时钟同步地信号电平转换过程、并行位转换过 程、以及标识数据添加过程，然后与接收符号时钟相同步地输出到编码器(ENC) 72。在编码器(ENC) 72中，来自微波发射和接收单元接口 46的发射数据与来自解调器 (DEM) 22的接收符号时钟同步地被转换为已经经历了用于纠错的冗余数据添加过程以及编 码过程的数字I信号和数字Q信号，作为发射数字基带信号(发射数字BB信号)，然后与接 收符号时钟相同步地输出到D/A转换器25-1和25-2。 在D/A转换器25-1和25-2中，来自编码器(ENC) 72的数字I信号和数字Q信号 与来自解调器(DEM) 22的接收符号时钟同步地被转换为模拟I信号和模拟Q信号作为发射 模拟BB信号，并且被输出到调制器(MOD) 23。在调制器(MOD) 23中，来自D/A转换器25_1和25_2的发射模拟BB信号(模拟I 信号和模拟Q信号)被转换为发射IF信号，并且被输出到带通滤波器(BPF)62。在第二实施例的数据处理终端系统中，A/D转换器24-1和24-2、解码器(DEC) 71、 D/A转换器25-1和25-2、编码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号处理 单元接口 47、以及微处理器信号处理电路(CPU) 48以与来自解调器(DEM) 22的接收符号时 钟同步的定时操作。由于这一原因，在第二实施例的数据处理终端系统中，在第二传统示例 的数据处理终端系统中所执行的定时调整过程不是必需的。因此，在第二实施例的数据处 理终端系统中，与定时调整过程相关的接收数据缓冲电路、发射数据缓冲电路、以及定时调 整电路都不是必需的。由于这一原因，第二实施例的数据处理终端系统中的微波发射和接 收单元3以及微处理器信号处理单元4 (微波发射和接收单元接口 46以及微处理器信号处 理单元接口 47)可以做得小于第二传统示例的数据处理终端系统中的微波发射和接收单 元17以及微处理器信号处理单元18 (微波发射和接收单元接口 73以及微处理器信号处理 单元接口 74)。这样，可以在第二实施例的数据处理终端系统中实现小型化。在第二实施例的数据处理终端系统中，微波发射和接收单元接口 46以及微处理 器信号处理单元接口 47不需要包含接收数据缓冲电路、发射数据缓冲电路、以及定时调整 电路。由于这一原因，第二实施例的数据处理终端系统的功耗可以低于第二传统示例的数 据处理终端系统。这样，可以在第二实施例的数据处理终端系统中实现低功耗。在第二实施例的数据处理终端系统中，微波发射和接收单元3以及微处理器信号处理单元4 (微波发射和接收单元接口 46以及微处理器信号处理单元接口 47)不需要包含 接收数据缓冲电路、发射数据缓冲电路、以及定时调整电路。由于这一原因，微波发射和接 收单元3以及微处理器信号处理单元4 (微波发射和接收单元接口 46以及微处理器信号处 理单元接口 47)在发射和接收信号时(输入和输出)生成的热量可以小于第二传统示例的 数据处理终端系统中微波发射和接收单元17以及微处理器信号处理单元18 (微波发射和 接收单元接口 73以及微处理器信号处理单元接口 74)生成的热量。这样，可以在第二实施例的数据处理终端系统中可以实现发热降低。 在第二实施例的数据处理终端系统中，微波发射和接收单元3以及微处理器信号 处理单元4 (微波发射和接收单元接口 46以及微处理器信号处理单元接口 47)不需要包含 接收数据缓冲电路、发射数据缓冲电路、以及定时调整电路。由于这一原因，在第二实施例 的数据处理终端系统中，微波发射和接收单元3以及微处理器信号处理单元4 (微波发射和 接收单元接口 46以及微处理器信号处理单元接口 47)的制造成本低于第二传统示例的数 据处理终端系统中微波发射和接收单元17以及微处理器信号处理单元18 (微波发射和接 收单元接口 73以及微处理器信号处理单元接口 74)的制造成本。这样，在第二实施例的数 据处理终端系统中可以实现成本降低。在第二传统示例的数据处理终端系统中，定时调整过程可能导致传输延迟和吞吐 量降低。在第二实施例的数据处理终端系统中，如上所述，第二传统示例的数据处理终端系 统中所执行的定时调整过程不是必需的。同样，A/D转换器24-1和24-2、解码器(DEC) 71、 D/A转换器25-1和25-2、编码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号处理 单元接口 47、以及微处理器信号处理电路(CPU) 48以与来自解调器(DEM) 22的接收符号时 钟同步的定时操作。由于这一原因，在第二传统示例的数据处理终端系统中防止了吞吐量 减小。可以以这样的方式来配置第二实施例的数据处理终端系统可以附上及拆除微波 发射和接收单元3。当第一实施例的数据处理终端系统被用作数据处理终端以便执行通用 数据处理时，不使用发射和接收装置(微波发射和接收单元3)的功能。由于这一原因，用 户可以将微波发射和接收单元3与微处理器信号处理单元4分离，并且将第二实施例的数 据处理终端系统用作只具有微处理器信号处理单元4的功能的数据处理终端。因此，在第 二实施例的数据处理终端系统中，改进了用作数据处理终端时的便携性。在第二实施例的数据处理终端系统中，可以分离为硬件部分(微波发射和接收单 元3)和软件部分(微处理器信号处理单元4)。因此，可以单独替换硬件和软件部分。在第 二实施例的数据处理终端系统中，当基于硬件的规范(例如，无线频率)改变时，只需要替 换硬件部分(微波发射和接收单元3)。因此，第二实施例的数据处理终端系统在经济效率 方面优越，因为在规范改变时其不必单独准备一套装置。这样，在第二实施例的数据处理终端系统中，改进了实用性(便携性、经济效率)。另外，在第二实施例的数据处理终端系统中，调制和解调处理单元82在接收时将 来自高频处理单元21的作为调制波信号的接收中频信号(接收IF信号)转换为接收数 据，并且将转换后的接收数据输出到微处理器信号处理单元4。调制和解调处理单元82在 发射时将来自微处理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号) 作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明 并不限于前述形式。也就是说，调制和解调处理单元82还可以在接收时将来自高频处理单 元21的作为接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输 出到微处理器信号处理单元4 ；并且在发射时将来自微处理器信号处理单元4的发射数据 转换为发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单 元21。在这种情形中，在本发明第二实施例的数据处理终端系统的修改中，如图11所示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 22将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。解调器(DEM) 22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的 频率比接收模拟BB信号上叠加的接收符号频率大η倍(η是整数)，并且将所生成(再现) 的接收符号时钟输出到A/D转换器24-1和24-1、解码器(DEC) 71、D/A转换器25_1和25_1、 编码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及微处理 器信号处理电路(CPU) 48。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号，并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。第三实施例图4示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发 明第三实施例的数据处理终端系统。在第三实施例的数据处理终端系统中，除了第一实施 例的效果之外，还实现了第二实施例的效果。在第三实施例中，省略与前面重复的描述。第三实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元 5、以及微处理器信号处理单元6。天线51与微波发射和接收单元5是发射和接收装置(通 信装置)。微处理器信号处理单元6是数据处理终端。换言之，第三实施例的数据处理终端 系统具有微波发射和接收单元5以及微处理器信号处理单元6，而不是第一实施例的数据 处理终端系统中的微波发射和接收单元1以及微处理器信号处理单元2。微波发射和接收单元5具有高频处理单元21、以及调制和解调处理单元83。高频 处理单元21与第一实施例中的高频处理单元21相同(见图2)。调制和解调处理单元83具有解调器(DEM) 22、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、 以及微波发射和接收单元接口(I/F)31。解调器(DEM) 22、调制器(MOD) 23、A/D转换器24_1 和24-2、以及D/A转换器25-1和25-2与第一实施例中相同(见图2)。换言之，调制和解 调处理单元83具有微波发射和接收单元接口 31，而不是第一实施例中的调制和解调处理 单元81的时钟发生器27以及微波发射和接收单元接口 28。 微处理器信号处理单元6具有微处理器信号处理单元接口(I/F) 34、以及微处理器信号处理电路(CPU) 26。微处理器信号处理电路(CPU) 26与第一实施例中的微处理器信 号处理电路(CPU) 26相同(见图2)。即，微处理器信号处理单元6具有微处理器信号处理 单元接口 34，而不是第一实施例中微处理器信号处理单元2的微处理器信号处理单元接口 29和时钟发生器30。微处理器信号处理单元6还具有时钟发生器(未示出)。可以以这样的方式来配置第三实施例的数据处理终端系统能够向/从微处理器 信号处理单元6中附上/拆除微波发射和接收单元5。即使在微波发射和接收单元5与微 处理器信号处理单元6分离时，微处理器信号处理电路(CPU) 26也能与来自微处理器信号 处理单元6的时钟发生器的时钟相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能的通用程序(例如，电子表格处理和字处理)(未示出)，以执行通用数据处理 (只使用数据处理终端的功能的处理)。换言之，用户可以将第三实施例的数据处理终端系 统用作只具有微处理器信号处理单元6的功能的数据处理终端。调制和解调处理单元83的解调器(DEM) 22具有载波再现电路(未示出)和接收 符号时钟再现电路(未示出)。调制和解调处理单元83的解调器(DEM) 22的载波再现电路 与第一实施例中调制和解调处理单元81的解调器(DEM) 22的载波再现电路相同。
解调器(DEM) 22的接收符号时钟再现电路与第一实施例中调制和解调处理单元 81的解调器(DEM) 22的接收符号时钟再现电路具有不同的接收符号时钟输出目的地。接收 符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比叠加在接收模拟BB信号上 的接收符号频率大η倍(η是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转 换器24-1和24-2、D/A转换器25_1和25_2、微波发射和接收单元接口 31、微处理器信号处 理单元接口 34、以及微处理器信号处理电路(CPU) 26。A/D转换器24-1和24-2以与接收符号时钟同步的采样时钟，对来自解调器 (DEM) 22的模拟I信号和模拟Q信号执行采样，生成(转换为)与采样时由模拟I信号和模 拟Q信号示出的的载波幅度相对应的数字同相分量信号(数字I信号)和数字正交分量信 号(数字Q信号)作为接收数字基带信号(接收数字BB信号)，并且将所生成(转换)的 接收数字BB信号输出到微波发射和接收单元接口 31。微波发射和接收单元接口 31具有转换电路(未示出)。微波发射和接收单元接口 31的转换电路的功能与第一实施例中调制和解调处理单元81的微波发射和接收单元接口 28的转换电路的功能相同。微波发射和接收单元接口 31在接收时，与来自解调器(DEM) 22的接收符号时钟相 同步地对来自A/D转换器24-1和24-2的接收数字BB信号(数字I信号和数字Q信号) 执行信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地将处理过的接 收数字BB信号(数字I信号和数字Q信号)输出到微处理器信号处理单元6。微波发射和接收单元接口 31在发射时，与来自解调器(DEM) 22的接收符号时钟相 同步地对来自微处理器信号处理单元6(微处理器信号处理单元接口 34)的作为发射数字 基带信号(发射数字BB信号)的数字I信号和数字Q信号执行信号电平转换过程以及并 行位转换过程，并且与接收符号时钟相同步地将处理的发射数字BB信号(数字I信号和数 字Q信号)输出到D/A转换器25-1和25-2。微处理器信号处理单元接口 34基于微波发射和接收单元5是否被附加到微处理 器信号处理单元6，来切换输出到微处理器信号处理电路(CPU) 26的时钟源。当微波发射和接收单元5被附加到微处理器信号处理单元6时，微处理器信号 处理单元接口 34将来自解调器(DEM) 22的接收符号时钟输出到微处理器信号处理电路 (CPU) 26。此时，微处理器信号处理单元接口 34控制时钟发生器，从而来自微处理器信号处 理单元6的时钟发生器的时钟不被输出到微处理器信号处理电路(CPU) 26。微处理器信号处理单元接口 34具有转换电路(未示出)。微处理器信号处理单元 接口 34的转换电路的功能与第一实施例中微处理器信号处理单元2的微波发射和接收单 元接口 29中的转换电路的功能相同。微处理器信号处理单元接口 34的转换电路在接收时，与来自解调器(DEM) 22的接收符号时钟相同步地对来自微波发射和接收单元5(微波发射和接收单元接口 31)的数字 BB信号(数字I信号和数字Q信号)执行信号电平转换过程和并行位转换过程，并且与接 收符号时钟相同步地将处理过的接收数字BB信号(数字I信号和数字Q信号)输出到微 处理器信号处理电路(CPU) 26。微处理器信号处理单元接口 34的转换电路在发射时，与来自解调器(DEM) 22的接 收符号时钟相同步地对来自微处理器信号处理电路(CPU) 26的发射数字BB信号(数字I 信号和数字Q信号)执行信号电平转换过程和并行位转换过程，并且与接收符号时钟相同 步地将处理过的发射数字BB信号(数字I信号和数字Q信号)输出到微波发射和接收单 元接口 31。接着，将描述在第三实施例的数据处理终端系统接收信号时的操作。省略与第一 实施例重复的操作的描述。在解调器(DEM) 22中，来自带通滤波器(BPF) 56的接收IF信号被转换为作为接收 模拟BB信号的模拟I信号和模拟Q信号，然后被输出到A/D转换器24-1和24_2。解调器 (DEM) 22的接收符号时钟再现电路再现接收符号时钟(该时钟与接收模拟BB信号中包含 的接收符号的频率同步)，然后再现的接收符号时钟被输出到A/D转换器24-1和24-2、D/ A转换器25-1和25-2、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及 微处理器信号处理电路(CPU) 26。在A/D转换器24-1和24-2中，利用与接收符号时钟同步的采样时钟，对来自解调 器(DEM) 22的模拟I信号和模拟Q信号采样，并且被采样的模拟I信号和模拟Q信号被转 换为数字I信号和数字Q信号作为接收数字BB信号，然后与接收符号时钟相同步地输出到 微波发射和接收单元接口 31。在微波发射和接收单元接口 31的转换电路中，来自A/D转换器24-1和24-2的接 收数字BB信号(数字I信号和数字Q信号)经历了与来自解调器(DEM) 22的接收符号时 钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地输出到微 处理器信号处理单元接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微波发射和接收单元接口 31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自解调器(DEM) 22的接收 符号时钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地输 出到微处理器信号处理电路(CPU) 26。基于微处理器信号处理电路(CPU) 26所执行的通信处理程序，来自微处理器信号 处理单元接口 34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自解调器 (DEM) 22的接收符号时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及 数字波形整形处理，并且被转换为接收数据。微处理器信号处理电路(CPU)26基于应用程 序(例如，电子邮件处理程序)来处理接收数据。接着，将描述在第三实施例中的数据处理终端系统发射信号时的操作。省略与第一实施例重复的操作的描述。在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处 理电路(CPU) 26基于通信处理程序，与来自解调器(DEM) 22的接收符号时钟同步地对发射 数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数字波形整形处理，以将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)，并且与接收符号时钟相同步地将转换后的发射数字BB信号输出到微处理器信号处理单元 接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微处理器信号处理电路 (CPU) 26的发射数字BB信号(数字I信号和数字Q信号)经历与来自解调器(DEM) 22的接 收符号时钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地 输出到微波发射和接收单元接口 31。在微波发射和接收单元接口 31的转换电路中，来自微处理器信号处理单元接口 34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自解调器(DEM) 22的接收 符号时钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟相同步地输 出到D/A转换器25-1和25-2。在D/A转换器25-1和25_2中，来自微波发射和接收单元接口 31的发射数字BB 信号(数字I信号和数字Q信号)与来自解调器(DEM) 22的接收符号时钟相同步地被转换 为发射模拟BB信号(模拟I信号和模拟Q信号)，并且与接收符号时钟相同步地输出到调 制器(MOD) 23。在调制器(MOD) 23中，发射模拟BB信号(来自D/A转换器25_1和25_2的模拟I 信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。在第三实施例的数据处理终端系统中，A/D转换器24-1和24-2、解码器(DEC) 71、 D/A转换器25-1和25-2、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以 及微处理器信号处理电路(CPU) 26以与来自解调器(DEM) 22的接收符号时钟同步的定时操 作。由于这一原因，在第三实施例的数据处理终端系统中，在第二传统示例以及第一实施例 的数据处理终端系统中所执行的定时调整过程不是必需的。因此，在第三实施例的数据处 理终端系统中，与定时调整过程相关的接收数据缓冲电路、发射数据缓冲电路、定时调整电 路、监控数据(信号)的功能、以及中断电路都不是必需的。这样，第三实施例的数据处理 终端系统除了第一实施例的效果之外还实现了第二实施例的效果。另外，在第三实施例的数据处理终端系统中，调制和解调处理单元83在接收时将 来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收 数字BB信号，以输出到微处理器信号处理单元6。调制和解调处理单元83在发射时将来 自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信号)作为 发射调制波信号，以输出到高频处理单元21。然而，本发明并不限于前述形式。也就是说， 调制和解调处理单元83还可以在接收时将来自高频处理单元21的作为接收调制波信号的 接收RF信号转换为接收数字BB信号，并且输出到微处理器信号处理单元6 ；并且在发射时 将来自微处理器信号处理单元6的发射数字BB信号转换为发射RF信号作为发射调制波信 号，并且将转换后的发射RF信号输出到高频处理单元21。在这种情形中，在本发明第三实施例的数据处理终端系统的修改中，如图12所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 22将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1和 24-1。解调器(DEM) 22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的 频率比接收模拟BB信号上叠加的接收符号频率大η倍(η是整数)，并且将所生成(再现) 的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25_1、编码器(ENC) 72、 微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及微处理器信号处理电路 (CPU)26。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转 换为发射RF 信号，并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。第四实施例图5示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发 明第四实施例的数据处理终端系统。在第四实施例的数据处理终端系统中，除了第三实施 例的效果之外，还可以根据符号时钟接收侧的应用来生成与接收符号时钟同步的符号时 钟。在第四实施例中，省略与前面重复的描述。第四实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元 7、以及微处理器信号处理单元6。天线51与微波发射和接收单元7是发射和接收装置(通 信装置)。微处理器信号处理单元6是数据处理终端。即，第四实施例的数据处理终端系统 具有微波发射和接收单元7，而不是第三实施例的数据处理终端系统中的微波发射和接收 单元5。以这样的方式来配置第四实施例的数据处理终端系统能够向/从微波发射和接 收单元7中附上/拆除微处理器信号处理单元6。在微波发射和接收单元7与微处理器信 号处理单元6分离时，用户可以将第四实施例的数据处理终端系统用作只具有微处理器信 号处理单元6的功能的数据处理终端。微波发射和接收单元7具有高频处理单元21以及调制和解调处理单元84。高频 处理单元21与第一实施例的高频处理单元21相同(见图2)。调制和解调处理单元84具有解调器(DEM) 22、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、 微波发射和接收单元接口(I/F)31以及时钟发生器(CLOCK GEN) 35。解调器(DEM) 22、调制 器(MOD) 23、A/D转换器24-1和24_2、D/A转换器25_1和25_2、以及微波发射和接收单元 接口 31与第三实施例中相同(见图4)。即，调制和解调处理单元84除了第三实施例中调 制和解调处理单元83的配置之外还具有时钟发生器35。调制和解调处理单元84的解调器(DEM) 22具有载波再现电路(未示出)和接收 符号时钟再现电路(未示出)。调制和解调处理单元84的解调器(DEM) 22的载波再现电路 与第一实施例中调制和解调处理单元81的解调器(DEM) 22的载波再现电路相同。解调器(DEM) 22的接收符号时钟再现电路与第三实施例中调制和解调处理单元 83的解调器(DEM) 22的接收符号时钟再现电路具有不同的接收符号时钟输出目的地。接收 符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比叠加在接收模拟BB信号上 的接收符号频率大η倍(η是整数)，并且将所生成(再现)的接收符号时钟输出到时钟发 生器35。作为时钟发生器35，可以使用分频器电路和PLL(锁相环)电路。基于来自解调器(DEM) 22的接收符号时钟，时钟发生器35生成多个次级接收符号时钟，并且将所生成的 次级接收符号时钟输出到A/D转换器24-1和24-2、D/A转换器25_1和25_2、微波发射和 接收单元接口 31、微处理器信号处理单元接口 34、以及微处理器信号处理电路(CPU) 26。虽 然次级接收符号时钟与接收符号时钟同步，但是次级接收符号时钟具有不同于接收符号时 钟的频率的多个频率。当A/D转换器24-1和24_2执行4倍过采样(η = 4)以将接收模拟BB信号转换 为接收数字BB信号时，时钟发生器35生成频率比接收符号频率大4倍的次级接收符号时 钟，并且将所生成的次级接收符号时钟输出到A/D转换器24-1和24-2。当在D/A转换器 25-1和25-2将发射数字BB信号转换为发射模拟BB信号时所使用的发射符号频率是接收 符号时钟频率的十分之一时，时钟发生器35生成频率是接收符号频率十分之一的次级接 收符号时钟，并且将所生成的次级接收符号时钟输出到D/A转换器25-1和25-2。这样，在 第四实施例的数据处理终端系统中，除了第三实施例的效果之外，还可以根据次级接收符 号时钟的接收侧的应用，来生成与接收符号时钟同步的次级接收符号时钟。接着，将描述在第四实施例的数据处理终端系统接收信号时的操作。省略与第三 实施例重复的操作的描述。在解调器(DEM) 22中，来自带通滤波器(BPF) 56的接收IF信号被转换为作为接收 模拟BB信号的模拟I信号和模拟Q信号，然后被输出到A/D转换器24-1和24_2。解调器 (DEM) 22的接收符号时钟再现电路再现初级接收符号时钟(该时钟具有接收模拟BB信号中 包含的接收符号的频率)，然后再现的初级接收符号时钟被输出到时钟发生器35。时钟发 生器35输入初级接收符号时钟，生成多个次级接收符号时钟，并且将所生成的次级符号时 钟输出到A/D转换器24-1和24-2、D/A转换器25-1和25_2、微波发射和接收单元接口 31、 微处理器信号处理单元接口 34、以及微处理器信号处理电路(CPU) 26。在A/D转换器24-1和24_2中，利用与来自时钟发生器35的次级接收符号时钟同 步的采样时钟，对来自解调器(DEM) 22的模拟I信号和模拟Q信号采样，并且被采样的模拟 I信号和模拟Q信号被转换为数字I信号和数字Q信号作为接收数字BB信号，然后被输出 到微波发射和接收单元接口 31。在微波发射和接收单元接口 31的转换电路中，来自A/D转换器24-1和24_2的接 收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器35的次级接收符号 时钟同步地信号电平转换过程以及并行位转换过程，然后与次级接收符号时钟同步地输出 到微处理器信号处理单元接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微波发射和接收单元接口 31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器35的次级接 收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与次级接收符号时钟同步 地输出到微处理器信号处理电路(CPU) 26。在微处理器信号处理电路(CPU) 26所执行的通信处理程序中，来自微处理器信号 处理单元接口 34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生 器35的次级接收符号时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以 及数字波形整形处理，然后与次级接收符号时钟同步地转换为接收数据。微处理器信号处 理电路(CPU) 26基于应用程序(例如，电子邮件处理程序)来处理接收数据。
接着，将描述在第四实施例中的数据处理终端系统发射信号时的操作。省略与第 三实施例重复的操作的描述。在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处 理电路(CPU) 26基于通信处理程序，与来自时钟发生器35的次级接收符号时钟同步地对发 射数据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、 以及数字波形整形处理，将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)； 并且将转换后的发射数字BB信号输出到微处理器信号处理单元接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微处理器信号处理电路 (CPU) 26的发射数字BB信号(数字I信号和数字Q信号)经历与来自时钟发生器35的次 级接收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与次级接收符号时钟 同步地输出到微波发射和接收单元接口 31。
在微波发射和接收单元接口 31的转换电路中，来自微处理器信号处理单元接口 34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器35的次级接 收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与次级接收符号时钟同步 地输出到D/A转换器25-1和25-2。在D/A转换器25-1和25_2中，来自微波发射和接收单元接口 31的发射数字BB 信号(数字I信号和数字Q信号)与来自时钟发生器35的次级接收符号时钟相同步地被 转换为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(M0D)23。在调制器(MOD) 23中，发射模拟BB信号(来自D/A转换器25_1和25_2的模拟I 信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。在第四实施例的数据处理终端系统中，除了第三实施例的效果之外，还可以根据 次级接收符号时钟接收侧的应用来生成与接收符号时钟同步的次级接收符号时钟。另外，在第四实施例的数据处理终端系统中，调制和解调处理单元84在接收时将 来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6 ；在发射 时，将来自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信 号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本 发明并不限于前述形式。也就是说，调制和解调处理单元84还可以在接收时将来自高频处 理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的 接收数字BB信号输出到微处理器信号处理单元6 ；并且在发射时将来自微处理器信号处理 单元6的发射数字BB信号转换为发射RF信号，并且将转换后的发射RF信号输出到高频处 理单元21。在这种情形中，在本发明第四实施例的数据处理终端系统的修改中，如图13所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 22将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。解调器(DEM) 22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比接收模拟BB信号上叠加的接收符号频率大η倍(η是整数)，并且将所生成(再现)的接收符号时钟输出到时钟发生器35。A/D转换器24-1和24-1、D/A转换器25-1和25-1、 微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及微处理器信号处理电路 (CPU) 26与来自时钟发生器35的次级接收符号时钟相同步地操作。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。或者，在本发明第四实施例的数据处理终端系统中，如图18所示，第四实施例的 数据处理终端系统可以应用于第二实施例的数据处理终端系统。第四实施例的数据处理终端系统具有第二实施例中的微处理器信号处理单元4， 而不是微处理器信号处理单元6。如上所述，微处理器信号处理单元4具有微处理器信号处 理单元接口 47以及微处理器信号处理电路(CPU)48。在第四实施例的数据处理终端系统 中，微波发射和接收单元7具有调制和解调处理单元84 ’，而不是调制和解调处理单元84。 调制和解调处理单元84'具有解调器(DEM) 22、调制器(MOD) 23、以及基带处理单元。基带 处理单元具有A/D转换器24-1和24-1、D/A转换器25_1和25_1、解码器(DEC) 71、编码器 (ENC) 72、微波发射和接收单元接口 46、以及时钟发生器35。这种情形中，时钟发生器35基于来自解调器(DEM) 22的初级接收符号时钟来生成 次级接收符号时钟，并且将所生成的次级接收符号时钟输出到A/D转换器24-1和24-l、D/ A转换器25-1和25-1、解码器(DEC)71、编码器(ENC) 72、微波发射和接收单元接口 46、微处 理器信号处理单元接口 47、以及微处理器信号处理电路(CPU)48，它们是次级接收符号时 钟的接收侧。A/D转换器24-1和24-1、D/A转换器25-1和25_1、解码器(DEC) 71、编码器 (ENC) 72、微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及微处理器信号 处理电路(CPU)48与来自时钟发生器35的次级接收符号时钟相同步地操作。同样，在第四实施例的数据处理终端系统中，调制和解调处理单元84'在接收时 将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数据，并且将转换后的接收数据输出到微处理器信号处理单元4 ；在发射时将来自微处 理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信 号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。 也就是说，调制和解调处理单元84'还可以在接收时将来自高频处理单元21的作为接收 调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信 号处理单元4 ；并且在发射时将来自微处理器信号处理单元4的发射数据转换为发射RF信 号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。在这种情形中，在本发明第四实施例的数据处理终端系统的修改中，如图23所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 22将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。解调器(DEM) 22的接收符号时钟再现电路生成(再现)初级接收符号时钟，该时 钟的频率是接收模拟BB信号上叠加的接收符号频率的η倍(η是整数)，并且将所生成(再现)的初级接收符号时钟输出到时钟发生器35。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号处理 单元接口 47、以及微处理器信号处理电路(CPU) 48与来自时钟发生器35的次级接收符号时 钟相同步地操作。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。第五实施例图6示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发 明第五实施例的数据处理终端系统。在第五实施例的数据处理终端系统中，除了第三施例 的效果之外，即使不从微波发射和接收单元向微处理器信号处理单元输出接收符号时钟， 微处理器信号处理电路(CPU)在所有时间都操作，而不需要切换输出到微处理器信号处理 单元中微处理器信号处理电路(CPU)的时钟源。在第五实施例中，省略与前面重复的描述。第五实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元 9、以及微处理器信号处理单元10。天线51与微波发射和接收单元9是发射和接收装置(通 信装置)。微处理器信号处理单元10是数据处理终端。即，在第三实施例的数据处理终端 系统中，提供了微波发射和接收单元9以及微处理器信号处理单元10，而不是第三实施例 的数据处理终端系统中的微波发射和接收单元5以及微处理器信号处理单元6。微波发射和接收单元9具有高频处理单元21、以及调制和解调处理单元85。高频 处理单元21与第一实施例中的高频处理单元21相同(见图2)。调制和解调处理单元85具有解调器(DEM) 22、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、 以及微波发射和接收单元接口(I/F)31。解调器(DEM) 22、调制器(MOD) 23、A/D转换器24_1 和24-2、D/A转换器25-1和25_2、以及微波发射和接收单元接口 31与第三实施例中相同 (见图4)。微处理器信号处理单元10具有微处理器信号处理单元接口(I/F) 34、微处理器信 号处理电路(CPU) 26、以及时钟发生器(CLOCK GEN) 36。微处理器信号处理单元接口 34、微 处理器信号处理电路26与第三实施例中相同(见图4)。以这样的方式来配置第五实施例的数据处理终端系统能够向/从微处理器信号 处理单元10中附上/拆除微波发射和接收单元9。即使在微波发射和接收单元9与微处理 器信号处理单元10分离时，微处理器信号处理电路(CPU) 26也可以与来自时钟发生器36 的时钟(稍后描述)相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能 的通用程序(例如，电子表格处理和字处理)(未示出)，并且与所述时钟同步地执行通用数 据处理(只使用数据处理终端的功能的处理)。换言之，用户可以将第五实施例的数据处理 终端系统用作只具有微处理器信号处理单元10的功能的数据处理终端。调制和解调处理单元85的解调器(DEM) 22具有载波再现电路(未示出)和接收 符号时钟再现电路(未示出)。调制和解调处理单元85的解调器(DEM) 22的载波再现电路 与第一实施例中调制和解调处理单元81的解调器(DEM) 22的载波再现电路相同。解调器(DEM) 22的接收符号时钟再现电路与第三实施例中调制和解调处理单元 83的解调器(DEM) 22的接收符号时钟具有不同的接收符号时钟输出目的地。接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的频率比叠加在接收模拟BB信号上的接收符 号频率大η倍(η是整数)，并且将所生成(再现)的接收符号时钟输出到A/D转换器24_1 和24-2、D/A转换器25-1和25_2、微波发射和接收单元接口 31、微处理器信号处理单元接 口 34、以及时钟发生器36。作为时钟发生器36，可以使用分频器电路和PLL(锁相环)电路。时钟发生器36 输入来自解调器(DEM) 22的接收符号时钟作为初级时钟，并且PLL电路生成与初级时钟同 步的次级时钟，并将所生成的次级时钟输出到微处理器信号处理电路(CPU) 26。当没有主时 钟时，时钟发生器36自振荡，并且将次级时钟输出到微处理器信号处理电路(CPU) 26。接着，将描述在第五实施例的数据处理终端系统接收信号时的操作。省略与第三 实施例重复的操作的描述。在解调器(DEM) 22中，来自带通滤波器(BPF) 56的接收IF信号被转换为作为接收 模拟BB信号的模拟I信号和模拟Q信号，然后被输出到A/D转换器24-1和24_2。解调器 (DEM) 22的接收符号时钟再现电路再现接收 符号时钟(该时钟与接收模拟BB信号中包含 的接收符号的频率同步)，然后再现的接收符号时钟被输出到A/D转换器24-1和24-2、D/A 转换器25-1和25-2、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及时 钟发生器36。时钟发生器36生成与来自解调器(DEM) 22的接收符号时钟(初级时钟)同 步的次级时钟，并且将所生成的次级时钟输出到微处理器信号处理电路(CPU) 26。基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信 号处理单元接口 34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发 生器36的次级时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及数字 波形整形处理，然后被转换为接收数据。微处理器信号处理电路(CPU) 26基于应用程序(例 如，电子邮件处理程序)来处理接收数据。接着，将描述在第五实施例中的数据处理终端系统发射信号时的操作。省略与第 三实施例重复的操作的描述。在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处 理电路(CPU) 26基于通信处理程序，与来自时钟发生器36的次级时钟相同步地对发射数据 执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及数 字波形整形处理，然后将处理过的发射数据转换为发射数字BB信号(数字I信号和数字Q 信号)；并且与次级时钟同步地将转换后的发射数字BB信号输出到微处理器信号处理单元 接口 34。在第五实施例的数据处理终端系统中，如果接收停止或者如果微波发射和接收单 元9与微处理器信号处理单元10因为某种原因而被分离，则微处理器信号处理单元10不 能输入接收符号时钟(初级时钟)。即使在这种情形中，通过时钟发生器36的PLL电路的 自振荡，还是向微处理器信号处理电路(CPU) 26输出次级时钟。由于这一原因，即使在微波 发射和接收单元9被附加到微处理器信号处理单元10或者在微波发射和接收单元9与微 处理器信号处理单元10被分开时，微处理器信号处理电路(CPU) 26也以与来自时钟发生器 36的次级时钟同步的定时操作。这样，除了第三实施例的效果之外，在第五实施例中，即使 在没有从微波发射和接收单元9向微处理器信号处理单元10输出接收符号时钟，也不需要 切换输出到微处理器信号处理单元10中的微处理器信号处理电路(CPU) 26的时钟源，并且微处理器信号处理电路(CPU) 26在所有时间都操作。在该实施例中，时钟发生器36向微处理器信号处理电路(CPU) 26提供与作为初级 时钟的接收符号时钟同步的次级时钟。然而，时钟发生器36可以向微处理器信号处理电路 (CPU) 26提供频率与接收符号时钟频率不同的次级时钟。因此，在第五实施例的数据处理终 端系统中，例如通过在低功率模式时降低微处理器信号处理电路(CPU) 26的操作频率，可 以容易地改变操作频率。另外，在第五实施例的数据处理终端系统中，调制和解调处理单元85在接收时将 来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收 数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元10 ；在发射 时，将来自微处理器信号处理单元10的发射数字BB信号转换为发射中频信号(发射IF信 号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本 发明并不限于前述形式。也就是说，调制和解调处理单元85还可以在接收时将来自高频处 理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的 接收数字BB信号输出到微处理器信号处理单元10 ；并且在发射时将来自微处理器信号处 理单元10的发射数字BB信号转换为发射RF信号作为发射调制波信号，并且将转换后的发 射RF信号输出到高频处理单元21。在这种情形中，在本发明第五实施例的数据处理终端系统的修改中，如图14所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 22将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。解调器(DEM) 22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的 频率比接收模拟BB信号上叠加的接收符号频率大η倍(η是整数)，并且将所生成(再现) 的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25_1和25_1、微波发射和接 收单元接口 31、微处理器信号处理单元接口 34、以及时钟发生器36。A/D转换器24-1和 24-1、D/A转换器25-1和25_1、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及时钟发生器36与来自解调器(DEM) 22的接收符号时钟相同步地操作。微处理器信 号处理电路(CPU)48与来自时钟发生器36的次级接收符号时钟相同步地操作。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。另外，在本发明第五实施例的数据处理终端系统中，如图19所示，第五实施例的 数据处理终端系统可以应用于第二实施例的数据处理终端系统。第五实施例的数据处理终端系统具有微处理器信号处理单元10'，而不是微处 理器信号处理单元10。微处理器信号处理单元10'具有第二实施例的微处理器信号处理 单元的微处理器信号处理单元接口 47以及微处理器信号处理电路(CPU)48、以及上述时 钟发生器36。在第五实施例的数据处理终端系统中，微波发射和接收单元9具有调制和 解调处理单元85'，而不是调制和解调处理单元85调制和解调处理单元85'具有解调器 (DEM) 22、调制器(MOD) 23、以及基带处理单元。基带处理单元具有A/D转换器24_1和24_1、D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC) 72、以及微波发射和接收单元接口 46。这种情形中，解调器(DEM) 22的接收符号时钟再现电路生成(再现)接收符号时 钟，该时钟的频率比解调器(DEM) 22中生成的接收模拟BB信号上叠加的接收符号的频率大 η (η是整数)倍，并且将所生成(再现)的接收符号时钟输出到A/D转换器24_1和24_1、 D/A转换器25-1和25-1、解码器(DEC) 71、编码器(ENC) 72、微波发射和接收单元接口 46、 微处理器信号处理单元接口 47、以及时钟发生器36。A/D转换器24-1和24-l、D/A转换器 25-1和25-1、解码器(DEC)71、编码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号 处理单元接口 47、以及时钟发生器36与来自解调器(DEM) 22的接收符号时钟相同步地操 作。微处理器信号处理电路(CPU)48与来自时钟发生器36的次级接收符号时钟相同步地 操作。同样，在第五实施例的数据处理终端系统中，调制和解调处理单元85'在接收时 将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数据，并且将转换后的接收数据输出到微处理器信号处理单元10'；在发射时将来自微 处理器信号处理单元10'的发射数据转换为发射中频信号(发射IF信号)作为发射调制 波信号，并且将转换后的发射IF 信号输出到高频处理单元21。然而，本发明并不限于前述 形式。也就是说，调制和解调处理单元85'还可以在接收时将来自高频处理单元21的作为 接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理 器信号处理单元10'；并且在发射时将来自微处理器信号处理单元10'的发射数据转换为 发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。在这种情形中，在本发明第五实施例的数据处理终端系统的修改中，如图24所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 22将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。解调器(DEM) 22的接收符号时钟再现电路生成(再现)接收符号时钟，该时钟的 频率比接收模拟BB信号上叠加的接收符号频率大η倍(η是整数)，并且将所生成(再现) 的接收符号时钟输出到A/D转换器24-1和24-1、D/A转换器25-1和25_1、解码器(DEC) 71、 编码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及时钟 发生器36。A/D转换器24-1和24-1、D/A转换器25-1和25-1、解码器(DEC)71、编码器 (ENC) 72、微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及时钟发生器36 与来自解调器(DEM) 22的接收符号时钟相同步地操作。微处理器信号处理电路(CPU)48与 来自时钟发生器36的次级接收符号时钟相同步地操作。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。第六实施例图7示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发 明第六实施例的数据处理终端系统。在第六实施例的数据处理终端系统中，除了第四实施例的效果之外，还可以简化用于再现载波的载波再现电路以及用于再现接收符号时钟的接 收符号时钟再现电路，并且可以改进所再现的载波以及接收符号时钟的相位噪声。在第六 实施例中，省略与前面重复的描述。第六实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元 11、以及微处理器信号处理单元6。天线51与微波发射和接收单元11是发射和接收装置 (通信装置)。微处理器信号处理单元6是数据处理终端。即，第六实施例的数据处理终端 系统具有微波发射和接收单元11，而不是第四实施例的数据处理终端系统中的微波发射和 接收单元7。以这样的方式来配置第六实施例的数据处理终端系统能够向/从微处理器 信号处理单元6中附上/拆除微波发射和接收单元11。在微波发射和接收单元11与微处 理器信号处理单元6分离时，用户可以将第六实施例的数据处理终端系统用作只具有微处 理器信号处理单元6的功能的数据处理终端。 微波发射和接收单元11具有高频处理单元37以及调制和解调处理单元86。高频处理单元37在接收时将天线51接收到的接收RF信号转换为接收中频信号 (接收IF信号)；并且将转换后的接收IF信号输出到调制和解调处理单元86。高频处理 单元37在发射时将来自调制和解调处理单元86的发射IF信号转换为发射RF信号，并且 将转换后的发射RF信号通过天线51发射出去。调制和解调处理单元86在接收时将来自高频处理单元37的接收IF信号转换为 接收数字基带信号(接收数字BB信号)，并且将转换后的接收数字BB信号输出到微处理器 信号处理单元6。调制和解调处理单元86在发射时将发射数字基带信号(发射数字BB信 号)转换为发射IF信号，并且将转换后的发射IF信号输出到高频处理单元37。高频处理单元37具有双工器(DUP)52、低噪声放大器(LNA) 53、带通滤波器 (BPF) 54,56,60和62、变频器(CONV) 40和61、本地振荡器(OSC) 57和58、以及功率放大器 (PA) 59。双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54、56、60和62、变频器 (CONV) 61、本地振荡器(OSC) 57和58、以及功率放大器(PA) 59与第一实施例中相同(见图 2)。即，高频处理单元37具有变频器(CONV) 40，而不是第一实施例中微波发射和接收单元 1的变频器(CONV) 55。调制和解调处理单元86具有解调器(DEM) 38、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、 微波发射和接收单元接口(I/F)31以及时钟发生器(CLOCK GEN) 39。调制器(MOD) 23、A/D 转换器24-1和24-2、D/A转换器25_1和25_2、以及微波发射和接收单元接口 31与第四实 施例中相同(见图5)。即，调制和解调处理单元86具有解调器(DEM) 38和时钟发生器39， 而不是第四实施例中调制和解调处理单元84的解调器(DEM) 22和时钟发生器35。变频器(CONV) 40将由带通滤波器(BPF) 54去除了多余频率分离的接收RF信号与 本地振荡器(OSC) 57所生成的本地振荡信号混合；将混合后的接收RF信号转换为接收中频 接收中频信号(接收IF信号)；并且将转换后的接收IF信号通过带通滤波器(BPF) 56输 出到调制和解调处理单元86的解调器(DEM) 38。变频器(CONV) 40生成(提取)来自带通滤波器(BPF) 54的接收RF信号上叠加的 参考相位信号，并且将所生成(提取)的参考相位信号输出到时钟发生器39。时钟发生器39具有接收符号时钟再现电路(未示出)。
基于来自变频器(CONV)40的参考相位信号，时钟发生器39生成(再现)接收符 号时钟，该时钟的频率比接收符号频率大η倍(η是整数)，并且将所生成(再现)的接收符 号时钟输出到A/D转换器24-1和24-2、D/A转换器25_1和25_2、微波发射和接收单元接 口 31、微处理器信号处理单元接口 34、以及微处理器信号处理电路(CPU) 26。接收符号时钟 与参考相位信号同步，并且其频率与参考相位信号的频率不同。时钟发生器还具有载波再现电路(未示出)。基于来自变频器(CONV) 40的参考相位信号，时钟发生器39生成(再现)载波，并 且将所生成(再现)的载波输出到解调器(DEM) 38。载波与参考相位信号同步，并且其频率 不同于参考相位信号的频率。调制和解调处理单元86的解调器(DEM) 38利用来自时钟发生器39的载波，执行 相干检测，并且将来自带通滤波器(BPF) 56的接收IF信号转换为接收模拟BB信号。在QAM 调制信号的情形中，解调器(DEM) 38根据从时钟发生器39提供的载波来生成(再现)同相 载波和正交载波。通过使用所生成(再现)的同相载波和正交载波，解调器(DEM) 38对QAM 调制波(同相调制波和正交调制波)执行相干检测，以将QAM调制波转换为接收模拟BB信 号，即，模拟同相分量信号(模拟I信号)和模拟正交分量信号(模拟Q信号)，并且将转换 后的接收模拟BB信号输出到A/D转换器24-1和24-2。A/D转换器24-1和24_2利用与来自时钟发生器39的接收符号时钟同步的采样时 钟，对模拟I信号和模拟Q信号进行采样；生成(转换)与采样时模拟I信号和模拟Q信号 所表现出的载波幅度相对应的数字同相分量信号(数字I信号)和数字正交分量信号(数 字Q信号)作为接收数字基带信号(接收数字BB信号)；并且将所生成(转换)的接收数 字基带信号输出到微波发射和接收单元接口 31。接着，将描述在第六实施例的数据处理终端系统接收信号时的操作。省略与第四 实施例重复的操作的描述。由天线51接收到的接收RF信号被双工器(DUP) 52输出到低噪声放大器(LNA)53。 接收RF信号被低噪声放大器(LNA) 53放大，然后由带通滤波器(BPF) 54去除接收RF信号 中载波频带之外的不期望的频率分量。在变频器(C0NV)40中，去除了不期望的频率分量的接收RF信号与由本地振荡器 (OSC) 57生成的本地振荡信号混合，然后被转换为接收IF信号。对于接收IF信号，由带通 滤波器(BPF)56来选择载波频带，然后输出到解调器(DEM) 38。在变频器(C0NV)40将接收RF信号转换为接收IF信号同时，变频器(C0NV)40中 的解复用器电路(未示出)将接收RF信号上叠加的参考相位信号分离出来，然后输出到时 钟发生器39。在参考相位信号中，从时钟发生器39向A/D转换器24-1和24-2、D/A转换 器25-1和25-2、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及微处理 器信号处理电路(CPU) 26输出与参考相位信号同步的时钟。还从时钟发生器39向解调器 (DEM) 38输出从参考相位信号中再现的载波。在解调器(DEM) 38中，来自带通滤波器(BPF) 56的接收IF信号被转换为模拟I信 号和模拟Q信号作为接收模拟BB信号，然后被输出到A/D转换器24-1和24_2。在A/D转换器24-1和24_2中，利用与来自时钟发生器39的接收符号时钟相同步 的采样时钟，对来自解调器(DEM) 38的模拟I信号和模拟Q信号执行采样，并且被转换为数字I信号和数字Q信号作为接收数字BB信号，然后与接收符号时钟同步地输出到微波发射 和接收单元接口 31。在微波发射和接收单元接口 31的转换电路中，接收数字BB信号(来自A/D转换 器24-1和24-2的数字I信号和数字Q信号)经历了与来自时钟发生器39的接收符号时 钟同步地信号电平转换过程以及并行位转换过程，并且与接收符号时钟同步地输出到微处 理器信号处理单元接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微波发射和接收单元接口 31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器39的接收符 号时钟同步地信号电平转换过程以及并行位转换过程，然后与接收符号时钟同步地输出到 微处理器信号处理电路(CPU) 26。基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信 号处理单元接口 34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发 生器39的接收符号时钟同步地纠错过程、解码过 程、标识数据去除过程、傅立叶变换、以及 数字波形整形处理，然后被转换为接收数据。微处理器信号处理电路(CPU) 26基于应用程 序(例如，电子邮件处理程序)来处理接收数据。接着，将描述在第六实施例中的数据处理终端系统发射信号时的操作。省略与第 四实施例重复的操作的描述。在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处 理电路(CPU) 26基于通信处理程序，与来自时钟发生器39的接收符号时钟同步地对发射数 据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及 数字波形整形处理；将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)；并 且与接收符号时钟同步地将转换后的发射数字BB信号输出到微处理器信号处理单元接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微处理器信号处理电路 (CPU) 26的发射数字BB信号(数字I信号和数字Q信号)经历与来自时钟发生器39的接 收符号时钟同步地信号电平转换过程以及并行位转换过程，然后与接收符号时钟同步地输 出到微波发射和接收单元接口 31。在微波发射和接收单元接口 31的转换电路中，来自微处理器信号处理单元接口 34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自时钟发生器39的接收符 号时钟同步地信号电平转换过程以及并行位转换过程，然后与接收符号时钟同步地输出到 D/A转换器25-1和25-2。在D/A转换器25-1和25_2中，来自微波发射和接收单元接口 31的发射数字BB 信号(数字I信号和数字Q信号)与来自时钟发生器39的接收符号时钟相同步地被转换 为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(M0D)23。在调制器(MOD) 23中，发射模拟BB信号(来自D/A转换器25-1和25-2的模拟I 信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。在第六实施例的数据处理终端系统中，不是第四实施例中的解调器(DEM) 22使用 调制波来再现载波以再现接收符号时钟，而是时钟发生器39使用来自变频器(CONV)40的 参考相位信号来再现接收符号时钟和载波。由于这一原因，在第六实施例的数据处理终端系统中，可以简化载波再现电路和接收符号时钟再现电路的配置，因为载波和接收符号时 钟是从相位比调制波更加清楚的参考相位信号中再现的。 在第六实施例的数据处理终端系统中，利用参考相位信号来再现载波和接收符号 时钟。由于这一原因，在第六实施例的数据处理终端系统中，可以改进所再现的载波和接收 符号时钟的相位噪声。这样，在第六实施例的数据处理终端系统中，除了第四实施例的效果之外，还可以 简化用于再现载波的载波再现电路以及用于再现接收符号时钟的接收符号时钟再现电路， 并且可以改进所再现的载波以及接收符号时钟的相位噪声。在第六实施例中，省略与前面 重复的描述。应该注意，在该实施例中，时钟发生器39具有载波再现电路。然而，可以是解调器 (DEM) 38而不是时钟发生器39具有载波再现电路。在这种情形中，时钟发生器39向解调 器(DEM) 38输出与参考相位信号同步的信号(例如，可以是接收符号时钟或参考相位信号 自身)。基于前面的描述，解调器(DEM) 38生成(再现)同相载波和正交载波，并且对QAM 调制波(同相调制波和正交调制波)执行相干检测，以转换为接收模拟BB信号，S卩，模拟同 相分量信号(模拟I信号)和模拟正交分量信号(模拟Q信号)，然后被输出到A/D转换器 24-1 和 24-2。另外，在第六实施例的数据处理终端系统中，调制和解调处理单元86在接收时将 来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6 ；在发射 时，将来自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信 号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本 发明并不限于前述形式。也就是说，调制和解调处理单元86还可以在接收时将来自高频处 理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的 接收数字BB信号输出到微处理器信号处理单元6 ；并且在发射时将来自微处理器信号处理 单元6的发射数字BB信号转换为发射RF信号作为发射调制波信号，并且将转换后的发射 RF信号输出到高频处理单元21。在这种情形中，在本发明第六实施例的数据处理终端系统的修改中，如图15所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。带通滤波器(BPF) 54具有接收信号带通滤波器(未示出)和 参考信号带通滤波器(未示出)。在带通滤波器(BPF)54的接收信号带通滤波器中，设置接收RF信号的频带。接收 信号带通滤波器只提取从低噪声放大器(LNA) 53提供的接收RF信号，并且将所提取的接收 RF信号输出到解调器(DEM) 38。在带通滤波器(BPF) 54的参考相位信号带通滤波器中，设置 参考相位信号的频带。参考相位信号带通滤波器只提取从从低噪声放大器(LNA) 53提供的 接收RF信号上叠加的参考相位信号，并且将所提取的参考相位信号输出到时钟发生器39。基于来自带通滤波器(BPF) 54的参考相位信号，时钟发生器39生成(再现)接收 符号时钟，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转 换器25-1和25-1、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及微处 理器信号处理电路(CPU) 26。A/D转换器24-1和24-l、D/A转换器25-1和25-1、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及微处理器信号处理电路(CPU) 26与来自时钟发生器39的接收符号时钟相同步地操作。时钟发生器39还基于来自带通滤波 器(BPF) 54的参考相位信号，生成(再现)载波，以输出到解调器(DEM) 38。解调器(DEM) 38将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。另外，在本发明中，作为第六实施例的数据处理终端系统的修改，如图20所示，第 六实施例的数据处理终端系统可以应用于第二实施例的数据处理终端系统。第六实施例的数据处理终端系统具有第二实施例中的微处理器信号处理单元4， 而不是微处理器信号处理单元6。如上所述，微处理器信号处理单元4具有微处理器信号 处理单元接口 47以及微处理器信号处理电路(CPU) 48。在第六实施例的数据处理终端系 统中，微波发射和接收单元11具有调制和解调处理单元86'，而不是调制和解调处理单元 86。调制和解调处理单元86'具有解调器(DEM) 38、调制器(MOD) 23、以及基带处理单元。 基带处理单元具有A/D转换器24-1和24-1、D/A转换器25_1和25_1、解码器(DEC) 71、编 码器(ENC) 72、微波发射和接收单元接口 46、以及时钟发生器39。这种情形中，时钟发生器39基于来自变频器(C0NV)40的参考相位信号来生成 (再现)接收符号时钟，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和 24-1、D/A转换器25-1和25-1、解码器(DEC) 71、编码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及微处理器信号处理电路(CPU) 48。A/D转换器24_1 和24-1、D/A转换器25-1和25_1、解码器(DEC)71、编码器(ENC) 72、微波发射和接收单元 接口 46、微处理器信号处理单元接口 47、以及微处理器信号处理电路(CPU) 48与来自时钟 发生器39的接收符号时钟相同步地操作。时钟发生器39还基于来自变频器(CONV)40的 参考相位信号来生成(再现)载波，并且将所生成(再现)的载波输出到解调器(DEM) 38。另外，在第六实施例的数据处理终端系统中，调制和解调处理单元86'在接收时 将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数据，并且将转换后的接收数据输出到微处理器信号处理单元4 ；在发射时将来自微处 理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信 号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。 也就是说，调制和解调处理单元86'还可以在接收时将来自高频处理单元21的作为接收 调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信 号处理单元4 ；并且在发射时将来自微处理器信号处理单元4的发射数据转换为发射RF信 号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。在这种情形中，在本发明第六实施例的数据处理终端系统的修改中，如图25所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。带通滤波器(BPF) 54具有接收信号带通滤波器(未示出)和 参考相位信号带通滤波器(未示出)。在带通滤波器(BPF)54的接收信号带通滤波器中，设置接收RF信号的频带。接收信号带通滤波器只提取从低噪声放大器(LNA) 53提供的接收RF信号，并且将所提取的接收 RF信号输出到解调器(DEM) 38。在带通滤波器(BPF) 54的参考相位信号带通滤波器中，设置 参考相位信号的频带。参考相位信号带通滤波器只提取从从低噪声放大器(LNA) 53提供的 接收RF信号上叠加的参考相位信号，并且将所提取的参考相位信号输出到时钟发生器39。基于来自带通滤波器(BPF) 54的参考相位信号，时钟发生器39生成(再现)接收 符号时钟，并且将所生成(再现)的接收符号时钟输出到A/D转换器24-1和24-1、D/A转 换器25-1和25-1、解码器(DEC) 71、编码器(ENC) 72、微波发射和接收单元接口 46、微处理 器信号处理单元接口 47、以及微处理器信号处理电路(CPU)48。A/D转换器24_1和24_1、 D/A转换器25-1和 25-1、解码器(DEC) 71、编码器(ENC) 72、微波发射和接收单元接口 46、 微处理器信号处理单元接口 47、以及微处理器信号处理电路(CPU) 48与来自时钟发生器39 的接收符号时钟相同步地操作。时钟发生器39还基于来自带通滤波器(BPF)54的参考相 位信号，生成(再现)载波，并且将所生成(再现)的载波输出到解调器(DEM) 38。解调器(DEM) 38将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和 24-1。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。第七实施例图8示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发 明第七实施例的数据处理终端系统。在第七实施例的数据处理终端系统中，除了第四实施 例的效果之外，不必使用接收符号时钟再现电路。在第七实施例中，省略与前面重复的描 述。第七实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元 13、以及微处理器信号处理单元6。天线51与微波发射和接收单元13是发射和接收装置 (通信装置)。微处理器信号处理单元6是数据处理终端。即，第七实施例的数据处理终端 系统具有微波发射和接收单元13，而不是第四实施例的数据处理终端系统中的微波发射和 接收单元7。以这样的方式来配置第七实施例的数据处理终端系统能够向/从微处理器信号 处理单元6中附上/拆除微波发射和接收单元13。在微波发射和接收单元13与微处理器 信号处理单元6分离时，用户可以将第七实施例的数据处理终端系统用作只具有微处理器 信号处理单元6的功能的数据处理终端。微波发射和接收单元13具有高频处理单元21以及调制和解调处理单元87。高频 处理单元21与第一实施例的高频处理单元21相同(见图2)。调制和解调处理单元87具有解调器(DEM)42、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、 微波发射和接收单元接口(I/F)31以及系统时钟发生器(CLOCK GEN) 41。调制器(MOD) 23、 A/D转换器24-1和24-2、D/A转换器25_1和25_2、以及微波发射和接收单元接口 31与第 四实施例中相同(见图5)。即，调制和解调处理单元87具有解调器(DEM) 42和系统时钟发 生器41，而不是第四实施例中调制和解调处理单元84的解调器(DEM) 22和时钟发生器35。
调制和解调处理单元87的解调器(DEM)42具有载波再现电路(未示出)。解调器(DEM) 42的载波再现电路与第一实施例中调制和解调处理单元81的解调器(DEM) 22的 载波再现电路相同。系统时钟发生器41通过自振荡生成系统时钟，并且将所生成的系统时钟输出到 A/D转换器24-1和24-2、D/A转换器25_1和25_2、微波发射和接收单元接口 31、微处理器 信号处理单元接口 34、以及微处理器信号处理电路(CPU) 26。接着，将描述在第七实施例的数据处理终端系统接收信号时的操作。省略与第四 实施例重复的操作的描述。在解调器(DEM) 42中，来自带通滤波器(BPF) 56的接收IF信号被转换为模拟I信 号和模拟Q信号作为接收模拟BB信号，然后被输出到A/D转换器24-1和24_2。通过系统时钟发生器41的自振荡，从系统时钟发生器41向A/D转换器24-1和 24-2、D/A转换器25-1和25_2、微波发射和接收单元接口 31、微处理器信号处理单元接口 34、以及微处理器信号处理电路(CPU) 26输出系统时钟。在A/D转换器24-1和24-2中，利用与来自系统时钟发生器41的系统时钟同步的 采样时钟，对来自解调器(DEM) 38的模拟I信号和模拟Q信号采样，并且被转换为数字I信 号和数字Q信号作为接收数字BB信号，然后被输出到微波发射和接收单元接口 31。在微波发射和接收单元接口 31的转换电路中，接收数字BB信号(来自A/D转换 器24-1和24-2的数字I信号和数字Q信号)经历了与来自系统时钟发生器41的系统时 钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微处理器 信号处理单元接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微波发射和接收单元接口 31的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器41的系 统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微处 理器信号处理电路(CPU) 26。基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信 号处理单元接口 34的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统时 钟发生器41的系统时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以及 数字波形整形处理，然后被转换为接收数据。这样，在微处理器信号处理电路(CPU) 26中， 也对接收数字BB信号(数字I信号和数字Q信号)执行数字波形整形处理以便再现波形， 从而确定接收数据。微处理器信号处理电路(CPU) 26基于应用程序(例如，电子邮件处理 程序)来处理接收数据。接着，将描述在第七实施例中的数据处理终端系统发射信号时的操作。省略与第 四实施例重复的操作的描述。在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处 理电路(CPU) 26基于通信处理程序，与来自系统时钟发生器41的系统时钟同步地对发射数 据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及 数字波形整形处理；将发射数据转换为发射数字BB信号(数字I信号和数字Q信号)；并 且与系统时钟同步地将转换后的发射数字BB信号输出到微处理器信号处理单元接口 34。在微处理器信号处理单元接口 34的转换电路中，来自微处理器信号处理电路(CPU) 26的发射数字BB信号(数字I信号和数字Q信号)经历与来自系统时钟发生器41的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到 微波发射和接收单元接口 31。在微波发射和接收单元接口 31的转换电路中，来自微处理器信号处理单元接口 34的发射数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器41的 系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到D/ A转换器25-1和25-2。在D/A转换器25-1和25_2中，来自微波发射和接收单元接口 31的发射数字BB 信号(数字I信号和数字Q信号)与来自系统时钟发生器41的系统时钟相同步地被转换 为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(M0D)23。在调制器(MOD) 23中，发射模拟BB信号(来自D/A转换器25-1和25-2的模拟I 信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。在第七实施例的数据处理终端系统中，在微处理器信号处理电路(CPU)26中也对 数字BB信号(数字I信号和数字Q信号)执行数字波形整形处理，以便再现波形从而确 定接收数据。由于这一原因，在解调器(DEM)42中不必使用用于再现接收符号时钟的接收 符号时钟再现电路。这样，在第七实施例的数据处理终端系统中，除了第四实施例的效果之 夕卜，接收符号时钟再现电路不是必要的。另外，在第七实施例的数据处理终端系统中，调制和解调处理单元87在接收时将 来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元6 ；在发射 时，将来自微处理器信号处理单元6的发射数字BB信号转换为发射中频信号(发射IF信 号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本 发明并不限于前述形式。也就是说，调制和解调处理单元87还可以在接收时将来自高频处 理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的 接收数字BB信号输出到微处理器信号处理单元6 ；并且在发射时将来自微处理器信号处理 单元6的发射数字BB信号转换为发射RF信号，并且将转换后的发射RF信号输出到高频处 理单元21。在这种情形中，在本发明第七实施例的数据处理终端系统的修改中，如图16所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 42将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和24-2。A/D转换器24-1和24-2、D/A转换器25-1和25-2、微波发射和接收单元接口 31、 微处理器信号处理单元接口 34、以及微处理器信号处理电路(CPU) 26与来自系统时钟发生 器41的系统时钟相同步地操作。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。另外，在本发明第七实施例的数据处理终端系统中，如图21所示，第七实施例的 数据处理终端系统可以应用于第二实施例的数据处理终端系统。
第七实施例的数据处理终端系统可以具有第二实施例中的微处理器信号处理单 元4，而不是微处理器信号处理单元6。如上所述，微处理器信号处理单元4具有微处理器 信号处理单元接口 47以及微处理器信号处理电路(CPU) 48。在第七实施例的数据处理终端 系统中，微波发射和接收单元13具有调制和解调处理单元87'，而不是调制和解调处理单 元87。调制和解调处理单元87'具有解调器(DEM)42以及基带处理单元。基带处理单元 具有调制器(M0D)23、A/D转换器24-1和24_1、D/A转换器25_1和25_1、解码器(DEC) 71、 编码器(ENC) 72、微波发射和接收单元接口 46、以及系统时钟发生器41。这种情形中，系统时钟发生器41通过自振荡生成系统时钟，并且将所生成的系统 时钟输出到A/D转换器24-1和24-1、D/A转换器25_1和25_1、解码器(DEC) 71、编码器 (ENC) 72、微波发射和接收单元接口 46、微处理器 信号处理单元接口 47、以及微处理器信号 处理电路(CPU) 48。A/D转换器24-1和24-1、D/A转换器25-1和25_1、解码器(DEC) 71、编 码器(ENC) 72、微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及微处理器 信号处理电路(CPU)48与来自系统时钟发生器41的系统时钟相同步地操作。同样，在第七实施例的数据处理终端系统中，调制和解调处理单元87'在接收时 将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数据，并且将转换后的接收数据输出到微处理器信号处理单元4 ；在发射时将来自微处 理器信号处理单元4的发射数据转换为发射中频信号(发射IF信号)作为发射调制波信 号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述形式。 也就是说，调制和解调处理单元87'还可以在接收时将来自高频处理单元21的作为接收 调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理器信 号处理单元4 ；并且在发射时将来自微处理器信号处理单元4的发射数据转换为发射RF信 号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。在这种情形中，在本发明第七实施例的数据处理终端系统的修改中，如图26所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 42将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB 信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器 24-1和24-1。A/D转换器24-1和24_1、D/A转换器25-1和25_1、解码器(DEC) 71、编码器 (ENC) 72、微波发射和接收单元接口 46、微处理器信号处理单元接口 47、以及微处理器信号 处理电路(CPU)48与来自系统时钟发生器41的系统时钟相同步地操作。 调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。第八实施例图9示出了使用微波波段正交幅度调制波的数据处理终端系统的配置，作为本发 明第八实施例的数据处理终端系统。在第八实施例的数据处理终端系统中，除了第七实施 例的效果之外，即使微波发射和接收单元与微处理器信号处理单元由于某种原因被分开， 微处理器信号处理单元中的微处理器信号处理电路(CPU)也能在所有时间都工作。在第八 实施例中，省略与前面重复的描述。第八实施例的数据处理终端系统具有连接到网络的天线51、微波发射和接收单元15、以及微处理器信号处理单元16。天线51与微波发射和接收单元15是发射和接收装置(通信装置)。微处理器信号处理单元16是数据处理终端。即，第八四实施例的数据处理 终端系统具有微波发射和接收单元15以及微处理器信号处理单元16，而不是第七实施例 的数据处理终端系统中的微波发射和接收单元13以及微处理器信号处理单元6。微波发射和接收单元15具有高频处理单元21以及调制和解调处理单元88。高频 处理单元21与第一实施例的高频处理单元21相同(见图2)。调制和解调处理单元88具有解调器(DEM)42、调制器(MOD) 23、以及基带处理单 元。基带处理单元具有模数(A/D)转换器24-1和24-2、数模(D/A)转换器25_1和25_2、以 及微波发射和接收单元接口(I/F)101。解调器(DEM)42、调制器(MOD) 23、A/D转换器24_1 和24-2、D/A转换器25-1和25_2与第七实施例中相同(见图8)。微波发射和接收单元接 口(I/F) 101具有与上述微波发射和接收单元接口(I/F)31相同的功能，但是具有与微波发 射和接收单元接口(I/F)31不同的系统时钟输入和输出。微处理器信号处理单元16具有微处理器信号处理单元接口(I/F) 102、微处理器 信号处理电路(CPU) 26、以及系统时钟发生器(CL0CKGEN)33。微处理器信号处理电路26与 第七实施例中相同(见图8)。微处理器信号处理单元接口(I/F) 102具有与上述微处理器 信号处理单元接口(I/F)34相同的功能，但是具有与上述微处理器信号处理单元接口(I/ F) 34不同的系统时钟输入和输出。系统时钟发生器33通过自振荡生成系统时钟，并且将所生成的系统时钟输出到 A/D转换器24-1和24-2、D/A转换器25_1和25_2、微波发射和接收单元接口 101、微处理 器信号处理单元接口 102、以及微处理器信号处理电路(CPU) 26。以这样的方式来配置第八实施例的数据处理终端系统能够向/从微处理器信号 处理单元16中附上/拆除微波发射和接收单元15。即使在微波发射和接收单元15与微处 理器信号处理单元16分离时，微处理器信号处理电路(CPU) 26也可以与来自系统时钟发生 器33的系统时钟相同步地执行存储器中存储的多个程序中不使用微波发射和接收功能的 通用程序(例如，电子表格处理和字处理)(未示出)。微处理器信号处理电路(CPU) 26还 可以执行通用数据处理(只使用数据处理终端的功能的处理)。换言之，用户可以将第八实 施例的数据处理终端系统用作只具有微处理器信号处理单元16的功能的数据处理终端。接着，将描述在第八实施例的数据处理终端系统接收信号时的操作。省略与第七 实施例重复的操作的描述。在解调器(DEM) 42中，来自带通滤波器(BPF) 56的接收IF信号被转换为模拟I信 号和模拟Q信号作为接收模拟BB信号，然后被输出到A/D转换器24-1和24_2。通过系统时钟发生器33的自振荡，从系统时钟发生器33向A/D转换器24_1和 24-2、D/A转换器25-1和25_2、微波发射和接收单元接口 101、微处理器信号处理单元接口 102、以及微处理器信号处理电路(CPU) 26输出系统时钟。在A/D转换器24-1和24-2中，利用与来自系统时钟发生器33的系统时钟同步的 采样时钟，对来自解调器(DEM) 38的模拟I信号和模拟Q信号采样，并且被转换为数字I信 号和数字Q信号作为接收数字BB信号，然后与系统时钟同步地输出到微波发射和接收单元 接口 101。在微波发射和接收单元接口 101的转换电路中，接收数字BB信号(来自A/D转换器24-1和24-2的数字I信号和数字Q信号)经历了与来自系统时钟发生器33的系统时 钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微处理器 信号处理单元接口 102。 在微处理器信号处理单元接口 102的转换电路中，来自微波发射和接收单元接口 101的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器33的 系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到微 处理器信号处理电路(CPU) 26。基于微处理器信号处理电路(CPU)26所执行的通信处理程序中，来自微处理器信 号处理单元接口 102的接收数字BB信号(数字I信号和数字Q信号)经历了与来自系统 时钟发生器33的系统时钟同步地纠错过程、解码过程、标识数据去除过程、傅立叶变换、以 及数字波形整形处理，然后与系统时钟同步地转换为接收数据。这样，在微处理器信号处理 电路(CPU) 26中，对接收数字BB信号(数字I信号和数字Q信号)执行数字波形整形处理 以便再现波形，以确定接收数据。微处理器信号处理电路(CPU) 26基于应用程序(例如，电 子邮件处理程序)来处理接收数据。接着，将描述在第八实施例中的数据处理终端系统发射信号时的操作。省略与第 七实施例重复的操作的描述。在基于应用程序(例如，电子邮件处理程序)生成发射数据之后，微处理器信号处 理电路(CPU) 26基于通信处理程序，与来自系统时钟发生器33的系统时钟同步地对发射数 据执行用于纠错的冗余数据添加过程、编码过程、标识数据添加过程、反傅立叶变换、以及 数字波形整形处理；并且与系统时钟同步地将发射数字BB信号(数字I信号和数字Q信 号)输出到微处理器信号处理单元接口 102。在微处理器信号处理单元接口 102的转换电路中，来自微处理器信号处理电路 (CPU) 26的发射数字BB信号(数字I信号和数字Q信号)经历与来自系统时钟发生器33 的系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到 微波发射和接收单元接口 101。在微波发射和接收单元接口 101的转换电路中，来自微处理器信号处理单元接口 102的发射数字BB信号(数字I信号和数字Q信号)经历了与来自系统时钟发生器33的 系统时钟同步地信号电平转换过程以及并行位转换过程，然后与系统时钟同步地输出到D/ A转换器25-1和25-2。 在D/A转换器25-1和25_2中，来自微波发射和接收单元接口 101的发射数字BB 信号(数字I信号和数字Q信号)与来自系统时钟发生器33的系统时钟相同步地被转换 为发射模拟BB信号(模拟I信号和模拟Q信号)，然后被输出到调制器(M0D)23。在调制器(MOD) 23中，来自D/A转换器25-1和25-2的发射模拟BB信号(模拟I 信号和模拟Q信号)被转换为发射IF信号，然后被输出到带通滤波器(BPF)62。在上述第八实施例的数据处理终端系统中，微处理器信号处理单元16的系统时 钟发生器33向A/D转换器24-1和24-2、D/A转换器25_1和25_2、微波发射和接收单元接 口 101、微处理器信号处理单元接口 102、以及微处理器信号处理电路(CPU) 26输出系统时 钟。由于这一原因，即使微波发射和接收单元15与微处理器信号处理单元16由于某种原 因被分开，也通过系统时钟发生器33的自振荡向微处理器信号处理电路(CPU) 26输出系统时钟。因此，微处理器信号处理电路(CPU) 26与来自系统时钟发生器33的系统时钟相同步 地定时操作。这样，在第八实施例的数据处理终端系统中，除了第七实施例的效果之外，即 使微波发射和接收单元15与微处理器信号处理单元16由于上述原因被分开，微处理器信 号处理单元16中的微处理器信号处理电路(CPU) 26也在所有时间中都操作。另外，在第八实施例的数据处理终端系统中，调制和解调处理单元88在接收时将 来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接收 数字BB信号，并且将转换后的接收数字BB信号输出到微处理器信号处理单元16 ；在发射 时，将来自微处理器信号处理单元16的发射数字BB信号转换为发射中频信号(发射IF信 号)作为发射调制波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本 发明并不限于前述形式。也就是说，调制和解调处理单元88还可以在接收时将来自高频处 理单元21的作为接收调制波信号的接收RF信号转换为接收数字BB信号，并且将转换后的 接收数字BB信号输出到微处理器信号处理单元16 ；并且在发射时将来自微处理器信号处 理单元16的发射数字BB信号转换为发射RF信号作为发射调制波信号，并且将转换后的发 射RF信号输出到高频处理单元21。在这种情形中，在本发明第八实施例的数据处理终端系统的修改中，如图17所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 42将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB信 号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器24-1 和24-1。A/D转换器24-1和24_2、D/A转换器25_1和25_2、微波发射和接收单元接口 101、 微处理器信号处理单元接口 102、以及微处理器信号处理电路(CPU) 26与来自系统时钟发 生器33的系统时钟相同步地操作。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。另外，在本发明第八实施例的数据处理终端系统中，如图22所示，第八实施例的 数据处理终端系统可以应用于第二实施例的数据处理终端系统。第八实施例的数据处理终端系统具有微处理器信号处理单元16'，而不是微处理 器信号处理单元16。微处理器信号处理单元16'具有第二实施例的微处理器信号处理电 路(CPU) 48、微处理器信号处理单元接口 104、以及上述系统时钟发生器33。微处理器信号 处理单元接口 104具有与上述微处理器信号处理单元接口 47相同的功能，但是具有与上述 微处理器信号处理单元接口 47不同的系统时钟输入和输出。在第八实施例的数据处理终端系统中，微波发射和接收单元9具有调制和解调处理单元88'，而不是调制和解调处理单元88。调制和解调处理单元88'具有解调器 (DEM) 42、调制器(MOD) 23、以及基带处理单元。基带处理单元具有A/D转换器24_1和24_1、 D/A转换器25-1和25-1、解码器(DEC)71、编码器(ENC) 72、以及微波发射和接收单元接口 103。微波发射和接收单元接口 103具有与上述微波发射和接收单元接口 46相同的功能， 但是具有与上述微波发射和接收单元接口 46不同的系统时钟输入和输出。这种情形中，系统时钟发生器33通过自振荡生成系统时钟，并且将所生成的系统 时钟输出到A/D转换器24-1和24-1、D/A转换器25_1和25_1、解码器(DEC) 71、编码器(ENC) 72、微波发射和接收单元接口 103、微处理器信号处理单元接口 104、以及微处理器信 号处理电路(CPU) 48。A/D转换器24-1和24-l、D/A转换器25-1和25_1、解码器(DEC) 71, 编码器(ENC) 72、微波发射和接收单元接口 103、微处理器信号处理单元接口 104、以及微处 理器信号处理电路(CPU)48与来自系统时钟发生器33的系统时钟相同步地操作。同样，在第八实施例的数据处理终端系统中，调制和解调处理单元88'在接收时 将来自高频处理单元21的作为接收调制波信号的接收中频信号(接收IF信号)转换为接 收数据，并且将转换后的接收数据输出到微处理器信号处理单元16'；在发射时将来自微 处理器信号处理单元16'的发射数据转换为发射中频信号(发射IF信号)作为发射调制 波信号，并且将转换后的发射IF信号输出到高频处理单元21。然而，本发明并不限于前述 形式。也就是说，调制和解调处理单元88'还可以在接收时将来自高频处理单元21的作为 接收调制波信号的接收RF信号转换为接收数据，并且将转换后的接收数据输出到微处理 器信号处理单元16'；并且在发射时将来自微处理器信号处理单元16'的发射数据转换为 发射RF信号作为发射调制波信号，并且将转换后的发射RF信号输出到高频处理单元21。
在这种情形中，在本发明第八实施例的数据处理终端系统的修改中，如图27所 示，高频处理单元21具有双工器(DUP) 52、低噪声放大器(LNA) 53、带通滤波器(BPF) 54和 60、以及功率放大器(PA) 59。解调器(DEM) 42将来自带通滤波器(BPF) 54的接收RF信号转换为接收模拟BB 信号(模拟I信号和模拟Q信号)，并且将转换后的接收模拟BB信号输出到A/D转换器 24-1和24-1。A/D转换器24-1和24_1、D/A转换器25-1和25_1、解码器(DEC) 71、编码器 (ENC) 72、微波发射和接收单元接口 103、微处理器信号处理单元接口 104、以及微处理器信 号处理电路(CPU)48与来自系统时钟发生器33的系统时钟相同步地操作。调制器(MOD) 23将发射模拟BB信号(模拟I信号和模拟Q信号)转换为发射RF 信号；并且将转换后的发射RF信号通过带通滤波器(BPF) 60输出到功率放大器(PA) 59。在第一至第八实施例以及修改中，并且在第四至第八实施例以及修改中，已经描 述正交幅度调制信号(QAM调制信号)的情形。然而，本发明还可以应用于以符号为单位来 传输数字数据的情形，包括幅度调制、相位调制、频率调制以及其他调制。另外，在第一至第 八实施例中，本发明不仅可以应用于使用微波的无线通信，还可以应用于使用光的有线通 信。在这种情形中，高频RF信号可以被作为在载波中使用光的调制波的高频信号代替根据本发明第一实施例和第二实施例中的数据处理终端系统，可以实现小型化。 根据本发明第一实施例和第二实施例中的数据处理终端系统，可以实现低功耗。根据本发 明第一实施例和第二实施例中的数据处理终端系统，可以实现低发热。根据本发明第一实 施例和第二实施例中的数据处理终端系统，可以实现降低成本。根据本发明第二实施例中 的数据处理终端系统，可以防止吞吐量减小。根据本发明第一实施例和第二实施例中的数 据处理终端系统，改进了实用性(便携性、经济效率)。根据本发明第三实施例中的数据处 理终端系统，除了第一实施例的效果之外，还实现了第二实施例的效果。根据本发明第四实 施例中的数据处理终端系统，除了第三实施例的效果之外，还可以根据符号时钟接收侧的 用途来改变与接收符号时钟同步的符号时钟。根据本发明第五实施例中的数据处理终端系 统，除了第三实施例的效果之外，即使不从微波发射和接收单元向微处理器信号处理单元 输出接收符号时钟，微处理器信号处理单元中的微处理器信号处理电路(CPU)也能在所有时间都操作。根据本发明第六实施例中的数据处理终端系统，除了第四实施例的效果之外，还可以简化用于再现载波的载波再现电路以及用于再现接收符号时钟的接收符号时钟再 现电路，并且还能改进所再现的载波和接收符号时钟的相位噪声。根据本发明第七实施例 中的数据处理终端系统，除了第四实施例的效果之外，接收符号时钟再现电路也不是必需 的。根据本发明第八实施例中的数据处理终端系统，除了第七实施例的效果之外，即使在微 波发射和接收单元与微处理器信号处理单元由于某种原因被分开时，微处理器信号处理单 元中的微处理器信号处理电路(CPU)也能在所有时间都操作。
权利要求
一种无线电系统，包括无线电单元，以及与所述无线电单元分开设置的信号处理单元，其中所述无线电单元包括时钟生成电路，被配置为生成时钟；接收信号转换电路，被配置为从接收无线电信号中产生接收数字信号；以及第一接口，被配置为响应于所述时钟进行操作，以及其中所述信号处理单元包括与所述第一接口连接的第二接口，被配置为响应于所述时钟进行操作；以及处理部分，被配置为转换通过所述第一和第二接口提供的所述接收数字信号，并获取无线电条件信息。
2.根据权利要求1所述的无线电系统，其中所述处理部分通过纠错过程获取所述无线 电条件信息。
3.根据权利要求1所述的无线电系统，其中所述处理部分基于所述无线电条件信息执 行反馈过程。
4.根据权利要求1所述的无线电系统，其中所述第一和第二接口之一具有并行位转换 功能。
5.根据权利要求1所述的无线电系统，其中所述处理部分执行傅立叶变换过程。
6.根据权利要求1所述的无线电系统，其中所述接收信号转换电路响应于所述时钟进 行操作。
7.根据权利要求1所述的无线电系统，其中所述处理部分响应于所述时钟进行操作。
8.根据权利要求1至7之一所述的无线电系统，其中所述信号处理单元包括提供电 路，被配置为通过所述第二接口向所述无线电单元提供发射数字信号，以及其中所述无线电单元包括发射信号转换电路，被配置为从通过所述第一和第二接口 提供的所述发射数字信号中产生发射无线电信号。
9.根据权利要求8所述的无线电系统，其中所述提供电路响应于所述时钟进行操作。
10.根据权利要求8所述的无线电系统，其中所述发射信号转换电路响应于所述时钟 进行操作。
11. 一种无线电系统，包括 无线电单元，以及与所述无线电单元分开设置的信号处理单元， 其中所述无线电单元包括 用于生成时钟的时钟生成装置；用于从接收无线电信号中产生接收数字信号的接收信号转换装置；以及 用于响应于所述时钟进行操作的第一接口装置，以及 其中所述信号处理单元包括与所述第一接口装置连接的第二接口装置，用于响应于所述时钟进行操作；以及 处理装置，用于转换通过所述第一和第二接口装置提供的所述接收数字信号，并获取 无线电条件信息。
12. 一种无线电系统，包括 无线电单元，以及与所述无线电单元分开设置的信号处理单元， 其中所述无线电单元包括 第一接口，被配置为输出时钟，以及接收信号转换电路，被配置为从接收无线电信号中产生接收数字信号；以及 其中所述信号处理单元包括与所述第一接口连接的第二接口，被配置为响应于所述时钟进行操作；以及 处理部分，被配置为转换通过所述第一和第二接口提供的所述接收数字信号，并获取 无线电条件信息。
13.根据权利要求12所述的无线电系统，其中所述处理部分通过纠错过程获取所述无 线电条件信息。
14.根据权利要求12所述的无线电系统，其中所述处理部分基于所述无线电条件信息 执行反馈过程。
15.根据权利要求12所述的无线电系统，其中所述第一和第二接口之一具有并行位转 换功能。
16.根据权利要求12所述的无线电系统，其中所述处理部分执行傅立叶变换过程。
17.根据权利要求12所述的无线电系统，其中所述接收信号转换电路响应于所述时钟 进行操作。
18.根据权利要求12所述的无线电系统，其中所述处理部分响应于所述时钟进行操作。
19.根据权利要求12至18之一所述的无线电系统，其中所述信号处理单元包括提供 电路，被配置为通过所述第二接口向所述无线电单元提供发射数字信号，以及其中所述无线电单元包括发射信号转换电路，被配置为从通过所述第一和第二接口 提供的所述发射数字信号中产生发射无线电信号。
20.根据权利要求19所述的无线电系统，其中所述提供电路响应于所述时钟进行操作。
21.根据权利要求19所述的无线电系统，其中所述发射信号转换电路响应于所述时钟 进行操作。
22.一种无线电系统，包括 无线电单元，以及与所述无线电单元分开设置的信号处理单元， 其中所述无线电单元包括 用于输出时钟的第一接口装置，以及用于从接收无线电信号中产生接收数字信号的接收信号转换装置；以及 其中所述信号处理单元包括与所述第一接口装置连接的第二接口装置，用于响应于所述时钟进行操作；以及 处理装置，用于转换通过所述第一和第二接口装置提供的所述接收数字信号，并获取 无线电条件信息。
全文摘要
一种信息处理终端系统包括信息处理终端(6)；以及发射和接收单元(5)，其可以附加到信息处理终端上。发射和接收单元(5)将来自网络的接收波信号转换为接收模拟基带信号。发射和接收单元(5)与时钟同步地将接收模拟基带信号转换为接收数字基带信号。信息处理终端(6)与时钟同步地将接收数字基带信号转换为接收数据，并与时钟同步地将发射数据转换为发射数字基带信号。发射和接收单元(5)与时钟同步地将发射数字基带信号转换为发射模拟基带信号。发射和接收单元(5)将发射模拟基带信号转换为发射调制波信号，以输出到网络。
文档编号H04B1/40GK101820296SQ20101016516
公开日2010年9月1日 申请日期2004年3月31日 优先权日2003年4月1日
发明者大贺敬之 申请人:日本电气株式会社