一种抗干扰功率放大系统的制作方法

文档序号:7902472阅读:268来源:国知局
专利名称:一种抗干扰功率放大系统的制作方法
技术领域
本实用新型涉及无线通信领域,尤其是一种抗干扰功率放大系统。
技术背景随着中国移动通信网络的建成,各移动运营商将工作重点逐步的由网络建设转移 到对网络的优化;无线直放站以其低成本,适应能力强、产品多样化,成为了网络优化产品 中重要的一员;但是,无线直放站在工程应用时存在干扰和自激问题,普通的无线直放站已 经不能够满足网络优化建设的标准
实用新型内容
本实用新型的目的就在于针对上述技术之不足,提供一种抗干扰功率放大系统, 它不仅可以抗干扰,而且还能解决自激问题,能够满足网络优化建设的需求。本实用新型的技术方案是一种抗干扰功率放大系统,它主要包括双工器、低噪放、智能抵消模块、功放、智能 监控模块,两端的双工器分别与捐助天线和服务天线相连,两双工器之间存在由低噪放、智 能抵消模块、功放以及ALC所构成的上、下行双链路,低噪放、智能抵消模块、功放依次相 连,低噪放与功放之间跨连ALC ;所述的智能抵消模块,其包括FPGA和DSP,FPGA与DSP通 信;所述的捐助天线与服务天线之间的隔离度不低于增益15db ;所述的双工器采用微型超 薄的FBAR双工器;所述的低噪放采用高集成抗干扰放大模块;所述的功放采用高线性放大
ο本实用新型的有益效果是本实用新型它可以接收基站信号,并通过内部处理将信号进行处理放大;也将接 收到的弱覆盖区手机信号进行处理并放大,返回基站;在放大过程中能抗干扰、控制自激; 达到对弱覆盖区信号的优化作用。


以下结合附图和实施例进一步对本实用新型说明。图1是本实用新型的结构框图。图2是本实用新型智能抵消模块原理图。图3是本实用新型FPGA与DSP组合结构框图。
具体实施方式
如图1-3所示,一种抗干扰功率放大系统,它主要包括双工器、低噪放、智能抵消 模块、功放、智能监控模块,两端的双工器分别与捐助天线和服务天线相连,两双工器之间 存在由低噪放、智能抵消模块、功放以及ALC所构成的上、下行双链路,低噪放、智能抵消模 块、功放依次相连,低噪放与功放之间跨连ALC ;[0013]所述的智能抵消模块,其包括FPGA和DSP,将FPGA和DSP全数字处理技术应用于 智能抵消模块,在加法器、滤波器、反馈控制器上分别使用这种技术,实现运算量最大的乘 法和低通滤波环节,可以解决延时问题;采用FPGA并行实现运算量最大的混频相乘和低通 滤波环节,提高整体运算速度,同事生成相位载波、混频相乘的基频和2倍频信号;采用DSP 实现微分、交叉相乘、相减、积分和高频滤波环节,通过采用浮点数进行运算,提高了解调精 度,DSP与FPGA之间具体采用中断方式进行通信;所述的智能抵消模块采用PGC(相位载 波)解调技术作为动态抵消控制计算方式PGC[1]解调技术一般用于消除双臂干涉仪中由于环境因素引起的相位漂移,在干 涉仪中引入相位载波信号Ccos ω Ot,则干涉输出是Il= A+Bcos (Ccos ω Ot+ φ (t))式中A是直流偏置,B是干涉项幅值,C是载波幅值,ωΟ是载波角频率,Φ (t) = D cos ω St+ Φ (t),D cos ω St是被测信号,D是被测信号幅值,ω S是被测信号角频率,Φ (t) 是相位漂移;使用载波基频Gcos ω Ot和2倍频HcoS2 ω Ot分别对干涉输出进行混频相乘和低 通滤波,得到12 = -BGJl (C) sin Φ (t)13 = -BHJ2 (C) cos Φ (t)式中G是载波基频幅值,H是2倍频幅值,Jl J2是第1阶、第2阶Bessel函数;对于12、13分别进行微分,得到14 = -BGJl (C) Φ ‘ (t) cos Φ (t)15 = -BHJ2 (C) Φ ‘ (t) sin Φ (t)然后13*14、12*15的交叉相乘,得到16 = B2GHJ1 (C) J2 (C) Φ ‘ (t) cos2 Φ (t)17 = -B2GHJ1 (C) J2 (C) Φ ' (t) sin2 Φ (t)再用16减去17,得到18 = B2GHJ1 (C) J2 (C) Φ ‘ (t)对进行积分,得到19 = B2GHJ1 (C) J2 (C) Φ (t)对19进行高通滤波,得到110 = B2GHJ1 (C) J2 (C) Dcos ω St即被测信号Dcos ω St被完整解调出来,同时消除了 Φ (t)的影响;所述的双工器采用微型超薄的FBAR双工器;所述的低噪放采用高集成抗干扰放 大模块;所述的功放采用高线性放大器。本实用新型是通过数字处理,捕捉跟踪外部泄露路径的传输特性,该传输特性可 以等效于一个FIR滤波器(镜像滤波器);将要发送的信号输入FIR滤波器,理想情况下 FIR滤波器输出和接收信号中外部泄露信号完全一样,这样就可以在输入信号中减掉FIR 滤波器输出,从而抑制干扰;由于外部泄露环境是未知的和变化的,抗干扰放大系统需要镜 首先在反馈抑制校准状态捕捉泄露路径的传输特性,并在正常工作时不断地跟踪外部环境 变化。[0036]在反馈抑制校准状态,整个电路断开,发射信号为随机信号,智能抵消模块电路在 这段时间内快速捕捉外部环境参数。反馈抑制校准状态持续2-3S时间。反馈抑制校准状 态之后进入反馈抑制跟踪状态,正常传输业务信号。对自激现象的控制方法自激首先使信号幅度异常增大;本实用新型中,每个选频通道都会根据该通道的 功率和增益分配设定一功率门限,有一个修正增益提供对通道增益的动态控制;通常修正 增益为Odb,整个通道增益等于设定的标称增益,一旦信号功率超过门限就快速降低修正增 益,使整个通道增益下降;反之,若信号功率低于某门限、修正增益低于Odb,也会使修正增 益缓慢回升;如果修正增益下降超过24db,就控制电路进入反馈抑制校准状态,中断业务 信号传输,重新捕捉泄露路径的传输特性;实际上除了刚开机会进入反馈抑制校准状态,其 它时间很少有可能进入反馈抑制校准状态,因为修正增益总能减小到使电路自激消除,此 时捐助天线与服务天线之间的隔离度不低于增益15db,信号幅度恢复正常,而一旦信号幅 度正常,没有溢出或饱和,ICS跟踪电路总能捕捉到正确的环境参数,消除干扰信号,检测到 信号功率降低,使修正增益回升。
权利要求一种抗干扰功率放大系统,其特征在于它主要包括双工器、低噪放、智能抵消模块、功放、智能监控模块,两端的双工器分别与捐助天线和服务天线相连,两双工器之间存在由低噪放、智能抵消模块、功放以及ALC所构成的上、下行双链路,低噪放、智能抵消模块、功放依次相连,低噪放与功放之间跨连ALC;所述的智能抵消模块,其包括FPGA和DSP,FPGA与DSP通信;所述的捐助天线与服务天线之间的隔离度不低于增益15db。
2.根据权利要求1所述的一种抗干扰功率放大系统,其特征在于所述的双工器采用 微型超薄的FBAR双工器。
3.根据权利要求1所述的一种抗干扰功率放大系统,其特征在于所述的低噪放采用 高集成抗干扰放大模块。
4.根据权利要求1所述的一种抗干扰功率放大系统,其特征在于所述的功放采用高 线性放大器。
专利摘要本实用新型涉及无线通信领域,尤其是一种抗干扰功率放大系统;该放大系统,主要包括双工器、低噪放、智能抵消模块、功放、智能监控模块;所述的智能抵消模块,其包括FPGA和DSP,FPGA与DSP通信。本实用新型可以接收基站信号,并通过内部处理将信号进行处理放大;也将接收到的弱覆盖区手机信号进行处理并放大,返回基站;在放大过程中能抗干扰、控制自激;达到对弱覆盖区信号的优化作用。
文档编号H04B7/15GK201674468SQ20102022328
公开日2010年12月15日 申请日期2010年6月11日 优先权日2010年6月11日
发明者张波 申请人:张波
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1