专利名称：一种单载波超宽带接收机芯片的制作方法
一种单载波超宽带接收机芯片技术领域
本申请涉及芯片设计技术领域，特别是涉及一种单载波超宽带接收机芯片。
技术背景
超宽带技术是目前很具竞争力的短距离高空间容量(通信量/平方米)的一种新型无线技术，预期在空天网络、军事通信、数字家庭、无线局域网(WLAN)、无线个域网 (WPAN)、Ad-Hoc网、无线传感器网等很多领域都有广阔的应用前景。超宽带系统可以实现频带共享，研究认为，这种技术可以和其他窄带系统同时工作。超宽带通信技术是一种非传统的、新颖的无线传输技术，它通常采用极宽的频谱(相对带宽大于20%或绝对带宽大于 500MHz)传送信息。
单载波超宽带(SC-UWB)方案是一种短距离无线通信技术，相对于目前超宽带主流的多带正交频分复用(MB-OFDM)方案，SC-UWB不仅满足高速的要求，还克服了 MB-OFDM高峰均比、对定时频偏要求高的缺点，有利于单片化实现。
对于单载波超宽带接收机芯片来说，由于芯片的结构复杂，关键模块众多，既要有数字模块又要有模拟模块，因此，对芯片版图结构进行合理规划至关重要，尤其是数字模块与模拟模块，既要相互隔离又要相互通信。如果版图设计不合理，不仅可能造成高频模拟信号对数字信号的串扰，还会造成布局布线的拥塞以及时序无法收敛。由于上述设计上的困难，目前还没有设计出一种合理高效的单载波超宽带接收机芯片。发明内容
本申请所要解决的技术问题是提供一种能够避免数模信号相互串扰、时序无法收敛、布局布线拥塞等现象的合理高效的单载波超宽带接收机芯片。
为了解决上述问题，本申请公开了一种单载波超宽带接收机芯片，包括数字版图区和模拟版图区，其中，
所述数字版图区包括
并行均衡器与载波恢复联合环路版图区，用于消除接收机芯片接收信号的码间干扰以及跟踪载波相位，分别与交织器版图区和RAM版图区相连；
交织器版图区，用于将连续的误码打散，分别与同步模块版图区和译码器版图区相连；
同步模块版图区，用于帧同步、载波同步和定时同步，分别与译码器版图区和RAM 版图区相连；
译码器版图区，用于将经过编码的发射机发送的信号译码输出，与RAM版图区相连；
RAM版图区，用于存储译码器版图区中的回溯路径信息；
所述模拟版图区包括
模数转换器版图区，用于将输入的模拟信号转换为数字信号，与所述数字版图区中的译码器版图区相连。
优选的，所述芯片还包括焊盘版图区，位于芯片版图的周围和芯片的4个角上。
优选的，所述焊盘版图区包括86个输入输出焊盘版图和4个角连接输入输出接口版图。
优选的，所述模数转换器版图区包括参考电压产生网络版图区、比较器版图区、串并转换器版图区和接口版图区。
优选的，所述参考电压产生网络版图区、比较器版图区、串并转换器版图区和接口版图区的周围均设有深N阱隔离带。
优选的，所述比较器版图区为全差分预放加比较器的版图结构。
优选的，所述译码器版图区中译码器为维特比译码器。
优选的，所述RAM版图区中RAM为双端口 RAM。
与现有技术相比，本申请包括以下优点
本申请的单载波超宽带接收机芯片分成七个版图区，其中包括三类版图区，分别为数字版图区、模拟版图区和焊盘版图区，在设计时数字版图区和模拟版图区分别设计，最后通过数模拼接技术拼接在一起。单载波超宽带接收机芯片的各个版图区布局合理，为布线预留了充足的空间，优化了各版图区之间的接口时序，同时使用高效的数模拼接技术使高频模拟信号对数字信号的影响减到最小，避免了数字模拟信号的相互干扰。
图1是本申请一种单载波超宽带接收机芯片的结构图2是本申请一种单载波超宽带接收机芯片中模数转换器版图区的结构图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式
对本申请作进一步详细的说明。
参照图1，示出了本申请一种单载波超宽带接收机芯片的结构图，该芯片由7个版图区组成，包括第一版图区10、第二版图区20、第三版图区30、第四版图区40、第五版图区 50、第六版图区60和第七版图区70。
其中，第一版图区10、第二版图区20、第三版图区30、第四版图区40、第五版图区 50和第六版图区60被所述第七版图区70所包围。
所述第一版图区10与第二版图区20相连，所述第一版图区10与第五版图区50相连；所述第二版图区20与第三版图区30相连，所述第二版图区20与第四版图区40相连； 所述第三版图区30与第四版图区40相连，所述第三版图区30与第五版图区50相连，所述第三版图区30与第六版图区60相连；所述第四版图区40与第五版图区50相连；所述第七版图区70平均分布在所述单载波超宽带接收机芯片版图的周围和四个角上。
在实际应用中，第一版图区为并行均衡器与载波恢复联合环路版图区，主要用于消除接收机芯片接收信号的码间干扰以及跟踪载波相位，所述均衡器与载波恢复联合环路版图区通过数字流程自动产生布局布线。
第二版图区为交织器版图区，主要用于将连续的误码打散，从而利于译码器正确纠错，所述交织器版图区通过数字流程自动产生布局布线。
第三版图区为同步模块版图区，主要用于帧同步、载波同步和定时同步，从而接收机能正确地获取所需信息，所述同步模块版图区通过数字流程自动产生布局布线。
第四版图区为维特比(Viterbi)译码器版图区，主要用于将经过编码的发射机发送的信号译码输出，所述维特比(Viterbi)译码器版图区通过数字流程自动产生布局布线。
第五版图区为双端口 RAM版图区，主要用于Viterbi译码中回溯路径信息的存储， 所述双端口 RAM是自主设计的IP核。
第六版图区为高速模数转换器版图区，用于将输入的模拟信号转换为数字信号， 从而使单载波超宽带接收机能数字化实现。
第七版图区为焊盘(PAD)版图区，具体包括86个输入输出PAD版图和4个角连接输入输出接口版图；所述86个输入输出PAD版图分布在所述单载波超宽带接收机芯片版图的周围，所述4个角连接输入输出接口版图位于所述单载波超宽带接收机芯片版图的四个角—t ο
在七个版图区中，第一版图区、第二版图区、第三版图区、第四版图区和第五版图区为数字版图区，第六版图区为模拟版图区，这两类版图区分别进行设计，最终通过数模拼接技术拼接在一起，从而能够有效地达到数模隔离的目的。
数字部分和模拟部分的PAD版图区的供电分别形成一个电源环，两个电源环通过背靠背的二极管相连，以使整个版图的电流形成一个回路，同时能够防止击穿，达到实现静电保护的目的。
参照图2，示出了本申请一种单载波超宽带接收机芯片中模数转换器版图区的结构图。
该模数转换器版图区包括参考电压产生网络版图区601、比较器版图区602、串并转换器版图区603和与数字部分的接口版图区604。
其中，参考电压产生网络版图区601、比较器版图区602、串并转换器版图区603位于模数转换器芯片版图的中央，接口版图区604位于模数转换器芯片版图的右侧。参考电压产生网络版图区601与比较器版图区602相连，比较器版图区602与串并转换器版图区 603相连，版图区603与版图区604相连。
在实际应用中，参考电压产生网络版图区601由电阻网络构成，用于产生比较器的参考电压，电阻网络上下呈对称分布。
比较器版图区602是整个模数转换器版图的核心，采用了全差分预放加比较器的版图结构，更好地抑制了数字噪声，提高了共模抑制比，同时通过在复位相关断比较器的尾电流并增加一对上拉PMOS管，既提高了比较器的速度又节约了功耗。
串并转换器版图区603由一系列逻辑门搭建而成，用于将高速串行信号转换为较低速的并行信号。
与数字部分接口版图区604是一堆并行线路，用于将模数转换器输出的数字信号传递给数字版图区。
位于模数转换器版图区周围的PAD版图区包括23个输入输出PAD版图，每个PAD 版图中都有静电保护电路，对于高频时钟输入PAD，还有整形和放大电路。
本申请提供的单载波超宽带接收机芯片的各个版图区布局合理，为布线预留了充足的空间，优化了各版图区之间的接口时序，同时使用高效的数模拼接技术使高频模拟信号对数字信号的影响减到最小，避免了数字模拟信号的相互干扰。
以上对本申请所提供的一种单载波超宽带接收机芯片，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想， 在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
权利要求
1.一种单载波超宽带接收机芯片，其特征在于，包括数字版图区和模拟版图区，其中， 所述数字版图区包括并行均衡器与载波恢复联合环路版图区，用于消除接收机芯片接收信号的码间干扰以及跟踪载波相位，分别与交织器版图区和RAM版图区相连；交织器版图区，用于将连续的误码打散，分别与同步模块版图区和译码器版图区相连；同步模块版图区，用于帧同步、载波同步和定时同步，分别与译码器版图区和RAM版图区相连；译码器版图区，用于将经过编码的发射机发送的信号译码输出，与RAM版图区相连； RAM版图区，用于存储译码器版图区中的回溯路径信息； 所述模拟版图区包括模数转换器版图区，用于将输入的模拟信号转换为数字信号，与所述数字版图区中的译码器版图区相连。
2.根据权利要求1所述的芯片，其特征在于，还包括焊盘版图区，位于芯片版图的周围和芯片的4个角上。
3.根据权利要求2所述的芯片，其特征在于，所述焊盘版图区包括86个输入输出焊盘版图和4个角连接输入输出接口版图。
4.根据权利要求1所述的芯片，其特征在于，所述模数转换器版图区包括参考电压产生网络版图区、比较器版图区、串并转换器版图区和接口版图区。
5.根据权利要求4所述的芯片，其特征在于，所述参考电压产生网络版图区、比较器版图区、串并转换器版图区和接口版图区的周围均设有深N阱隔离带。
6.根据权利要求4所述的芯片，其特征在于，所述比较器版图区为全差分预放加比较器的版图结构。
7.根据权利要求1所述的芯片，其特征在于，所述译码器版图区中译码器为维特比译码器。
8.根据权利要求1所述的芯片，其特征在于，所述RAM版图区中RAM为双端口RAM。
全文摘要
本申请提供了一种单载波超宽带接收机芯片，包括数字版图区和模拟版图区，其中，数字版图区包括并行均衡器与载波恢复联合环路版图区，用于消除接收机芯片接收信号的码间干扰以及跟踪载波相位，分别与交织器版图区和RAM版图区相连；交织器版图区，用于将连续的误码打散，分别与同步模块版图区和译码器版图区相连；同步模块版图区，用于帧同步、载波同步和定时同步，分别与译码器版图区和RAM版图区相连；译码器版图区，用于将经过编码的发射机发送的信号译码输出，与RAM版图区相连；RAM版图区，用于存储译码器版图区中的回溯路径信息；模拟版图区包括模数转换器版图区，用于将输入的模拟信号转换为数字信号，与译码器版图区相连。
文档编号H04B1/7163GK102523017SQ20111039397
公开日2012年6月27日 申请日期2011年12月1日 优先权日2011年12月1日
发明者栾志斌, 葛宁, 裴玉奎 申请人:清华大学