专利名称：一种modis中频数字信号接收方法
技术领域：
本发明涉及一种MODIS中频数字接收机，属于卫星通信技术领域。
背景技术：
MODIS (中分辨率成像光谱仪)是搭载在terra和aqua卫星上的一个重要的传感器，是卫星上唯一将实时观测数据通过X波段向全世界直接广播，并可以免费接收数据并无偿使用的星载仪器，全球许多国家和地区都在接收和使用MODIS数据。MODIS扫描周期为 1. 477秒，每条扫描线沿扫描方向有13M个Pixels，沿卫星轨道方向有10个IKMD的IF0V。 白天扫描每个点在两个MODIS包中传输，第一个包传输IFOV 1 5，第二个包传输IFOV 6 10利用CCSDS进行了封装，使用(255，22 RS解码进行纠错。整个CCSDS包(包括同步码4个字节)长度为IOM字节。裸数据是最原始的地面接收数据，它含有满足CCSDS标准(CCSDS102. 0-B-4)的数据包(CADU)。它经过格式化同步、去扰、RS纠错、格式转变等相应的步骤和程序，处理成为MODIS 0级数据产品。MODIS数据产品对气象、农业等有极大的指导作用。近几年随着我国高速数据通信业务的发展，尤其是卫星通信领域应用的需求，自主开发实现高速的MODIS数字接收机变得十分必要。一个完整的E0S/M0DIS卫星数据接收系统包括 !跟踪天线及天线控制器、波导馈源及X波段LNA、EOS-AMl下变频器、MODIS中频数字接收机(QPSK解调器、Viterbi解调器、RS解码器)、高速数据摄入卡、计算机和ShineTek2000E0S SHOP V1.0处理软件包)。而 MODIS中频数字接收机是中频接收极为关键的一环。MODIS信号经过天线、高频头、和下变频器，从射频端变频得到70MHz中频信号。 MODIS中频数字接收机的任务就是对输入的中频信号进行QPSK数字解调、Viterbi译码帧同步、解交织和RS解码功能。输出经过RS解码后的数据到PC端，进行数据格式转换，得到MODIS 0级数据产品。随着DVB技术在世界范围内广泛应用，各芯片制造厂商竞相角逐 DVB信道解码、信源解码芯片市场，投入巨资开发DVB新产品，并提出了各自的开发方案，这使得目前市场上的芯片种类繁多。DVB-S标准提供了一套完整的适用于卫星传输的数字电视系统规范，选定IS0/IEC MPEG-2标准作为音频及视频的编码压缩方式，对信源编码进行了统一；随后对 MPEG-2码流进行打包形成传输流(TS)，进行多个传输流复用，然后进行信道编码和数字调制，最后通过卫星进行传输。但是MODIS接收有其特殊性。它的数据处理过程中在交织和RS编码与DVB-S系统的处理是不一样的，DVB-S系统采用的是 RS (204，188)的编码，并且交织深度为5，而MODIS数据采用(255，223) RS的编码，交织深度为4。所以如果直接采用市场上通用的数字解调芯片来进行中频接收的话，是不能正确得到 MODIS数据的。这就需要应用到单片机和可编程芯片对其进行控制和扩展，来实现MODIS的中频接收。
发明内容
为了克服现有的解调解码芯片只针对DVB-S系统，与MODIS信号接收有部分的不同，设计了一种符合MODIS信号接收标准的接收机。利用DVB-S解调芯片的部分功能实现QPSK解调和Viterbi译码，并通过现场可编程门阵列(FPGA)来实现帧同步、解交织和 (255，223) RS解码功能。这样既节省了设计成本，并满足数据处理要求和数据速度。为实现上述目的，本发明所采用的技术方案是—种MODIS中频数字信号接收方法，对从射频端变频得到的中频信号进行QPSK数字解调、Viterbi译码、帧同步、解交织和RS解码后的输出数据到PC端，进行数据格式转换， 得到MODIS 0级数据产品；其中，QPSK数字解调及Viterbi译码通过DVB-S解调芯片实现， 其特征在于采用单片机和可编程芯片对DVB-S解调芯片进行控制和扩展，来实现MODIS信号的中频数字信号接收，具体方法是(1)选用STV(^99B数字解调芯片，它包含两个I、Q输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS解码的前向纠错单元；(2)选用MSP430F169单片机通过I2C总线向STV(^99B芯片内部的寄存器写控制字，屏蔽掉解交织和(204，188) RS解码；(3)在STV(^99B芯片的输出端连接一个包括(255，22 RS解码的模块，完成帧同步、解交织和RS解码，上述(255，22 RS解码模块通过设置的现场可编程门阵列FPGA来实现，可编程门阵列FPGA选用)(C3S2000芯片，通过软件ISE，编写VerilogHDL语言程序， 经过仿真、配置、下载到芯片内部，XC3S2000芯片内部包括数据帧同步模块、解交织模块和 (255，223)1 解码模块，定义)^352000芯片的I/O引脚为input [7:0] 8路并行输入信号，接STV(^99B的数据输出；elk 驱动时钟，接STV(^99B的时钟输出；output [7:0] :8路并行输出信号，输出解码后的MODIS数据。所说数据的帧同步是利用同步码1ACFFC1DH的自相关性确定帧的同步位置，从而将位流转换成字节流，并将有效数据并行输入去交织器和RS码解码器，为了寻找数据包的有效帧头，采用帧同步标志位的检测状态机即状态转移图来控制，根据检测到的不同触发条件来进行状态的转移，定义检测状态机有5个状态S1、S2、S3、S4、S5，触发条件是同步码的每个字节1A、CF、FC、1D，检测状态机初始状态在Si，检测数据是否是帧同步标志的第一个字节，如果是，该字节则转向状态S2，在下一个周期，如果检测到帧同步标志的第二个字节则转向到状态S3，反之，则转向状态Si，并重新检测帧同步标志的第一个字节，如此依次进行，直到转向状态S5并在该状态接收一个数据包长度的数据，共255个字节，然后转向状态Si，重新开始检测帧同步标志。所说解交织采用深度为4的分组解交织，该分组解交织器就是把经过帧处理后的255*4个数据存入4行255列的存储矩阵中，再将数据按一定的顺序读出，解交织就是按行顺序写入，同时按列顺序读出，完成解交织；解交织器输出的是255个字节的外码 (255，22 RS编码数据，Sbit并行输入RS解码器中，RS解码算法分为三步第一步是由接收到的码字R(X)来计算出伴随式S;第二步是由伴随式找出错误图样E(X)；第三步是由 R(X)-E(X)得到最可能发送的码字C(X)，完成译码，RS解码器含有伴随式计算模块、BM算法模块、钱氏搜索模块、Forney计算模块和校正模块，其中(1)伴随式计算模块采用嵌套的乘累加运算结构Sj =((…(代―辟内+7—υ +A _2)a(6"+J-r> +式―3)α(ν/—υ + …+ 代>^。+/—υ +7
式中h表示伴随式S(X)的第j位的系数，j = 0. . . 31 ；R表示译码器输入端接收到的码字，η = 0. . . 254 ； α表示有限数域的一个本源元；硬件结构用流水线硬件结构实现，在伴随式计算模块的输入接收到的码字之前， 所有的寄存器都要清零，经过255个时钟周期后，表示接收完所有的255个符号码字后，就可以得出全部的32个伴随式，当这32个伴随式全为零，则表示接收到的码字没有误码，当得到的伴随式不全为零，则表示接收的码字中含有误码，接下来就根据这些伴随式来纠正误码；(2)当32个伴随式都求出以后，通过改进的BM算法来求错误多项式，为了实现流水操作，采用FIR的滤波器结构来实现，在迭代过程中错误多项式Λ (χ)多项式的系数除了 A0的计算只需要一个乘法器，其它的系数计算则需要2个乘法器和1个加法器，所用的加法器是有限域加法器，将各位的系数进行异或计算，乘法器使用的是有限域乘法器，采用的是变量有限域乘法；(3)钱氏搜索模块根据改进的BM算法得到的Λ (χ)来搜索错误位置，依次将 α+1)，α_(η_2)，...，依次代入Λ(χ)，若A(a_i) = 0，则表示在该位置有误码；Λ (χ)表示求的的错误多项式，α表示有限数域的一个本源元，η = 0. . . 254 ；(4)R)rney计算模块根据改进的BM算法，在求出等价的错误位置多项式Λ (χ)后， 通过Ω (χ) = Λ (χ) S (χ) (modx2t)，求出错误值计算多项式Ω (X)，Forney算法计算式如下
Λ (α )式中Ei表示求的的第i个码字的错误图样，Λ ‘ ( α 1表示错误多项式的求导， i = 0... 254，这样就得到了错误图样E，与接收数据R(X)相加即得到解码后的数据，由中频数字接收机得到的解码数据输出，通过接口电路与PC相连，或者连接到后续电路中。本发明的优点及有益效果MODIS被誉为“图谱合一的新一代遥感传感器”，它能够出色的完成对地球大气圈、 水圈、生物圈以及岩石圈等的立体多尺度观测。它能够看清楚地球表面250m见方的物体。 两颗卫星每天可对同一地区进行多次观测，高质量、丰富的观测数据给地理学、地质学、生物科学、水文学、气象气候学等学科研究提供了有力的基础数据支持，为近十年来遥感学科的快速发展做出了重要的贡献。作为多波段光学遥感传感器，MODIS可谓“眼观六路”，其数据不仅常常被直接应用于火灾、沙尘暴、冰、雪、洪涝、干旱等多种灾害的研究和监测工作中，它还为短期气象监测和中长期气候预报立下汗马功劳。国内厂家及科研机构对EOS接收系统现处于调研、技术准备，前期开发阶段。而整个接收系统的搭建是个复杂的过程，并不像DVB-S那样可以有多种方案选择。针对于此，提出了对MODIS接收中重要环节中频数字接收的开发，增强了它的通用性。本发明是基于通用数字卫星解调芯片和可编程芯片的一个信号中频接收模块，通过对芯片外围电路的设计和对其部分功能的控制，利用FPGA来实现外码解码和帧处理过程，实现对MODIS卫星信号的接收。可以直接应用于MODIS接收系统。提供了明确的接口，方便与射频前端和后端软件的连接。
图1是中频接收模块系统结构框图；图2是STV(^99B解调芯片电路；
图3是MSP430F169单片机控制电路；图4是电源供电电路；图5是帧处理、解交织和RS解码模块结构框图；图 6 是 Xilinx SPARTAN3 系列 XC3S2000_FG676 部分电路；图7是帧同步检测控制状态机状态图；图8是055，223) RS解码器子模块连接框图。
具体实施例方式根据MODIS数据调制方式，MODIS解调器的主要性能指标如下1、输入中频频率70MHz ；输入电平_25dBm _55dBm。2、解调方式QPSK ；解调门限Eb/No彡5dB。3、信息速率13. 125Mb/s 禾Π 15Mb/s。4、载波捕获范围优于士400KHZ，载波捕获时间我300ms。5、解码方式卷积译码=CONV (7,1/2)、CONV (7，3/4)可选，RS 解码=RS (255, 223)， 交织深度1=4。6、解码输出解码数据。本发明采用意法半导体公司STV(^99B数字解调芯片，根据MODIS解调解码要求， 通过单片机对STV(^99B芯片进行控制。STV(^99B芯片是意法半导体公司开发的用于数字卫星广播的带有前向纠错(FEC)的多标准解调器。它包含两个I、Q输入的A/D转换器，一个多标准的BPSK和QPSK解调器和一个带有Viterbi和RS解码的前向纠错单元。其内部采样频率最高可达到90MHz，单路最高解调速率可达到50Mbps。STV(^99B可通过I2C总线对其进行控制，MSP430F169单片机通过I2C总线向芯片内部的寄存器写控制字，来达到屏蔽掉解交织和(204，188) RS解码的功能，完成MODIS信号需要的解调解码任务。STV(^99B只是输出经过Viterbi内码译码后的数据，在接收过程中，还需要对数据进行帧同步、解交织和 RS解码处理。因此在STV(^99B芯片的输出端加了一个包括(255，22 RS解码的模块，完成帧处理、解交织和RS解码功能。本发明利用高速现场可编程门阵列(FPGA)来实现上述功能。采用的是Xilinx公司的Spartan-3系列的XC3S2000芯片，XC3S2000芯片包括了 200 万门电路，46080个逻辑单元，720Kbits的BRAM存储块，320Kbits的distributed RAM，还包括4个数字时钟管理模块，565个I/O引脚。它的工作电压需要+3. 3V，+2. 5V和+1. 25V, 其中+3. 3V是FPGA的I/O端口的供电电源，+2. 5V是FPGA的辅助供电电源，+1. 25V是FPGA 的内核供电电源。通过Xilinx公司的开发软件ISE，编写VerilogHDL语言程序，经过仿真、 配置、下载到芯片内部，达到所需要的功能。FPGA芯片内部模块包括帧同步模块、解交织模块、和(255，22 RS解码模块。定义I/O引脚为input [7:0] 8路并行输入信号，接STV(^99B的数据输出；elk 驱动时钟，接STV(^99B的时钟输出；output [7:0] :8路并行输出信号，输出解码后的MODIS数据。如图1所示，射频前端接收的信号经过下变频混频得到模拟的I、Q两路中频信号，
7作为输入接入到中频接收机的输入端，即STV(^99B的输入引脚。STV0299B的硬件外围配置电路原理图如图2所示，输出端输出8路并行信号。单片机MSP430F169与STV(^99B通过 I2C总线连接，电源芯片TPS70451提供供电电源。MSP430F169的最小系统如图3所示，主要有复位电路和晶振电路。图4是电源电路的原理图，可以提供3. 3V、1.8V和可变的电源。 MSP430F169内部有I2C控制寄存器，因此可以直接通过中断程序，读取STV(^99B中各个寄存器的地址，并向寄存器中写数据，进行控制。本发明中通过单片机修改屏蔽了解交织寄存器和(204，188) RS解码寄存器的控制字。经过STV(^99B解调和Viterbi译码后输出的数据包符合CCSDS标准。进入FPGA 设计的信号处理模块，信号处理的过程及设计的译码模块结构框图如图5所示。这里采用的是Xilinx公司的Spartan-3系列的)(C3S2000芯片，图6是)(C3S2000芯片的部分输入输出及配置电路原理图。数据的帧同步是利用同步码(1ACFFC1DH)的自相关性确定帧的同步位置，从而将位流转换成字节流。并将有效数据并行输入去交织器和RS码解码器。为了寻找数据包的有效帧头，这里采用帧同步标志位的检测状态机来控制。检测状态机即状态转移图，根据检测到的不同触发条件来进行状态的转移，是FPGA设计中的常用方法。定义检测状态机有5个状态S1、S2、S3、S4、S5，触发条件是同步码的每个字节1A、CF、FC、1D。状态机初始状态在Si，检测数据是否是帧同步标志的第一个字节，如果是该字节则转向状态 S2，在下一个周期，如果检测到帧同步标志的第二个字节则转向到状态S3，反之，则转向状态Si，并重新检测帧同步标志的第一个字节。这样依次进行，直到转向状态S5，并在该状态接收一个数据包长度的数据，共255个字节，然后转向状态Si，重新开始检测帧同步标志。 图7所示就是检测状态机的状态转移图。本发明中采用的是深度为4的分组解交织，该分组解交织器就是把经过帧处理后的255*4个数据存入4行255列的存储矩阵中，再将数据按一定的顺序读出，这个过程就完成了对255*4个数据的解交织工作。去交织就是按行顺序写入，同时按列顺序读出，完成去交织。解交织器输出的是255个字节的外码(255，22 RS编码数据，Sbit并行输入RS 解码器中。整个解码模块的结构框图如图8所示。RS解码算法分为三步第一步是由接收到的码字ROO来计算出伴随式S;第二步是由伴随式找出错误图样E(X)；第三步是由 R(X)-E(X)得到最可能发送的码字C(X)，完成译码。译码器结构有伴随式计算模块、BM算法模块、钱氏搜索模块、Forney计算模块和校正模块。1、伴随式计算模块可以采用嵌套的乘累加运算结构，如Sj = {{..{Rn_xaiA+J-X) +Rn_2)aiA+J-X) +式―3)c^+/—υ +... + τ^α1^+·7—υ +《°式中h表示伴随式S(x)的第j位的系数，j = 0. . . 31。R表示译码器输入端接收到的码字，η = 0. . . 254。α表示有限数域的一个本源元。硬件结构可以用流水线硬件结构实现。在输入接收到的码字之前，所有的寄存器都要清零，经过255个时钟周期后，表示接收完所有的255个符号码字后，就可以得出全部的32个伴随式。当这32个伴随式全为零，则表示接收到的码字没有误码，当得到的伴随式不全为零，则表示接收的码字中含有误码，接下来就根据这些伴随式来纠正误码。2、当32个伴随式都求出以后，就可以通过BM算法来求错误多项式，为了实现流水操作，这里采用的是FIR的滤波器结构来实现。在迭代过程中Λ (χ)多项式的系数除了 Atl 的计算只需要一个乘法器，其它的系数计算则需要2个乘法器和1个加法器。这里所用的加法器也是有限域加法器，只要将各位的系数进行异或计算就可以了，乘法器使用的也是有限域乘法器，这里采用的是变量有限域乘法。3、钱(Chien)搜索模块由改进的BM算法可知，Λ(χ)是可以用来搜索错误位置的，方法就是依次将 α+1)，α_(η_2)，...，依次代入Λ(χ)，若A(a_i) = 0，则表示在该位置有误码。Λ (χ)表示求的的错误多项式。α表示有限数域的一个本源元。η = 0. . . 254。4、Forney 计算模块在改进的BM算法中可以看出，在求出等价的错误位置多项式Λ (χ)后，可以通过 Ω (χ) = Λ (χ) S (χ) (modx2t)，求出错误值计算多项式Ω (χ)0在硬件实现中也可以采用FIR 滤波器结构来实现。而i^rney算法计算式如下
Λ (a )式中Ei表示求的的第i个码字的错误图样。Λ' ( a 1表示错误多项式的求导。 i = 0... 254。这样就得到了错误图样E，与接收数据R(X)相加即得到解码后的数据。由中频接收机得到的解码后数据输出可以通过接口电路与PC相连，或者连接到后续电路中。
权利要求
1.一种MODIS中频数字信号接收方法，对从射频端变频得到的中频信号进行QPSK数字解调、Viterbi译码、帧同步、解交织和RS解码后的输出数据到PC端，进行数据格式转换， 得到MODIS 0级数据产品；其中，QPSK数字解调及Viterbi译码通过DVB-S解调芯片实现， 其特征在于采用单片机和可编程芯片对DVB-S解调芯片进行控制和扩展，来实现MODIS信号的中频数字信号接收，具体方法是(1)选用STV(^99B数字解调芯片，它包含两个I、Q输入的A/D转换器，一个多标准的 BPSK和QPSK解调器和一个带有Viterbi和RS解码的前向纠错单元；(2)选用MSP430F169单片机通过I2C总线向STV(^99B芯片内部的寄存器写控制字，屏蔽掉解交织和(204，188) RS解码；(3)在STV(^99B芯片的输出端连接一个包括(255，22;3)RS解码的模块，完成帧同步、解交织和RS解码，上述(255，223) RS解码模块通过设置的现场可编程门阵列FPGA来实现，可编程门阵列FPGA选用)(C3S2000芯片，通过软件ISE，编写VerilOgHDL语言程序，经过仿真、 配置、下载到芯片内部，XC3S2000芯片内部包括数据帧同步模块、解交织模块和(255，223) RS解码模块，定义)(C3S2000芯片的I/O引脚为input [7:0] 8路并行输入信号，接STV(^99B的数据输出；elk 驱动时钟，接STV(^99B的时钟输出；output [7:0] 8路并行输出信号，输出解码后的MODIS数据。
2.根据权利要求1所述的MODIS中频数字信号接收方法，其特征在于从STV(^99B输出的Viterbi译码数据的帧同步是利用同步码1ACFFC1DH的自相关性确定帧的同步位置， 从而将位流转换成字节流，并将帧同步后的交织数据并行输入解交织器和RS码解码器，为了寻找数据包的有效帧头，采用帧同步标志位的检测状态机即状态转移图来控制，根据检测到的不同触发条件来进行状态的转移，定义检测状态机有5个状态S1、S2、S3、S4、S5，触发条件是同步码的每个字节1A、CF、FC、1D，检测状态机初始状态在Si，检测数据是否是帧同步标志的第一个字节，如果是，该字节则转向状态S2，在下一个周期，如果检测到帧同步标志的第二个字节则转向到状态S3，反之，则转向状态Si，并重新检测帧同步标志的第一个字节，按照这样的状态转移方式依次进行，直到转向状态S5并在该状态接收一个数据包长度的交织数据，共255个字节，然后转向状态Si，重新开始检测帧同步标志。
3.根据权利要求1所述的MODIS中频数字信号接收方法，其特征在于解交织采用深度为4的分组解交织，该分组解交织器就是把经过帧处理后的255*4个数据存入4行255列的存储矩阵中，再将存入的编码数据按行顺序写入，同时按列顺序读出，完成解交织；解交织器输出的是255个字节的外码(255，223) RS编码数据，Sbit并行输入RS解码器中，RS解码算法分为三步第一步是由接收到的码字ROO来计算出伴随式S ；第二步是由伴随式找出错误图样E(X)；第三步是由R(X)-E(X)得到最可能发送的码字C(X)，完成解码，RS解码器含有伴随式计算模块、BM算法模块、钱氏搜索模块、Forney计算模块和校正模块，其中(1)伴随式计算模块采用嵌套的乘累加运算结构Sj = {{..{Rn_xaiA+J-X) +Rn_2)aiA+J-X) +式―3)a(V/—υ +…+ 代仁内+7—υ +《式中h表示伴随式S(x)的第j位的系数，j = 0. . . 31 ；R表示解码器输入端接收到的码字，η = 0. . . 254 ； α表示有限数域的一个本源元；硬件结构用流水线硬件结构实现，在伴随式计算模块的输入接收到的码字之前，所有的寄存器都要清零，经过255个时钟周期后，表示接收完所有的255个符号码字后，就可以得出全部的32个伴随式，当这32个伴随式全为零，则表示接收到的码字没有误码，当得到的伴随式不全为零，则表示接收的码字中含有误码，接下来就根据这些伴随式来纠正误码；(2)当32个伴随式都求出以后，通过改进的BM算法来求错误多项式，为了实现流水操作，采用FIR的滤波器结构来实现，在迭代过程中错误多项式Λ(χ)多项式的系数除了 Atl 的计算只需要一个乘法器，其它的系数计算则需要2个乘法器和1个加法器，所用的加法器是有限域加法器，将各位的系数进行异或计算，乘法器使用的是有限域乘法器，采用的是变量有限域乘法；(3)钱氏搜索模块根据改进的BM算法得到的Λ(χ)来搜索错误位置，依次将α^， α_(η_2)，...，a^l依次代入人⑴，若人…力=0，则表示在该位置有误码；A (χ)表示求的的错误多项式，α表示有限数域的一个本源元，η = 0. . . 254 ；(4)Rrniey计算模块根据改进的BM算法，在求出等价的错误位置多项式Λ(χ)后，通过 Ω (χ) = Λ (χ) S (χ) (modx2t)，求出错误值计算多项式Ω (χ)，Forney算法计算式如下‘Λ (α ')式中Ei表示求的的第i个码字的错误图样，Λ ‘ ( α -O表示错误多项式的求导，i = 0. . . 254,这样就得到了错误图样E，与接收数据R(X)相加即得到解码后的数据，由中频数字接收机得到的解码数据输出，通过接口电路与PC相连，或者连接到后续电路中。
全文摘要
一种MODIS中频数字信号接收方法，对从射频端变频得到的中频信号进行QPSK数字解调、Viterbi译码、帧同步、解交织和RS解码后的输出数据到PC端，进行数据格式转换，得到MODIS0级数据产品；其中，QPSK数字解调及Viterbi译码通过DVB-S解调芯片实现，其特征在于采用单片机和可编程FPGA芯片对DVB-S解调芯片进行控制和扩展，来实现MODIS信号的中频数字信号接收。
文档编号H04B1/16GK102523010SQ20111040257
公开日2012年6月27日 申请日期2011年12月7日 优先权日2011年12月7日
发明者孔维萍, 宗鹏, 韩潇 申请人:南京航空航天大学