专利名称：数字通信系统中的数字信号的处理方法和装置的制作方法
技术领域：
本发明涉及数字通信领域，尤其涉及一种数字通信系统中的数字信号的处理方法和装置。
背景技术：
全数字解调是指整个解调过程都采用数字电路来处理的解调方式。在接收端，模拟中频信号经过A/D(Analog/Digital，模拟/数字)采样后，转换成数字信号，之后将该数字信号送入数字电路，该数字电路可以为FPGA(Field-Programmable Gate Array,现场可编程门阵列)。然后，由数字电路完成整个解调过程，该解调过程具体包括数字下变频、匹配 滤波、码元同步、定时同步、载波同步和信道解码等操作。由于整个解调过程都在数字电路内部实现，因此全数字解调器具有可靠性高、灵活性大、体积下以及实现硬件平台通用化等优点。在全数字解调中，要求实现码元盲同步，即在帧同步之前先进行码元同步，现有技术中还没有实现码元盲同步的方法。
发明内容
本发明的实施例提供了一种数字通信系统中实现码元盲同步的方法和装置，以实现数字通信系统的接收端和发送端进行码元盲同步。一种数字通信系统中的数字信号的处理方法，包括对数字通信系统的接收端接收到的数字信号进行存储；利用抽取控制系数和插值滤波系数对所述存储的数字信号进行数据抽取，所述抽取控制系数和插值滤波系数根据插值滤波处理已经输出的数字信号通过插值控制过程计算得到；利用所述插值滤波系数对所述数据抽取后的数字信号进行插值滤波处理，将插值滤波处理后的数字信号输出，并根据所述插值滤波处理后的数字信号计算得到新的抽取控制系数和插值滤波系数。一种数字通信系统中的数字信号的处理装置，包括数据存储模块，用于对数字通信系统的接收端接收到的数字信号进行存储；数据抽取模块，用于利用抽取控制系数和插值滤波系数对所述存储的数字信号进行数据抽取，所述抽取控制系数和插值滤波系数根据插值滤波处理已经输出的数字信号通过插值控制过程计算得到；插值滤波处理模块，用于利用所述插值滤波系数对所述数据抽取后的数字信号进行插值滤波处理，将插值滤波处理后的数字信号输出，并根据所述插值滤波处理后的数字信号计算得到新的抽取控制系数和插值滤波系数。由上述本发明的实施例提供的技术方案可以看出，本发明实施例在数字通信系统的全数字解调中在接收端实现了码元盲同步，并通过对定时误差和环路滤波的优化，提高了全数字解调的系统性能。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例一提供的一种数字通信系统中的数字信号的处理方法的原理示意图；图2为本发明实施例一提供的一种数字通信系统中实现码元盲同步的方法的处理流程图； 图3为本发明实施例一提供的一种数字通信系统中实现码元盲同步的方法中的插值滤波计算过程的原理示意图；图4为本发明实施例一提供的一种数字通信系统中实现码元盲同步的方法中的当前实际最好采样时间点nTi的计算过程的原理示意图；图5为本发明实施例一提供的一种数字通信系统中实现码元盲同步的方法中的定时误差的计算过程示意图；图6为本发明实施例二提供的一种数字通信系统中的数字信号的处理装置的具体结构图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。为便于对本发明实施例的理解，下面将结合附图以几个具体实施例为例做进一步的解释说明，且各个实施例并不构成对本发明实施例的限定。实施例一该实施例提供了一种数字通信系统中的数字信号的处理方法的原理示意图如图I所示，该方法的具体处理流程如图2所示，包括如下的处理步骤步骤21、对数字通信系统的接收端接收到的数字信号进行寄存。在数字通信系统的接收端，通过数字电路对经过A/D采样后得到的数字信号进行解调，该解调过程中包括码元盲同步的处理过程。在码元盲同步过程中，首先需要通过寄存器对数字信号进行存储。寄存器存储数字信号时以码元为单元，并且按照码元的先后顺序依次存储。在实际应用中，为了后续的插值滤波处理方便，通常采用4个寄存器来存储上述数字信号，4个寄存器的系数分别为CO、Cl、C2、C3。步骤22、利用插值控制过程传输过来的的插值滤波系数、抽取控制系数对上述寄存器存储的数字信号进行数据抽取。
在数据抽取处理过程，根据插值控制过程传输过来的插值滤波系数un+1和抽取控制系数mn+1对上述寄存器存储的数字信号进行数据抽取。设当前码元的插值滤波系数为un，当前码元的抽取控制系数为mn，下一个码元的插值滤波系数为un+1，下一个码元的抽取控制系数为mn+1，判断mn+1+un+1的值比mn+un的值是否大于等于设定的数值，该设定的数值可以为2，如果是，则将接收端接收到的信号中的一个码元输入到所述寄存器中存储，丢掉所述寄存器中存储的数字信号的排列在最前列的一个码元；否则，将接收端接收到的信号中的设定数量的码元输入到所述寄存器中存储，将寄存器中存储的数字信号的排列在最前列的设定数量的码元输出。上述设定数量为后续的插值滤波处理过程一次处理的数字信号的数量，比如，插值滤波处理过程一次处理4个数字信号，则上述设定数量为4。重复执行上述数据抽取过程，将抽取得到的数字信号传输给插值滤波处理过程。步骤23、利用插值控制过程传输过来的插值滤波系数对上述数据抽取过程传输过来的数字信号进行插值滤波处理。对上述数据抽取过程传输过来的数字信号的各个码元依次采样，利用插值控制过程传输过来的插值滤波系数对采样后的数字信号进行插值滤波处理。当插值滤波处理过程一次处理4个数字信号时，插值滤波计算过程的原理示意图如图3所示，插值滤波处理的计算公式如下
2y{n) = YMmn +z+X7—;公式 I
i=-l上述公式I中的，所述y(n)为当前码元对应的插值滤波处理后的输出信号，x(mn-l)为上一个码元的采样信号，x(mn)为当前码元的采样信号，x(mn+l)为下一个码元的米样信号，X (mn+2)为下下一个码兀的米样信号，C1 = 0.5un ~0.5un C0 = -0.5un -0.5un+ \ ^
C1 = -0.5m 2 +\.5un C_2 = 0.5u2n-0.5un，所述Un为当前码元的插值滤波系数，所述un根据前
面的码元的插值滤波处理后的输出信号通过插值控制过程计算得到。设nTi为y (n)对应的采样时间点，即当前码元的理论最好采样时间点，上述nTi的计算过程的原理示意图如图4所示，根据已有的四个连续码元的采样时间点可以计算出当前码元的理论最好采样点，图4中mnTs即为当前码元的采样时间点，(mn-l)Ts为上一码元的采样时间点，(mn+l)Ts为下一码元的采样时间点，(mn+2)TsS下下一码元的采样时间点。步骤24、通过插值控制过程利用上述插值滤波过程输出的数字信号计算出数字信号的下一个码元的插值滤波系数和抽取控制系数。在插值控制过程中，首先对上述插值滤波过程输出的数字信号进行定时误差计算，上述定时误差的计算过程示意图如图5所示，在定时误差处理过程中，设y (n)，y (n-1)分别为所述插值滤波处理输出的当前码元、上一个码元对应的输出信号，y(n-l/2)为所述y(n)，y(n-l)对应的采样时间点的中间时间点对应的输出信号。则定时误差e(n)的计算方法如下e (n) = Re {y (n-1/2) [y* (n) -y* (n-1) ]}公式 2RE表示取实部的意思，*为共轭的意思。然后，通过环路滤波器对上述定时误差处理过程输出的定时误差e(n)加以修正，滤去e(n)中的高频分量得到△ T。上述环路滤波器可以为有源比例积分滤波器。
之后，根据上述A T计算出上述数字信号中的下一个码元(第n+1个码元)的插值滤波系数un+1和抽取控制系数mn+1。un+1 = frac [un+Ti/Ts+A x (n)/Tj 公式 3mn+1 = int[(mn+un) +TiA^A x (n)/Tj = mn+int [un+Ti/Ts+A x (n)/Tj 公式 4上述int(.)和frac (.)分别为取整数和小数的操作，Ts为所述数字通信系统的发送端的理论采样率(实际采样率因为晶振偏差不同而不同)，Ti为所述数字通信系统的接收端的理论采样率(实际采样率因为晶振偏差不同而不同)，TiZts是一个常数。上述插值滤波系数的初始值U1可以设置为0，上述抽取控制系数的初始值Hl1可以设置为O。将上述数字信号中的下一个码元(第n+1个码元)的插值滤波系数un+1和抽取控制系数mn+1传输给上述数据抽取过程，在数据抽取过程利用上述un+1、mn+1，以及un、mn进行数据抽取。将上述数字信号中的下一个码元(第n+1个码元)的插值滤波系数un+1传输给上述插值滤波过程，利用上述un+1对下一个码元对应的4个采样信号进行插值滤波处理，将插值滤波处理后的数字信号输出，并将插值滤波处理后的数字信号传输给插值控制过程。码元不同步主要是由发送端采样率Ti和接收端采样率Ts不一致引起的，上述插值控制过程计算得到的a T、Un+1，可以有效修正发送端采样率Ti和接收端采样率Ts不一致的情况，使接收端和发送端的采样率一致，达到接收端和发送端码元盲同步的效果。实施例二该实施例提供了一种数字通信系统中数字信号的处理装置，其具体结构如图6所示，包括如下的模块数据存储模块61，用于对数字通信系统的接收端接收到的数字信号进行存储；数据抽取模块62，用于利用抽取控制系数和插值滤波系数对所述存储的数字信号进行数据抽取，所述抽取控制系数和插值滤波系数根据插值滤波处理已经输出的数字信号通过插值控制过程计算得到；插值滤波处理模块63，用于利用所述插值滤波系数对所述数据抽取后的数字信号进行插值滤波处理，将插值滤波处理后的数字信号输出，并根据所述插值滤波处理后的数字信号计算得到新的抽取控制系数和插值滤波系数。具体的，所述的数据存储模块61，还用于通过寄存器对数字信号进行存储，所述寄存器存储数字信号时以码元为单元，并且按照码元的先后顺序依次存储。具体的，所述的数据抽取模块62，还用于设当前码元的插值滤波系数为Un，当前码元的抽取控制系数为mn，下一个码元的插值滤波系数为un+1，下一个码元的抽取控制系数为mn+1，判断mn+1+un+1的值比mn+uj^]值是否大于等于设定的数值，如果是，则将接收端接收到的数字信号中的一个码元输入到所述寄存器中存储，丢掉所述寄存器中存储的数字信号的排列在最前列的一个码元；否则，将接收端接收到的数字信号中的设定数量的码元输入到所述寄存器中存储，将寄存器中存储的数字信号的排列在最前列的设定数量的码元输出给插值滤波处理过程； 重复执行所述数据抽取处理过程，直到接收端接收到的所有数字信号都进行了存储和数据抽取。具体的，所述的插值滤波处理模块63可以包括
插值控制模块631，用于设y(n)，y(n_l)分别为所述插值滤波处理模块输出的当前码元、上一个码元对应的输出信号，y (n-1/2)为所述y(n)，y(n-l)的采样时间点的中间时刻对应的输出信号；则定时误差e(n)的计算方法如下e (n) = Re {y (n-1/2) [y* (n) -y* (n-1)]}RE表示取实部的意思，*为共轭的意思；通过环路滤波器滤去所述e(n)中的高频分量得到A x ；根据所述A T计算出的下一个码元的插值滤波系数un+1和抽取控制系数mn+1 ；un+1 = frac [un+Ti/Ts+A x (n) /Tj mn+1 = int[(mn+un) +TiA^A x (n)/Tj = mn+int [un+Ti/Ts+A x (n)/Tj所述int(.)和frac (.)分别为取整数和小数的操作，Ts为所述数字通信系统的发送端的理论采样率，Ti为所述数字通信系统的接收端的理论采样率，所述插值滤波系数的初始值U1为0，所述抽取控制系数的初始值Hl1为0 ;插值计算模块632，用于对所述寄存器中存储的数字信号的各个码元依次采样，对采样后的数字信号进行插值滤波处理，所述插值滤波处理的计算公式如下
2J(W) = Hx(WW)C^
i=-l所述y(n)为当前码元对应的插值滤波处理后的输出信号，x(mn-l)为上一个码元的采样信号，x(mn)为当前码元的采样信号，x(mn+l)为下一个码元的采样信号，x(mn+2)为下下一个码兀的米样信号，C1 = 0-5m -0.5un C0 = ~0.5un -0.5un +1 C_x = ~0.5un +1.5wn,
C-2 = O-X2-O-X，所述Un为所述插值控制模块输出的当前码元的插值滤波系数。码元不同步主要是由发送端采样率Ti和接收端采样率Ts不一致引起的，上述插值控制过程计算得到的A T、Un+1，可以有效修正发送端采样率Ti和接收端采样率Ts不一致的情况，使接收端和发送端的采样率一致，达到接收端和发送端码元盲同步的效果。应用本发明实施例的装置进行数字信号处理，实现码元盲同步的具体过程与前述方法实施例类似，此处不再赘述。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory, ROM)或随机存储记忆体(Random AccessMemory, RAM)等。综上所述，本发明实施例在数字通信系统的全数字解调中在接收端实现了码元盲同步，并通过对定时误差和环路滤波的优化，提高了全数字解调的系统性能。以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
权利要求
1.ー种数字通信系统中的数字信号的处理方法，其特征在于，包括 对数字通信系统的接收端接收到的数字信号进行存储； 利用抽取控制系数和插值滤波系数对所述存储的数字信号进行数据抽取，所述抽取控制系数和插值滤波系数根据插值滤波处理已经输出的数字信号通过插值控制过程计算得到； 利用所述插值滤波系数对所述数据抽取后的数字信号进行插值滤波处理，将插值滤波处理后的数字信号输出，井根据所述插值滤波处理后的数字信号计算得到新的抽取控制系数和插值滤波系数。
2.根据权利要求I所述的方法，其特征在于，所述的对数字通信系统的接收端接收到的数字信号进行存储，包括 通过寄存器对所述数字信号进行存储，所述寄存器存储数字信号时以码元为单元，并且按照码元的先后顺序依次存储。
3.根据权利要求2所述的方法，其特征在于，所述的利用预先设定的抽取控制系数和所述插值滤波系数对所述存储的数字信号进行数据抽取，包括 设当前码元的插值滤波系数为IV当前码元的抽取控制系数为mn，下一个码元的插值滤波系数为un+1，下一个码元的抽取控制系数为mn+1，判断mn+1+un+1的值比mn+un的值是否大于等于设定的数值，如果是，则将接收端接收到的数字信号中的一个码元输入到所述寄存器中存储，丢掉所述寄存器中存储的数字信号的排列在最前列的ー个码元；否则，将接收端接收到的数字信号中的设定数量的码元输入到所述寄存器中存储，将寄存器中存储的数字信号的排列在最前列的设定数量的码元输出给插值滤波处理过程； 重复执行所述数据抽取处理过程，直到接收端接收到的所有数字信号都进行了存储和数据抽取。
4.根据权利要求3所述的方法，其特征在干，所述的利用所述插值滤波系数对所述数据抽取后的数字信号进行插值滤波处理，将插值滤波处理后的数字信号输出，包括 对所述数据抽取过程传输过来的数字信号的各个码元依次采样，对采样后的数字信号进行插值滤波处理； 所述插值滤波处理的计算公式如下
5.根据权利要求I或2或3或4所述的方法，其特征在于，所述的根据所述插值滤波处理后的数字信号计算得到新的抽取控制系数和插值滤波系数，包括 设y(n)，y(n-l)分别为所述插值滤波处理输出的当前码元、上一个码元对应的输出信号，y(n-l/2)为所述y(n)，y(n_l)的采样时间点的中间时间点对应的输出信号则定时误差e(n)的计算方法如下 e(n) = Re{y(n-l/2) [y* (n) -y* (n-1)]} RE表示取实部的意思，*为共轭的意思； 通过环路滤波器滤去所述e(n)中的高频分量得到A T ； 根据所述△ T计算出的下一个码元的插值滤波系数un+1和抽取控制系数!nn+1; un+1 = frac [un+Ti/Ts+A x (n)/Ts]mn+1 = intt^+uJ+Ti/T,+A x (n)/Tj = mn+int [un+Ti/Ts+A x (n)/Tj所述int(.)和frac (.)分别为取整数和小数的操作，Ts为所述数字通信系统的发送端的理论采样率，Ti为所述数字通信系统的接收端的理论采样率，所述插值滤波系数的初始值U1为O，所述抽取控制系数的初始值Hl1为O。
6.ー种数字通信系统中的数字信号的处理装置，其特征在于，包括 数据存储模块，用于对数字通信系统的接收端接收到的数字信号进行存储； 数据抽取模块，用于利用抽取控制系数和插值滤波系数对所述存储的数字信号进行数据抽取，所述抽取控制系数和插值滤波系数根据插值滤波处理已经输出的数字信号通过插值控制过程计算得到； 插值滤波处理模块，用于利用所述插值滤波系数对所述数据抽取后的数字信号进行插值滤波处理，将插值滤波处理后的数字信号输出，井根据所述插值滤波处理后的数字信号计算得到新的抽取控制系数和插值滤波系数。
7.根据权利要求6所述的装置，其特征在干 所述的数据存储模块，还用于通过寄存器对数字信号进行存储，所述寄存器存储数字信号时以码元为单元，并且按照码元的先后顺序依次存储。
8.根据权利要求7所述的装置，其特征在于 所述的数据抽取模块，还用于设当前码元的插值滤波系数为IV当前码元的抽取控制系数为mn，下一个码元的插值滤波系数为un+1，下一个码元的抽取控制系数为mn+1，判断mn+1+un+1的值比mn+un的值是否大于等于设定的数值，如果是，则将接收端接收到的数字信号中的一个码元输入到所述寄存器中存储，丢掉所述寄存器中存储的数字信号的排列在最前列的ー个码元；否则，将接收端接收到的数字信号中的设定数量的码元输入到所述寄存器中存储，将寄存器中存储的数字信号的排列在最前列的设定数量的码元输出给插值滤波处理过程； 重复执行所述数据抽取处理过程，直到接收端接收到的所有数字信号都进行了存储和数据抽取。
9.根据权利要求6或7或8所述的装置，其特征在于，所述的插值滤波处理模块包括 插值控制模块，用于设y(n)，y(n-1)分别为所述插值滤波处理模块输出的当前码元、上ー个码元对应的输出信号，y(n-l/2)为所述y(n)，y(n-l)的采样时间点的中间时刻对应的输出信号； 则定时误差e(n)的计算方法如下 e(n) = Re{y(n-l/2) [y*(n)-y*(n-1)]} RE表示取实部的意思，*为共轭的意思； 通过环路滤波器滤去所述e(n)中的高频分量得到A T ；根据所述△ T计算出的下一个码元的插值滤波系数Un+1和抽取控制系数!Hn+1; un+1 = frac [un+Ti/Ts+A x (n)/Ts]mn+1 = intt^+uJ+Ti/T,+A x (n)/Tj = mn+int [un+Ti/Ts+A x (n)/Tj所述int(.)和frac (.)分别为取整数和小数的操作，Ts为所述数字通信系统的发送端的理论采样率，Ti为所述数字通信系统的接收端的理论采样率，所述插值滤波系数的初始值U1为O，所述抽取控制系数的初始值Hl1为O ; 插值计算模块，用于对所述寄存器中存储的数字信号的各个码元依次采样，对采样后的数字信号进行插值滤波处理， 所述插值滤波处理的计算公式如下 2y{n) = ^_jx{mn+iY_i 所述y(n)为当前码元对应的插值滤波处理后的输出信号，x(mn-l)为上ー个码元的采样信号，x(mn)为当前码元的采样信号，x(mn+l)为下ー个码元的采样信号，x(mn+2)为 下下一个码兀的米样信号，C1 = 0-5w - 0.5un，C。= -0.5un -0.5un +1 C_x - +15//m，C2=O-X2-O-X，所述Un为所述插值控制模块输出的当前码元的插值滤波系数。
全文摘要
本发明实施例提供了一种数字通信系统中的数字信号的处理方法和装置。该方法主要包括对数字通信系统的接收端接收到的数字信号进行存储，利用抽取控制系数和插值滤波系数对所述存储的数字信号进行数据抽取，所述抽取控制系数和插值滤波系数根据插值滤波处理已经输出的数字信号通过插值控制过程计算得到。利用所述插值滤波系数对所述数据抽取后的数字信号进行插值滤波处理，将插值滤波处理后的数字信号输出，并根据所述插值滤波处理后的数字信号计算得到新的抽取控制系数和插值滤波系数。本发明实施例在数字通信系统的全数字解调中在接收端实现了码元盲同步，提高了全数字解调的系统性能。
文档编号H04L7/00GK102664724SQ201210105510
公开日2012年9月12日 申请日期2012年4月11日 优先权日2011年9月20日
发明者刘凯, 刘解华, 安儒聪, 敬军, 杨陆 申请人:北京华力创通科技股份有限公司